JPS5954297A - Method of producing green sheet printed circuit board - Google Patents

Method of producing green sheet printed circuit board

Info

Publication number
JPS5954297A
JPS5954297A JP16401582A JP16401582A JPS5954297A JP S5954297 A JPS5954297 A JP S5954297A JP 16401582 A JP16401582 A JP 16401582A JP 16401582 A JP16401582 A JP 16401582A JP S5954297 A JPS5954297 A JP S5954297A
Authority
JP
Japan
Prior art keywords
layer
conductor
green
plating
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16401582A
Other languages
Japanese (ja)
Other versions
JPH0361358B2 (en
Inventor
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP16401582A priority Critical patent/JPS5954297A/en
Publication of JPS5954297A publication Critical patent/JPS5954297A/en
Publication of JPH0361358B2 publication Critical patent/JPH0361358B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の属する技術9町゛J 本発明は、グリーンi、/ −、−) (未焼結のアル
ミノ−テープ)上に導体ペーストと絶縁体ベースl−,
!二を交互に印刷乾燥f:繰り返し積層し1.611元
雰囲気炉で焼結する事にエリある特定の回路機能−2形
成する、あるいはグリーンシート(未焼結のアルミブー
テープ)に金型等のプレスにエリ導通子LをJし成した
後、導体ペースト全印刷乾燥12、それ等複数枚のグリ
ーンシート金積層加圧し還元雰囲気炉で幻Z結する事t
こエリある特定の回路機能全形成す2)グリーンシート
印刷配線基板の製造方法(・4関するものである。
Detailed Description of the Invention [Technology 9 to which the invention pertains]
! 2. Alternate printing and drying f: Repeatedly laminating and sintering in a 1.611 original atmosphere furnace to form a specific circuit function-2, or mold etc. on a green sheet (unsintered aluminum boot tape) After forming the conductor L on the press, the conductor paste is completely printed and dried (12), and multiple green sheets are laminated with pressure and bonded in a reducing atmosphere furnace.
2) Method for manufacturing a green sheet printed circuit board (4).

〔従来技術とその問題点〕[Prior art and its problems]

近年、電子機器の小型軽量化、高信頼性化の要求が様々
なの野に於て高マー)で来ており、こλ1、等の要求を
満足するべく、アルミノセラミック等の高密度多層配線
基板−トに電子的機能要素で;<、7.るICチップ等
のチップ部品を複数個支楯固定し、全体を気ffl封止
fる所謂マルチテップパッケージング技術が開発されつ
つある。この様なマルチブーツブパッケージ用の高密度
多層配線基板の1つの形成力法として、グリーンミノ−
)(未焼結のアルミナテープ)」−に例え11f Vl
 、 M 、+  、 、Mn  fiffの導体ペー
ストどアルミナテースト攬の屈i糸−1−イ本ペースト
とを交互に印刷乾燥を繰り返すり1にエリ積層tまた後
、還元雰囲気炉で焼結する事にエリあるIl脣JHの回
路機能を形成する所謂グリーンシート印刷積層法、ある
い番よグリーンシート(未焼結のアルミナテープ)に金
型をブI/スする小等の方法により導通孔を形成1−尺
後、W 、 M(、、bln  等の導体ペースト公印
刷乾燥し、それ等拶数枚のグリーンレ・−トを積層加圧
し、還元雰囲気炉でシ1.−結する事によりある収15
1iLの回路機能を形成する囲謂グリーンシート私層〃
、等が開発されつつある。こil、 G Lv高彫1度
多層配線基板の表m1導・併パターンの+111成とし
ては、第1図(a)に示す如く、入出力端子用のI10
バッドJ −7、Q+F、さiまたブツブ部6?1全体
を気密封孔するための気密卦:止用シールリンクツくタ
ーン1−2、チップ部品を支持固定するkめのダイポン
ディングパッド1−3及びICチップ等のチップ部品と
高密度多層配線基板1−5との電気的接続な形成すべく
例えばA tr線等のワイヤーボンディングを行なう八
めの7クターリー ドボンデイングパッドノ−4■から
成っている。gl 1図(b)は、その断面図をオ、す
ものである。1−6はクリーンシート(未焼結のアルミ
ナテープ)であり、還元雰囲気炉で焼結する事によりア
ルミナセラミックとなる。1−7は印刷された例えばア
ルミナペースト等の絶縁体ペースト、1−8は例えばW
In recent years, the demand for smaller, lighter, and more reliable electronic equipment has been increasing in various fields, and in order to satisfy these demands such as λ1, high-density multilayer wiring boards such as alumino ceramic - with electronic functional elements; <, 7. A so-called multi-step packaging technology is being developed in which a plurality of chip components, such as IC chips, are fixed to a support plate and the whole is sealed. Green Minnow is one of the forming methods for high-density multilayer wiring boards for multi-boot package.
) (unsintered alumina tape)”-11f Vl
, M , + , , Mn conductor paste and alumina taste paste are alternately printed and dried. The conductive holes are formed by the so-called green sheet printing lamination method to form the circuit function in the area, or by a method such as printing a mold on the green sheet (unsintered alumina tape). After forming 1-thickness, conductor pastes such as W, M(,, bln, etc.) are printed, dried, laminated and pressed with several sheets of green sheets, and sealed in a reducing atmosphere furnace. A certain amount 15
The so-called green sheet private layer that forms the circuit function of 1iL
, etc. are being developed. As shown in Fig. 1(a), the +111 configuration of the front m1 conductor/combined pattern of the high-carved 1 degree multilayer wiring board is I10 for input/output terminals.
Bad J-7, Q+F, air-tight hole for air-tightly sealing the entire bump part 6-1: stopper seal link turn 1-2, kth die-ponding pad 1 for supporting and fixing chip components From the eighth 7th point lead bonding pad No. 4 ■, where wire bonding such as ATR wire is performed to form an electrical connection between chip components such as -3 and IC chips and the high-density multilayer wiring board 1-5. It has become. Figure 1(b) shows the cross-sectional view. 1-6 is a clean sheet (unsintered alumina tape), which becomes an alumina ceramic by sintering in a reducing atmosphere furnace. 1-7 is a printed insulating paste such as alumina paste, 1-8 is a printed insulating paste such as W
.

MO+ Mrr @の印刷された梼体ペーストである。It is a grid paste with MO+Mrr@ printed on it.

この様な高密度多層配線基板においては、還元雰囲気炉
で焼結した後、例えばシールリングツζターン1−2に
はノ1ンダ付は性を良好にする1]的−C1また例えば
アウターリードボンデイングツくット。
In such a high-density multilayer wiring board, after sintering in a reducing atmosphere furnace, it is necessary to apply a solder to the seal ring turn 1-2 to improve the properties. BONDING TSUTT.

1−4にはAu線等によるワイヤーボンデインク性を良
好に1−る目的で、Au等の棉体を厚さ数μInメッキ
する事が一般的に行なわれており、その際接着層として
例えばNi等の導体をあらかじν)厚さ数μmメッキ1
−る事が一般的に行なA)れ−〔I/Xる。
1-4, in order to improve wire bonding properties with Au wires, etc., it is common practice to plate a cotton material such as Au with a thickness of several μIn. Plating a conductor such as Ni to a thickness of several μm 1
- is generally done A) - [I/X].

ここに於て1−9はNi等の1安着層としてのメッキ層
であり、また1−10は、)葛ンダ付(l性あるいはワ
イヤーボンディング性を良好に−4−るためθ〕Au等
のメッキ層を示している3、この場合問題となるのは、
第1図(a)の矢印Al:21<ず如く、例えは前記I
10パッド1−1から下層配線(点線で示す)で接続さ
れている前記表1111導体ノζツドの場合は、I10
パッド1−1にメッキ用の電極を接続し、電解メッキ手
法によりRiJ記接着接着層てのメッキ層1−9、及び
ノ1ンダ伺は性あるいはワイヤ−ボンディング性を良好
にするためのメッキ層1−10を形成する事が可能であ
るが、第1図(a)の矢印Bに示す如く、−F層配線(
点線で示す)でシールリング1−2内部の小さな例えは
アウターリードボンディングパット1−4にしか接続さ
れていない様な配線が多数存在1“る様な場合は、その
表面導体パターン上に前記接71層としてのメッキ層1
−9、及びハンダ付は性あるいはワイヤーボンディング
性を良好にするだめのメッキ層ノー10を電解メッキ手
法により形成する牛は、メッキ用′屯極を接続する串が
ORかしい小と、たとえ接続できたとしてもメッキ用電
極か接触してl/)る部分はメッキ膜が細石しないため
ほば不可能であり、その様な工10パッド1−1に接続
されていない内部パターンのみの配線は(矢印B)配線
基板1−5が商品I見化−すれ1−IT i−る稈増加
し、電解メッキ手法で前記メッキ層1−9,1−′10
をすべての表面導体パターン表面に形成する事は不可能
であった。これ等05問題を解決する方法としCは、無
電解メッキ手法によりniJ記メッキ層1−9゜1−1
0を形成する事が考えられるが、例えばAu の無電解
メッキは技術的にケ1[かしい。特にAu 線等のワイ
\・−ボンディング性を良好にするためには、最低1.
5μn】位A 11のメッキ層1−10の厚さが必要で
あり、この様なAllの無′電解厚メツギは、技術的(
−非常にrt+Pか1〜く、かつ工程が複雑で二り数が
かかるし、Auの11!(電解メッキ液が非常に高価で
ある等の欠点かあった。
Here, 1-9 is a plated layer of Ni etc. as a single adhesion layer, and 1-10 is a plated layer (θ) with a solder (for good lability or wire bonding property -4-) 3, the problem in this case is:
Arrow Al in FIG. 1(a): 21
In the case of the conductor node ζ in Table 1111 above, which is connected from the 10 pad 1-1 by the lower wiring (indicated by the dotted line), I10
A plating electrode is connected to the pad 1-1, and a plating layer 1-9, which is an RiJ adhesive layer, and a plating layer for improving the bonding properties or wire bonding properties are formed by electrolytic plating. 1-10, but as shown by arrow B in FIG. 1(a), -F layer wiring (
For example, if there are many wirings inside the seal ring 1-2 (shown by dotted lines) that are connected only to the outer lead bonding pads 1-4, the above-mentioned connections will be placed on the surface conductor pattern. Plating layer 1 as 71 layer
-9 and the plated layer No. 10 to improve solderability or wire bonding properties are formed by electrolytic plating. Even if the plating electrode comes into contact with the part (l/), it is almost impossible to do so because the plating film does not have any fine stones. Arrow B) The wiring board 1-5 is exposed to the product I, and the plated layers 1-9, 1-'10 are removed by electrolytic plating.
It was impossible to form this on all surface conductor patterns. As a method to solve these 05 problems, C is a niJ plated layer 1-9゜1-1 by electroless plating method.
For example, electroless plating of Au is technically difficult. In particular, in order to improve the bonding properties of Au wire, etc., at least 1.
The thickness of the plating layer 1-10 is about 5 μn.
-The process is very complicated and requires two steps, and the process for Au is 11! (There were drawbacks such as the electrolytic plating solution being very expensive.

〔発明の1」的〕 本発明は゛この様な事情をki ’iて成さ)またもの
であり、その目的とする所は、グリーンシー川・印刷配
線基板のすべての表面畔体パターン表i+i1+=、電
解メッキ手法により何等間順なく、接着層としてのメッ
キ層及びハンダ付は性あるいはワイヤーボンディング性
を良好に1−るためのメッキJεずを形成する事を”J
能ならしめる事にある。
[Objective of Invention 1] The present invention has been made in view of the above circumstances, and its object is to realize all surface pattern tables i+i1+ of Green Sea River and printed wiring boards. =The electrolytic plating method is used to form a plating layer as an adhesion layer and a plating layer for good solderability or wire bondability at any time.
The goal is to become capable.

〔発明の概要〕[Summary of the invention]

すなわち本発明は、グリーンシート多層配線基板の最上
層印刷導体パターンを全面ベタ印刷とする工程と、それ
を還元雰囲気炉で焼結後、表面全面に電解メッキ手法で
、例えばNi等の接着層どしての導体メッキ層及びハン
ダ付は性あるいはワイヤーポンチインク性を良好に一ゴ
ーるためのNuA!j−の環体メッキ層を形成ゴる工村
、I−1その−1に感光性レジ2、トA塗イ1−1乾燥
し、表向桁体パター〕/を露光現像し、前記基板表面全
11f1にル成された表面導体パターン以外の不要ノよ
部分1ノー)もL体ソツA層及び導体印刷層を順次エツ
チング除去するニ1.程とを具備し7ている事を特徴と
している。。
That is, the present invention involves the process of printing the top layer printed conductor pattern on the entire surface of a green sheet multilayer wiring board, sintering it in a reducing atmosphere furnace, and then applying an adhesive layer such as Ni to the entire surface by electrolytic plating. The conductor plating layer and soldering are made using NuA for good wire punch and ink properties. Forming a ring plating layer on I-1, coating I-1 with photosensitive resist 2, coating A on I-1, drying, exposing and developing the front surface girder pattern, 2. Remove unnecessary portions other than the surface conductor pattern formed on the entire surface 11f1 by sequentially etching away the L-shaped A layer and the conductor print layer. It is characterized by having 7 degrees. .

〔発明の効果〕〔Effect of the invention〕

本発明を採用するIIH−により、従来J・k重重に困
ケ1rであった無電解Au0’+lリメツキ十法る′使
用丁イ・必要はまったくなく、その複雑な工程及びIG
<]価な無電解メッキ液を使用する必要もなくなり、安
価にグリーンシート印刷配線基板を製造1−るrj+が
可能となった。また高密度化が進もに伴ない基板の内部
のみで独立して前約1され一〇いる4ゴ’: ir表面
導体パターンがいくら増加しても同居問題ir: <電
解メッキ手法によりすべての表向シj′;1体パター 
ン」二にメッキ層を形成づ−る事が可能と4「つた。
With the IIH which adopts the present invention, there is no need to use electroless Au0'+l remating, which has been difficult in the past, and the complicated process and IG
It is no longer necessary to use an expensive electroless plating solution, and it is now possible to manufacture green sheet printed wiring boards at low cost. In addition, with the progress of higher density, there are four independent conductor patterns inside the board.No matter how many IR surface conductor patterns increase, there is a coexistence problem. Face facing shi j′; one body putter
4. It is possible to form a plating layer on the 2nd part of the 4th part.

〔発明の実施例〕 以下図面を参照しながら本発明の一実力亀例を説明する
。第2図にす〜(glは本発明によイ)各上程(二おけ
るグリーンiy  )印刷配線基板の1鮪ir+1図を
示すものである。ここに於て2−1はグリーン;、y−
)をンJ\t7ている。;シー214. ’F層の例え
はW、Mo。
[Embodiments of the Invention] An example of the present invention will be described below with reference to the drawings. Fig. 2 (gl is according to the present invention) shows a 1ir + 1 diagram of each upper (green in 2) printed wiring board. Here 2-1 is green;, y-
) is NJ\t7. ;C214. 'An example of F layer is W, Mo.

Mn 等の導体印刷層を示して、しくす、にた2−3は
例えばアルミナペースト所の下層の絶縁体印刷層を示し
てい2)。2−4は表i1i目i’4を体層であり、2
−5は接着1〜としてのNi等の棉体メツギ層であり、
また2−6はハンダ伺は性あるいl、j: +ノ・rヤ
ーボンデイングスクにを良好にするための例えばAII
 Q’:1’lの睨体メッキ層である。2−7は感光性
のし5.;□ ;lト膜を示しでいる。、7(’、2図
(a)は最上層8ら(体バター′−/を例えばW 、 
MO、・Mu 竹のシ:)(体ペーストを全面一シタ印
刷2−4した状態を示t2−(−おり、これを迎元雰囲
気ターjで焼結した後fF、 2図(1))に承り如<
う1(曲全面に7i]、解メッキ手法により4゛)“2
々”オハ、、j 、I□二し2ての例契ばN i  %
+ ノip%体メッキ/、%j 2−.5を形p5’、
 ”J−/、+ t、S C) (ニー第2図(0(−
示1−如くハングイ(](寸性オ)るい番;l A、t
+線等のワイヤーボンディング性”を、1;!、好しす
るだめの例えEAll鈎の導体メツ” If−12−6
を表1(11全面に1↓を汀(メッキ手法により形成し
、第2図(d)に71<3− uDくぞり」−に感光性
レジスト2−7 ”;c全1有1昏Cコーティングし/
′こ後第2図(e)に示す如く形成すべき高密度多層配
線基・波の表面導体ノく夕 −7を露光現像し、第2図
(f神二示f如く表面全面に形成しfこ表jj+i導体
パターン以外の小便な部分の導体r・・ンダ付は性ある
いζより・(−?−ホンディング性イト良好にrる^め
の導体メッキ層2−6、接着層としくの導体メッキ層2
−5、全面ベタ印刷表面導体層2−・1とjII次j−
ソブーング除去しC行き第2図(g)に示[如く感光1
生レジスト2・−7を剥離慣る律により最−ヒ層導体パ
ターンが形成−+Jl能とンJる0本発明を採用fる4
1により無電解メッキ手法イr、使用4−る41なく、
η1゜解メッキ手法にこより簡単にグリーン;ノート印
部l]配線基板の表面導体ノくタ −ンを形成する事が
可能となつ7(−〇
2) indicates a printed conductor layer such as Mn, and 2-3 indicates an insulating printed layer below the alumina paste. 2-4 is the body layer with the i1ith i'4 of the table, and 2
-5 is a cotton body layer made of Ni etc. as adhesive 1~,
In addition, 2-6 is for example AII to improve the solder bonding process.
Q': 1'l glare plated layer. 2-7 is photosensitive resin 5. ;□; indicates a film. , 7(', Figure 2(a) shows the top layer 8 et al. (body butter'-/ for example W,
MO, ・Mu Bamboo sheet:) (shows the state in which one sheet of body paste is printed on the entire surface t2-(-, after sintering this in a source atmosphere tank fF, Fig. 2 (1)) Please accept <
1 (7i on the entire surface of the song), 4゛ by deplating method) "2"
"Oha,,j,I
+ Noip% body plating/, %j 2-. 5 in the form p5',
"J-/, + t, S C) (knee 2nd figure (0(-
Showing 1-Like hanging (] (dimensional o) Rui number; l A, t
If-12-6 Wire bonding property of + wire etc. is 1;!, good example of conductor of EAL hook” If-12-6
Table 1 (formed by plating method with 1↓ on the entire surface of 11, photosensitive resist 2-7'' on 71<3-uD hollow in Figure 2 (d); C coating/
'After this, as shown in Figure 2(e), the surface conductor layer 7 of the high-density multilayer wiring board and wave to be formed is exposed and developed, and the surface conductor layer 7 is formed on the entire surface as shown in Figure 2(f). f Table jj+i Conductor r in the pissy part other than the conductor pattern... The conductor plating layer 2-6, adhesive layer and New conductor plating layer 2
-5, Full-surface solid printing surface conductor layer 2-1 and jII order j-
Sobung is removed and transferred to C as shown in Figure 2 (g).
By peeling off the raw resist 2 and -7, the highest layer conductor pattern is formed according to the rules of practice.
According to 1, electroless plating method is used, without using 4-41,
η1゜ Easily green by using the decoupled plating method; note mark l] It is now possible to form conductor patterns on the surface of the wiring board 7 (-〇

【図面の簡単な説明】[Brief explanation of drawings]

第1 図ハ従来例を説明−するLめv)図、4’Ny 
2図(a)〜(g)は本発明によるグリーン、シート印
A11ll配線基板の製造工程ケ示す]二程11)i面
図であるO2−1・ グリーンン〜ト、2  ;i・・
 F I←q)導体パターン、2−3・下ノ8のJl’
j紅休パタ体−ン、2−4・・最土、層表面う!1体パ
ターン′、2 6・・1す゛着1りとしての導体メッキ
層 、?−6・・ノ・ングトjυ)件J、’lるいLJ
ワ・fキーボンデ1フ1件を[(なIに、j’ ;i、
たもの導体メツ客層、2−7・・感光性L/ l’)ス
ト。 (7317)代理人 弁巧j± hリ J韮 解・  
1石  (t・1力・jイ1)堵  l  図 c〃す (1,) 第  2 図 第 2 図
Fig. 1 C explains the conventional example - Lv) Fig. 4'Ny
2 (a) to (g) show the manufacturing process of the green, sheet-marked A11ll wiring board according to the present invention] Step 2 11) I-plane view O2-1.
F I←q) Conductor pattern, 2-3/lower No. 8 Jl'
j Red rest pattern body, 2-4... the lowest layer surface! 1 body pattern', 2 6... 1 piece conductor plating layer as 1 piece, ? -6...ノ ngtojυ) J, 'lrui LJ
W・F key bond 1 f 1 item [(NaI, j';i,
2-7...photosensitive L/l') strike. (7317) Proxy agent
1 stone (t・1力・ji1)to l Figure c〃su (1,) Figure 2 Figure 2

Claims (1)

【特許請求の範囲】[Claims] グリーンシート上に導体ペーストと絶縁体ベーストとを
交互に印刷乾燥を繰り返し積層L7還元雰囲気炉で焼結
する事にエリある特定の回路機能を形成する、あるいは
グリーンシ・=1・に金型等のプレスにエリ導通孔を形
成した後、導体ペーストを印刷乾燥し、それ等複数枚の
グリーンシーl−を撰層加圧し還元雰囲気炉で焼結する
小C9Lりある特定の回路機能を形成するグリーンV−
)印刷配線基板の製造方法に於て、最上層の2n体層を
全面ベタ印刷する工程と、還元雰囲気炉で焼結した後、
接着層としての導体メッキ層及びワイヤーポンディング
性を良好にする、あるいはハンダ付は性を良好にするた
めの導体層としての導体メッキ層とを、電解メッキ法に
エリ前記最上導体層である全面印刷ベタ層上全面に形成
する工程と、感光性レジストを塗布乾燥し最上層導体パ
ターンを露光現像した後、前記接着層としての導体メッ
キ層及びワイヤーボンディング性を良好にする、あるい
はハンダ付は性を良好にするRめの漕体メッキ層及び全
面印刷ベタ導体層の最上層ノくターン以外の不要な導体
部分を順次エツチング除去14η1により最上層導体パ
ターンケ形成する]二程とを具備することを特徴とする
グリ・−ンンート印刷配線基板の製造方法。
A conductor paste and an insulator base are alternately printed on a green sheet, dried repeatedly, and then sintered in an L7 reducing atmosphere furnace to form a specific circuit function, or to form a mold on a green sheet. After forming the conductive holes in the press, printing and drying the conductor paste, press the multiple sheets of green seals in a selective layer and sintering in a reducing atmosphere furnace to form a specific circuit function on the small C9L. Green V-
) In the method for manufacturing a printed wiring board, the steps include printing the topmost 2n layer on the entire surface, and after sintering in a reducing atmosphere furnace,
The conductor plating layer as an adhesive layer and the conductor plating layer as a conductor layer to improve wire bonding properties or solderability are applied to the entire surface of the uppermost conductor layer using the electrolytic plating method. After the process of forming the entire surface on the printed solid layer, coating and drying the photosensitive resist, and exposing and developing the top layer conductor pattern, the conductor plating layer as the adhesive layer and wire bonding property are made good, or soldering is made easy. Step 2 to form a top layer conductor pattern by sequentially etching away unnecessary conductor parts other than the top layer turns of the R-shaped row body plating layer and the entire printed solid conductor layer to improve the conductor layer. A method for producing a green printed wiring board characterized by:
JP16401582A 1982-09-22 1982-09-22 Method of producing green sheet printed circuit board Granted JPS5954297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16401582A JPS5954297A (en) 1982-09-22 1982-09-22 Method of producing green sheet printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16401582A JPS5954297A (en) 1982-09-22 1982-09-22 Method of producing green sheet printed circuit board

Publications (2)

Publication Number Publication Date
JPS5954297A true JPS5954297A (en) 1984-03-29
JPH0361358B2 JPH0361358B2 (en) 1991-09-19

Family

ID=15785155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16401582A Granted JPS5954297A (en) 1982-09-22 1982-09-22 Method of producing green sheet printed circuit board

Country Status (1)

Country Link
JP (1) JPS5954297A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115394A (en) * 1984-07-02 1986-01-23 東京プリント工業株式会社 Method of laminating composite printed circuit board having jumper layer or like
JPS61147597A (en) * 1984-12-21 1986-07-05 株式会社住友金属セラミックス Ceramic circuit board and manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115394A (en) * 1984-07-02 1986-01-23 東京プリント工業株式会社 Method of laminating composite printed circuit board having jumper layer or like
JPH0144038B2 (en) * 1984-07-02 1989-09-25 Tokyo Print Kogyo Co Ltd
JPS61147597A (en) * 1984-12-21 1986-07-05 株式会社住友金属セラミックス Ceramic circuit board and manufacture thereof

Also Published As

Publication number Publication date
JPH0361358B2 (en) 1991-09-19

Similar Documents

Publication Publication Date Title
JPS58209133A (en) Electrically connecting method and personal card utilizing same
JPH10233463A (en) Semiconductor device and its manufacture
JP2003007916A (en) Method of manufacturing circuit device
JP2003007917A (en) Method manufacturing circuit device
US6110650A (en) Method of making a circuitized substrate
JPH0410591A (en) Ceramic multilayered circuit board and manufacture thereof
JPS5954297A (en) Method of producing green sheet printed circuit board
JPS61212096A (en) Multilayer interconnection board
JP2004071946A (en) Wiring substrate, substrate for semiconductor package, semiconductor package, and their manufacturing method
JPS60208886A (en) Method of producing electronic part
JPH05211256A (en) Semiconductor device
JPH02185051A (en) Tape carrier for double-side protective coat type tab
JPS5815264A (en) Multichip package
JP2012195603A (en) Single-layer on-chip package board and method of manufacturing the same
JPH0439231B2 (en)
KR20100051322A (en) Package on package substrate
JP2002094241A (en) Built-up printed wiring board
JPS6017992A (en) Method of producing ceramic substrate for integrated circuit
JP2004014568A (en) Semiconductor device
JPH08330472A (en) Semiconductor device and its manufacture
TW412814B (en) Manufacturing method and structure of packaged board
JPS61113298A (en) Through hole printing
JPS58134436A (en) Forming method for conductor film in conductor for wiring
JPS6012793A (en) Method of producing ceramic multilayer wiring board
JPH01307237A (en) Thin flexible board structure