JP2001160681A - Multilayer ceramic board and its manufacturing method - Google Patents

Multilayer ceramic board and its manufacturing method

Info

Publication number
JP2001160681A
JP2001160681A JP34296399A JP34296399A JP2001160681A JP 2001160681 A JP2001160681 A JP 2001160681A JP 34296399 A JP34296399 A JP 34296399A JP 34296399 A JP34296399 A JP 34296399A JP 2001160681 A JP2001160681 A JP 2001160681A
Authority
JP
Japan
Prior art keywords
green
shrinkage
base
multilayer ceramic
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34296399A
Other languages
Japanese (ja)
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP34296399A priority Critical patent/JP2001160681A/en
Publication of JP2001160681A publication Critical patent/JP2001160681A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic board and its manufacturing method which applies a nonshrinking process whereby steps resulting from the thickness variation of an inner conductor layer can be advantageously relaxed, and it can be made that the layer stripping hardly occurs after the pressing or baking by raising the adhesion to the inner conductor layer. SOLUTION: In manufacturing a green composite laminate 18 to be a multilayer ceramic board 11 formed by baking, such steps are executed that an inner conductor film 13 is formed on a green sheet 12 for a base, a shrink- suppressing green layer 14 is formed on the green sheet 12 for the base so as to cover the inner conductor film 13, through-holes 16 are provided, via conductors 17 are formed in the through-holes, a plurality of green sheets 12 for the base are laminated to obtain the green composite laminate 18, and it is pressed in the laminating direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、焼成工程におい
て主面方向での収縮を実質的に生じさせないようにする
ことができる、いわゆる無収縮プロセスを適用する、多
層セラミック基板の製造方法およびこの製造方法によっ
て得られた多層セラミック基板に関するもので、特に、
多層セラミック基板の内部に設けられる内部導体膜の厚
みによってもたらされる問題の解決を図るための改良に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic substrate to which a so-called non-shrinkage process is applied, which can substantially prevent shrinkage in a main surface direction in a firing step, and a method for manufacturing the same. It relates to a multilayer ceramic substrate obtained by the method, in particular,
The present invention relates to an improvement for solving a problem caused by the thickness of an internal conductor film provided inside a multilayer ceramic substrate.

【0002】[0002]

【従来の技術】多層セラミック基板は、複数の積層され
たセラミック層を備えている。このような多層セラミッ
ク基板には、種々の形態の配線導体が設けられている。
配線導体としては、たとえば、多層セラミック基板の内
部においてセラミック層間の特定の界面に沿って延びる
内部導体膜や、特定のセラミック層を貫通するように延
びるビアホール導体や、多層セラミック基板の外表面上
に形成される外部導体膜などがある。
2. Description of the Related Art A multilayer ceramic substrate has a plurality of stacked ceramic layers. Various types of wiring conductors are provided on such a multilayer ceramic substrate.
As the wiring conductor, for example, an internal conductor film extending along a specific interface between ceramic layers inside a multilayer ceramic substrate, a via hole conductor extending so as to penetrate a specific ceramic layer, or a wiring conductor on an outer surface of the multilayer ceramic substrate There is an external conductor film to be formed.

【0003】上述した内部導体膜やビアホール導体の一
部は、たとえばコンデンサ素子やインダクタ素子のよう
な受動部品を構成するために利用されることがある。ま
た、外部導体膜は、他のチップ状電子部品を実装するた
めに利用されたり、この多層セラミック基板をマザーボ
ード上に実装するために利用されたりしている。
[0003] A part of the above-described internal conductor film and via-hole conductor is sometimes used to constitute a passive component such as a capacitor element or an inductor element. Further, the external conductor film is used for mounting another chip-shaped electronic component, or used for mounting the multilayer ceramic substrate on a motherboard.

【0004】このような多層セラミック基板をより多機
能化、高密度化、高性能化するためには、多層セラミッ
ク基板において、上述したような配線導体を高密度に配
置することが有効である。
In order to increase the functionality, density and performance of such a multilayer ceramic substrate, it is effective to arrange the above-described wiring conductors in the multilayer ceramic substrate at a high density.

【0005】しかしながら、多層セラミック基板を得る
ためには、必ず、焼成工程を経なければならないが、こ
のような焼成工程においては、セラミックの焼結による
収縮が生じ、このような収縮は多層セラミック基板全体
において均一に生じにくく、そのため、配線導体におい
て不所望な変形や歪みがもたらされることがある。この
ような配線導体において生じる変形や歪みは、上述のよ
うな配線導体の高密度化を阻害してしまう。
[0005] However, in order to obtain a multilayer ceramic substrate, a firing step must necessarily be performed. In such a firing step, shrinkage due to sintering of the ceramic occurs. It is unlikely to occur uniformly over the whole, and therefore, undesirable deformation or distortion may be caused in the wiring conductor. Deformation and distortion generated in such wiring conductors hinder the above-described high density of wiring conductors.

【0006】そこで、多層セラミック基板を製造するに
あたって、焼成工程において多層セラミック基板の主面
方向での収縮を実質的に生じさせないようにすることが
できる、いわゆる無収縮プロセスを適用することが提案
されている。
Therefore, in manufacturing a multilayer ceramic substrate, it has been proposed to apply a so-called non-shrinkage process which can substantially prevent shrinkage in the main surface direction of the multilayer ceramic substrate in the firing step. ing.

【0007】無収縮プロセスによる多層セラミック基板
の製造方法は、たとえば、次のように実施される。
A method of manufacturing a multilayer ceramic substrate by a non-shrinkage process is carried out, for example, as follows.

【0008】図5を参照して、まず、図5(1)に示す
ように、低温焼結セラミック材料を含む基体用グリーン
シート1が、キャリアフィルム(図示せず。)上で成形
される。このような基体用グリーンシート1は、複数用
意される。また、低温焼結セラミック材料としては、た
とえば、結晶化ガラス、またはガラスとセラミックとの
混合物が用いられ、より具体的には、BaO−Al2
3 −SiO2 系低温焼結セラミック材料が用いられる。
Referring to FIG. 5, first, as shown in FIG. 5A, a base green sheet 1 containing a low-temperature sintered ceramic material is formed on a carrier film (not shown). A plurality of such base sheet green sheets 1 are prepared. Further, as the low-temperature sintered ceramic material, for example, crystallized glass or a mixture of glass and ceramic is used, and more specifically, BaO—Al 2 O
3 -SiO 2 based low-temperature co-fired ceramic material is used.

【0009】次いで、図5(2)に示すように、基体用
グリーンシート1の特定のものの上には、上述した低温
焼結セラミック材料の焼結温度では焼結しない収縮抑制
用セラミック材料を含む収縮抑制用グリーン層2が形成
される。この収縮抑制用セラミック材料としては、たと
えば、アルミナまたはジルコニアが有利に用いられる。
Next, as shown in FIG. 5 (2), on a specific one of the base green sheets 1, a shrinkage suppressing ceramic material which does not sinter at the sintering temperature of the low-temperature sintered ceramic material described above is included. The shrinkage suppressing green layer 2 is formed. As the ceramic material for suppressing shrinkage, for example, alumina or zirconia is advantageously used.

【0010】次いで、図5(3)に示すように、収縮抑
制用グリーン層2が形成された基体用グリーンシート1
の特定のものを貫通するように、貫通孔3が設けられ
る。なお、収縮抑制用グリーン層2が形成されていない
基体用グリーンシート1にも、必要に応じて、貫通孔が
設けられることもある。
Next, as shown in FIG. 5 (3), a green sheet 1 for a base on which a green layer 2 for suppressing shrinkage is formed.
The through hole 3 is provided so as to penetrate the specific one. The base green sheet 1 on which the shrinkage suppression green layer 2 is not formed may be provided with a through hole as necessary.

【0011】次いで、図5(4)に示すように、貫通孔
3内に、導電性ペーストが付与されることによって、ビ
アホール導体4が形成される。
Next, as shown in FIG. 5D, a via paste 4 is formed in the through-hole 3 by applying a conductive paste.

【0012】次いで、図5(5)に示すように、収縮抑
制用グリーン層2上に、たとえば印刷等により導電性ペ
ーストが付与されることによって、内部導体膜5が形成
される。この内部導体膜5は、ビアホール導体4と接続
された状態となる。なお、内部導体膜としては、ビアホ
ール導体4と接続されない位置に形成されるものも、収
縮抑制用グリーン層2を形成していない基体用グリーン
シート1上に形成されるものもある。
Next, as shown in FIG. 5 (5), an internal conductor film 5 is formed on the shrinkage suppressing green layer 2 by applying a conductive paste, for example, by printing or the like. The internal conductor film 5 is connected to the via-hole conductor 4. The internal conductor film may be formed at a position not connected to the via-hole conductor 4 or may be formed on the base green sheet 1 on which the shrinkage suppressing green layer 2 is not formed.

【0013】上述したビアホール導体4および内部導体
膜5としては、たとえば、銅または銀を含む金属からな
る粉末を含むものが用いられる。
As the above-described via-hole conductor 4 and internal conductor film 5, for example, those containing a powder made of a metal containing copper or silver are used.

【0014】次に、前述したキャリアフィルムを適当な
段階で剥離した後、図5(5)に示した状態にある基体
用グリーンシート1を含む複数の基体用グリーンシート
1が積み重ねられ、それによって、生の複合積層体が作
製される。この生の複合積層体は、次いで、積層方向に
プレスされる。
Next, after the carrier film is peeled at an appropriate stage, a plurality of base green sheets 1 including the base green sheet 1 in the state shown in FIG. 5 (5) are stacked, whereby A raw composite laminate is produced. The green composite laminate is then pressed in the lamination direction.

【0015】そして、上述の生の複合積層体を焼成する
ことによって、目的とする多層セラミック基板が得られ
る。
Then, by firing the above-mentioned green composite laminate, an intended multilayer ceramic substrate is obtained.

【0016】上述した焼成工程において、基体用グリー
ンシート1は、収縮抑制用グリーン層2によって、その
主面方向での収縮が抑制されながら、基体用グリーンシ
ート1に含まれる低温焼結セラミック材料が焼結する。
また、収縮抑制用グリーン層2においては、基体用グリ
ーンシート1に含まれる材料の一部が浸透し、それによ
って、収縮抑制用セラミック材料が固着される。
In the above-described firing step, the low-temperature sintered ceramic material contained in the base green sheet 1 is reduced while the shrinkage in the main surface direction of the base green sheet 1 is suppressed by the shrinkage suppressing green layer 2. Sinter.
Further, in the shrinkage suppression green layer 2, a part of the material contained in the base green sheet 1 penetrates, thereby fixing the shrinkage suppression ceramic material.

【0017】このようにして、たとえば内部導体膜5の
ような配線導体が、焼成工程によって不所望に変形した
り歪んだりすることが防止され、そのため、配線導体を
高密度に配置することが可能になる。
In this manner, for example, the wiring conductor such as the internal conductor film 5 is prevented from being undesirably deformed or distorted by the firing step, and therefore, the wiring conductors can be arranged at a high density. become.

【0018】[0018]

【発明が解決しようとする課題】上述した多層セラミッ
ク基板をもって構成される回路の高周波化に伴い、ビア
ホール導体4および内部導体5のような配線導体におけ
る電気抵抗を下げる必要があり、そのため、たとえば内
部導体膜5にあっては、その厚みを10〜30μm程度
にまで厚くすることが行なわれている。
As the frequency of a circuit constituted by the above-mentioned multilayer ceramic substrate increases, it is necessary to reduce the electrical resistance of wiring conductors such as via-hole conductors 4 and internal conductors 5. The thickness of the conductor film 5 is increased to about 10 to 30 μm.

【0019】しかしながら、このような内部導体膜5が
多層にわたって配置されると、これら内部導体膜5の厚
みの累積によって、数十ないし数百μmといった比較的
大きな段差が生の複合積層体においてもたらされること
がある。生の複合積層体は、プレス工程において、平坦
な金型でプレスされることによって、外観上では平坦な
形状にされるが、生の複合積層体におけるセラミックの
密度は均一ではない。そのため、焼成工程において、生
の複合積層体の各部分でのセラミック密度を一定にしよ
うとする作用が生じ、そのため、得られた多層セラミッ
ク基板の表裏面にうねりや凹凸が生じることがある。
However, when such internal conductor films 5 are arranged in multiple layers, a relatively large step of several tens to several hundreds μm is caused in the raw composite laminate due to the accumulation of the thickness of the internal conductor films 5. May be In the pressing step, the green composite laminate is pressed with a flat mold to have a flat appearance, but the density of the ceramic in the green composite laminate is not uniform. For this reason, in the firing step, an effect of making the ceramic density in each part of the raw composite laminate constant is generated, and therefore, undulations and irregularities may occur on the front and back surfaces of the obtained multilayer ceramic substrate.

【0020】このようにうねりや凹凸が多層セラミック
基板において生じていると、たとえばICベアチップま
たはSAWベアチップのようなチップ部品をワイヤボン
ドまたは半田バンプ等によって多層セラミック基板上に
実装しようとするとき、このようなチップ部品の損傷ま
たは接続不良が生じやすいという問題に遭遇する。
When undulations and irregularities are generated in the multilayer ceramic substrate as described above, when a chip component such as an IC bare chip or a SAW bare chip is to be mounted on the multilayer ceramic substrate by wire bonding or solder bumping, for example, Such a problem that the chip components are easily damaged or poorly connected is encountered.

【0021】また、生の複合積層体は、プレス工程を実
施することによって、この複合積層体を構成する各要素
相互間の接着性が高められ、それによって、生の複合積
層体または焼成後の多層セラミック基板において、層剥
がれ等の欠陥が生じないようにされる。
The green composite laminate is subjected to a pressing step so that the adhesiveness between the components constituting the composite laminate is increased, whereby the raw composite laminate or the fired composite laminate is fired. In the multilayer ceramic substrate, defects such as layer peeling are prevented.

【0022】しかしながら、それにも関わらず、基体用
グリーンシート1と内部導体膜5とは接着されにくく、
このことが、上述したような層剥がれの原因となること
がある。
However, in spite of this, the green sheet for base 1 and the internal conductor film 5 are hardly adhered,
This may cause layer peeling as described above.

【0023】上述のように、基体用グリーンシート1と
内部導体膜5とが接着されにくいのは、基体用グリーン
シート1および内部導体膜5の各々における樹脂体積比
率が関係している。プレス工程での接着をより容易にす
るためには、樹脂体積比率を高めればよいわけである
が、実際には、基体用グリーンシート1における樹脂体
積比率が30〜50%程度であるのに対し、内部導体膜
5における樹脂体積比率は10〜20%程度に過ぎな
い。そのため、基体用グリーンシート1と内部導体膜5
との接着性が劣り、層剥がれを引き起こす原因となって
いる。
As described above, the reason why the base green sheet 1 and the internal conductor film 5 are not easily bonded is related to the resin volume ratio in each of the base green sheet 1 and the internal conductor film 5. In order to make the adhesion in the pressing step easier, the resin volume ratio may be increased, but in practice, the resin volume ratio in the base green sheet 1 is about 30 to 50%. The volume ratio of the resin in the internal conductor film 5 is only about 10 to 20%. Therefore, the base green sheet 1 and the internal conductor film 5
Is poor, causing layer peeling.

【0024】なお、焼成後の残留カーボン量を減らすと
いう観点からは、上述した樹脂体積比率は低い方が好ま
しい。しかしながら、基体用グリーンシート1は、通
常、厚み30〜100μmのキャリアフィルム上に、セ
ラミック粉末、バインダ、可塑剤および溶剤が混練され
たスラリーをコーティングし、これを乾燥することによ
って成形される。そして、キャリアフィルムは、この乾
燥後あるいは後の工程で剥離され、生の複合積層体を作
製するにあたっては、基体用グリーンシート1のみが積
層される。したがって、上述したような剥離時におい
て、基体用グリーンシート1が損傷したり破損したりし
ないように、また、その後の取り扱いにおいて、同様の
損傷や破損を受けないようにするため、基体用グリーン
シート1には所定以上の延性をもたせることが必要であ
り、そのため、前述したように樹脂体積比率を高めてい
る。通常、基体用グリーンシート1における樹脂体積比
率は、内部導体膜5における樹脂体積比率に比較して、
2〜4倍とされる。
From the viewpoint of reducing the amount of residual carbon after firing, the above-mentioned resin volume ratio is preferably low. However, the base green sheet 1 is usually formed by coating a slurry in which a ceramic powder, a binder, a plasticizer, and a solvent are kneaded on a carrier film having a thickness of 30 to 100 μm, and drying the slurry. Then, the carrier film is peeled off after this drying or in a later step, and only a green sheet 1 for a substrate is laminated when a green composite laminate is produced. Therefore, in order to prevent the base green sheet 1 from being damaged or broken at the time of peeling as described above, and to prevent the same from being damaged or damaged in subsequent handling, the base green sheet 1 is used. 1 is required to have a predetermined ductility or more, and therefore, the resin volume ratio is increased as described above. Usually, the resin volume ratio in the base green sheet 1 is smaller than the resin volume ratio in the internal conductor film 5.
2 to 4 times.

【0025】この発明の目的は、前述したような焼成後
のうねりや凹凸の問題あるいは層剥がれの問題を解決し
得る、多層セラミック基板の製造方法およびこの製造方
法によって得られた多層セラミック基板を提供しようと
することである。
An object of the present invention is to provide a method of manufacturing a multilayer ceramic substrate and a multilayer ceramic substrate obtained by the manufacturing method, which can solve the problem of undulation, unevenness or delamination after firing as described above. Is to try.

【0026】[0026]

【課題を解決するための手段】この発明は、簡単に言え
ば、基体用グリーンシート上での収縮抑制用グリーン層
と内部導体膜との形成順序を変えることによって、上述
した問題の解決を図ろうとするものである。
SUMMARY OF THE INVENTION In brief, the present invention solves the above-mentioned problem by changing the order of forming a shrinkage suppressing green layer and an internal conductor film on a base green sheet. I'm trying.

【0027】より詳細には、この発明は、低温焼結セラ
ミック材料を含む、複数の基体用グリーンシートと、こ
れら基体用グリーンシートの特定のものに接するように
配置され、かつ低温焼結セラミック材料の焼結温度では
焼結しない収縮抑制用セラミック材料を含む、収縮抑制
用グリーン層と、基体用グリーンシートの特定のものの
主面に沿う方向に延びるように付与された導電性ペース
トによって与えられる、内部導体膜と、基体用グリーン
シートの特定のものおよび収縮抑制用グリーン層の特定
のものを貫通するように付与された導電性ペーストによ
って与えられかつ内部導体膜に接続される、ビアホール
導体とを備える、生の複合積層体を用意する工程と、こ
の生の複合積層体を焼成する工程とを備える、多層セラ
ミック基板の製造方法に向けられるものであって、前述
した技術的課題を解決するため、次のような構成を備え
ることを特徴としている。
More specifically, the present invention relates to a green sheet for a plurality of substrates, including a low-temperature sintered ceramic material, and a low-temperature sintered ceramic material arranged in contact with a specific one of the green sheets for the substrate. The shrinkage suppressing green layer, which does not sinter at the sintering temperature, is provided by a shrinkage suppressing green layer and a conductive paste applied so as to extend in a direction along a main surface of a specific thing of the base green sheet, An internal conductor film and a via-hole conductor provided by a conductive paste applied to penetrate a specific one of the base sheet green sheet and a specific one of the shrinkage suppressing green layer and connected to the internal conductor film, Producing a green composite laminate, comprising the steps of: preparing a green composite laminate; and firing the green composite laminate. Be one directed to the law, to solve the technical problems described above, it is characterized in that it comprises the following configuration.

【0028】すなわち、上述した生の複合積層体を用意
する工程において、基体用グリーンシート上に導電性ペ
−ストを付与することによって内部導体膜を形成する工
程と、この内部導体膜を覆うように基体用グリーンシー
ト上に収縮抑制用グリーン層を形成する工程と、基体用
グリーンシートおよび収縮抑制用グリーン層を貫通する
ように貫通孔を設ける工程と、この貫通孔内に導電性ペ
ーストを付与することによってビアホール導体を形成す
る工程と、複数の基体用グリーンシートを積み重ねるこ
とによって生の複合積層体を得る工程と、生の複合積層
体を積層方向にプレスする工程とが実施されることを特
徴としている。
That is, in the above-mentioned step of preparing the green composite laminate, a step of forming an internal conductor film by applying a conductive paste on the base green sheet, and a step of covering the internal conductor film. Forming a shrinkage suppression green layer on the base green sheet, providing a through hole through the base green sheet and the shrinkage suppression green layer, and applying a conductive paste in the through hole. A step of forming a via-hole conductor, a step of stacking a plurality of base green sheets to obtain a raw composite laminate, and a step of pressing the raw composite laminate in the stacking direction. Features.

【0029】上述した収縮抑制用グリーン層を形成する
工程において、必要な場合には、収縮抑制用グリーン層
は、当該収縮抑制用グリーン層の上に積み重ねられるべ
き基体用グリーンシートに形成されるビアホール導体の
下端位置に対応して内部導体膜の一部を露出させる窓を
設けるように形成され、生の複合積層体をプレスする工
程において、内部導体膜とビアホール導体とが窓を介し
て互いに接合されるようにしてもよい。
In the above-described step of forming the shrinkage suppressing green layer, if necessary, the shrinkage suppressing green layer may be formed in a via hole formed in a base green sheet to be stacked on the shrinkage suppressing green layer. It is formed so as to provide a window that exposes a part of the internal conductor film corresponding to the lower end position of the conductor, and in the step of pressing the raw composite laminate, the internal conductor film and the via-hole conductor are bonded to each other through the window May be performed.

【0030】この発明は、また、上述したような製造方
法によって得られた、多層セラミック基板にも向けられ
る。
The present invention is also directed to a multilayer ceramic substrate obtained by the above-described manufacturing method.

【0031】[0031]

【発明の実施の形態】図1および図2は、この発明の一
実施形態による多層セラミック基板の製造方法に含まれ
るいくつかの工程を順次示す断面図である。図2(3)
において、得ようとする多層セラミック基板11が示さ
れている。このような多層セラミック基板11を製造す
るため、次のような工程が実施される。
1 and 2 are sectional views sequentially showing several steps included in a method for manufacturing a multilayer ceramic substrate according to an embodiment of the present invention. Fig. 2 (3)
1 shows a multilayer ceramic substrate 11 to be obtained. To manufacture such a multilayer ceramic substrate 11, the following steps are performed.

【0032】まず、低温焼結セラミック材料を含むセラ
ミックスラリーが用意される。このセラミックスラリー
に含まれる低温焼結セラミック材料としては、たとえば
1000℃以下の温度で焼結され得るものが用いられ
る。低温焼結セラミック材料は、たとえば、結晶化ガラ
ス、またはガラスとセラミックとの混合物をもって構成
され、より具体的には、BaO−Al2 3 −SiO2
系低温焼結セラミック材料が有利に用いられる。
First, a ceramic slurry containing a low-temperature sintered ceramic material is prepared. As the low-temperature sintered ceramic material contained in the ceramic slurry, a material that can be sintered at a temperature of, for example, 1000 ° C. or less is used. The low-temperature sintering ceramic material is composed of, for example, crystallized glass or a mixture of glass and ceramic, and more specifically, BaO—Al 2 O 3 —SiO 2.
A low temperature sintered ceramic material is advantageously used.

【0033】上述したセラミックスラリーは、キャリア
フィルム(図示せず。)上にコーティングされ、それに
よって、図1(1)に示すような基体用グリーンシート
12が成形され、次いで乾燥される。基体用グリーンシ
ート12は、複数用意される。
The above-mentioned ceramic slurry is coated on a carrier film (not shown), whereby a green sheet 12 for a substrate as shown in FIG. 1A is formed and then dried. A plurality of base green sheets 12 are prepared.

【0034】次いで、図1(2)に示すように、基体用
グリーンシート12の特定のものの上に、導電性ペース
トをスクリーン印刷等によって付与し、これを乾燥する
ことによって、内部導体膜13が形成される。
Next, as shown in FIG. 1 (2), a conductive paste is applied to a specific one of the base green sheets 12 by screen printing or the like, and this is dried to form the internal conductor film 13. It is formed.

【0035】上述した導電性ペーストに含まれる導電成
分としては、多層セラミック基板11が用いられる電子
機器の高周波化に対応するため、できるだけ低抵抗であ
ることが好ましく、たとえば、銀または銅を主成分とす
る導電材料が有利に用いられる。銀を主成分とする導電
材料としては、たとえば、銀単独のもの、Ag−Pd合
金、Ag−Pt合金等を用いることができる。また、銅
を主成分とする導電材料としては、たとえば、金属銅、
CuO、Cu2 O等を用いることができる。
The conductive component contained in the above-mentioned conductive paste is preferably as low as possible in order to cope with an increase in the frequency of an electronic device using the multilayer ceramic substrate 11. Is preferably used. As the conductive material containing silver as a main component, for example, silver alone, an Ag-Pd alloy, an Ag-Pt alloy, or the like can be used. Further, as a conductive material containing copper as a main component, for example, metal copper,
CuO, Cu 2 O, or the like can be used.

【0036】他方、前述した低温焼結セラミック材料の
焼結温度では焼結しない収縮抑制用セラミック材料を含
むセラミックスラリーが用意される。この収縮抑制用セ
ラミック材料としては、前述した低温焼結セラミック材
料が1000℃以下の温度で焼結され得るものである場
合には、たとえばアルミナまたはジルコニアを主成分と
するものが有利に用いられる。さらに、MgO、TiO
2 、BaTiO3 、SiCまたはAlNを主成分とする
ものを、収縮抑制用セラミック材料として用いてもよ
い。
On the other hand, a ceramic slurry containing a shrinkage suppressing ceramic material which does not sinter at the sintering temperature of the low-temperature sintered ceramic material described above is prepared. When the above-mentioned low-temperature sintered ceramic material can be sintered at a temperature of 1000 ° C. or less, for example, a material mainly containing alumina or zirconia is advantageously used as the shrinkage suppressing ceramic material. Furthermore, MgO, TiO
2 , a material mainly composed of BaTiO 3 , SiC or AlN may be used as a shrinkage-suppressing ceramic material.

【0037】次いで、上述した収縮抑制用セラミック材
料を含むセラミックスラリーが、図1(3)に示すよう
に、内部導体膜13を覆うように基体用グリーンシート
12上に付与され、次いで乾燥されることによって、収
縮抑制用グリーン層14が形成される。この収縮抑制用
グリーン層14の厚みは、乾燥後において、約1〜20
μm程度とされる。
Next, as shown in FIG. 1C, a ceramic slurry containing the above-described shrinkage-suppressing ceramic material is applied onto the base green sheet 12 so as to cover the internal conductor film 13, and then dried. Thereby, the shrinkage suppression green layer 14 is formed. The thickness of the shrinkage suppressing green layer 14 is about 1 to 20 after drying.
It is about μm.

【0038】上述した収縮抑制用グリーン層14を形成
するにあたって、この収縮抑制用グリーン層14に、必
要に応じて、内部導体膜13の一部を露出させる窓15
を設けておくことが好ましい。なお、窓15の意義につ
いては、後述する説明から明らかになる。
In forming the above-described shrinkage suppressing green layer 14, a window 15 for exposing a part of the internal conductor film 13 is formed on the shrinkage suppressing green layer 14 as necessary.
Is preferably provided. The significance of the window 15 will be apparent from the description below.

【0039】次いで、図1(4)に示すように、基体用
グリーンシート12および収縮抑制用グリーン層14を
貫通するように、貫通孔16が設けられる。貫通孔16
は、たとえば、金型またはレーザ等を用いることによっ
て形成され、その直径は、75〜200μm程度とされ
る。
Next, as shown in FIG. 1D, through holes 16 are provided so as to penetrate the base green sheet 12 and the shrinkage suppressing green layer 14. Through hole 16
Is formed by using, for example, a mold or a laser, and has a diameter of about 75 to 200 μm.

【0040】次いで、図1(5)に示すように、貫通孔
16内に導電性ペーストが付与され、次いでこれが乾燥
されることによって、ビアホール導体17が形成され
る。このビアホール導体17は、内部導体膜13と接続
された状態となっている。
Next, as shown in FIG. 1 (5), a conductive paste is applied in the through-hole 16 and then dried to form a via-hole conductor 17. The via-hole conductor 17 is connected to the internal conductor film 13.

【0041】上述したビアホール導体17を形成するた
めに用いられる導電性ペーストとしては、前述した内部
導体膜13を形成するための導電性ペーストと同じもの
を用いることができる。
As the conductive paste used to form the above-described via-hole conductor 17, the same conductive paste as that used to form the above-described internal conductive film 13 can be used.

【0042】次いで、基体用グリーンシート12の成形
のために用いられたキャリアフィルム(図示せず。)を
適当な段階で剥離した後、図2(1)に示すように、複
数の基体用グリーンシート12が積み重ねられ、それに
よって、生の複合積層体18が得られる。なお、図2
(1)では、生の複合積層体18は、そこに備える複数
の基体用グリーンシート12が互いに分離された状態で
示されている。
Next, the carrier film (not shown) used for forming the base green sheet 12 is peeled off at an appropriate stage, and then, as shown in FIG. The sheets 12 are stacked, whereby a green composite laminate 18 is obtained. Note that FIG.
In (1), the green composite laminate 18 is shown in a state where a plurality of base green sheets 12 provided therein are separated from each other.

【0043】図2(1)に示すように、生の複合積層体
18に備える複数の基体用グリーンシート12として
は、図1(5)に示す状態にあるもの以外に、種々の形
態のものが含まれている。これら他の形態のものであっ
ても、図1に示した方法と実質的に同様の方法によって
作製することができ、これら他の形態のものについて
も、図2において、図1(5)に示した要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。
As shown in FIG. 2A, a plurality of base green sheets 12 provided in the green composite laminate 18 are not limited to those shown in FIG. It is included. These other forms can be manufactured by a method substantially similar to the method shown in FIG. 1, and these other forms are also shown in FIG. Elements corresponding to the indicated elements are denoted by the same reference numerals, and redundant description will be omitted.

【0044】他の形態の基体用グリーンシート12の中
には、外部導体膜19が形成されているもの、外部導体
膜19にビアホール導体17が接続されてるもの、収縮
抑制用グリーン層が形成されていないもの、収縮抑制用
グリーン層14に窓15が設けられていないものがあ
る。
In the base green sheet 12 of another form, a green sheet for forming an external conductor film 19, a green sheet for connecting via holes 17 to the external conductor film 19, and a green layer for suppressing shrinkage are formed. In some cases, the window 15 is not provided in the shrinkage suppression green layer 14.

【0045】また、図2(1)において、窓15が設け
られている収縮抑制用グリーンシート14とその上に積
み重ねられるべき基体用グリーンシート12との双方を
参照すればわかるように、基体用グリーンシート12に
形成されるビアホール導体17の下端位置に対応して窓
15が設けられている。
In FIG. 2A, as can be seen by referring to both the shrinkage suppression green sheet 14 provided with the window 15 and the base green sheet 12 to be stacked thereon, A window 15 is provided corresponding to a lower end position of the via hole conductor 17 formed in the green sheet 12.

【0046】このような生の複合積層体18は、次い
で、加熱下において、積層方向にプレスされる。これに
よって、生の複合積層体18は、その厚み方向に圧縮さ
れ、図2(2)に示すように、窓15を覆うように位置
するビアホール導体17の下端部は、窓15内に食い込
み、それによって、内部導体膜13とビアホール導体1
7とが窓15を介して互いに接合された状態となる。
The green composite laminate 18 is then pressed in the laminating direction under heating. As a result, the raw composite laminate 18 is compressed in its thickness direction, and the lower end of the via-hole conductor 17 positioned so as to cover the window 15 digs into the window 15 as shown in FIG. Thereby, the internal conductor film 13 and the via-hole conductor 1
7 are joined to each other via the window 15.

【0047】次に、生の複合積層体18が焼成され、そ
れによって、図2(3)に示すような多層セラミック基
板11が得られる。
Next, the green composite laminate 18 is fired, whereby a multilayer ceramic substrate 11 as shown in FIG. 2 (3) is obtained.

【0048】上述した焼成工程において、収縮抑制用グ
リーン層14は、それ自身実質的に収縮しないため、基
体用グリーンシート12に対して、主面方向での収縮を
抑制する拘束力を及ぼすことになる。したがって、基体
用グリーンシート12は、その主面方向での収縮が抑制
されながら、そこに含まれる低温焼結セラミック材料が
焼結し、実質的に厚み方向にのみ収縮し、図2(3)に
示す基体用セラミック層20をもたらす。
In the above-described firing step, since the shrinkage suppressing green layer 14 does not substantially shrink itself, it exerts a restraining force on the base green sheet 12 to suppress shrinkage in the main surface direction. Become. Therefore, in the green sheet 12 for the base, while the shrinkage in the main surface direction is suppressed, the low-temperature sintered ceramic material contained therein sinters and shrinks substantially only in the thickness direction. The substrate ceramic layer 20 shown in FIG.

【0049】また、収縮抑制用グリーン層14は、収縮
抑制用セラミック層21をもたらし、この収縮抑制用セ
ラミック層21においては、基体用グリーンシート12
に含まれていた材料の一部が浸透することによって、収
縮抑制用セラミック材料が固着される。
The shrinkage suppression green layer 14 provides a shrinkage suppression ceramic layer 21. In the shrinkage suppression ceramic layer 21, the base green sheet 12 is formed.
A part of the material contained in the ceramic material penetrates, thereby fixing the shrinkage suppressing ceramic material.

【0050】以上のような製造方法によれば、内部導体
膜13を覆うように収縮抑制用グリーン層14が形成さ
れるので、この収縮抑制用グリーン層14を形成するた
めのセラミックスラリーにおいてバインダおよび/また
は可塑剤のような樹脂成分を多く含ませることにより、
この収縮抑制用グリーン層14と内部導体膜13との間
および収縮抑制用グリーン層14と基体用グリーンシー
ト12との間での接着性を高めることができる。したが
って、プレス工程において十分な接着強度を得ることが
でき、そのため、生の複合積層体18または焼成後の多
層セラミック基板11において、層剥がれを生じにくく
することができる。
According to the manufacturing method described above, since the shrinkage suppressing green layer 14 is formed so as to cover the internal conductor film 13, the binder and the binder in the ceramic slurry for forming the shrinkage suppressing green layer 14 are formed. By including a large amount of resin components such as a plasticizer,
Adhesion between the shrinkage suppression green layer 14 and the internal conductor film 13 and between the shrinkage suppression green layer 14 and the base green sheet 12 can be enhanced. Therefore, a sufficient adhesive strength can be obtained in the pressing step, and therefore, it is possible to make it difficult for the green composite laminate 18 or the fired multilayer ceramic substrate 11 to peel off.

【0051】また、基体用グリーンシート12上に内部
導体膜13が形成されたとき、内部導体膜13の厚みに
よる段差がもたらされるが、その上に収縮抑制用グリー
ン層14を形成するためにセラミックスラリーが付与さ
れたとき、このセラミックスラリーの乾燥までの時間に
収縮抑制用グリーン層14におけるレベリングが十分に
進むので、内部導体膜13による段差が緩和される。し
たがって、プレス工程後の生の複合積層体18における
セラミック密度が実質的に均一となり、焼成後の多層セ
ラミック基板11においてうねりや凹凸が生じにくくす
ることができる。
When the internal conductor film 13 is formed on the green sheet 12 for the base, a step due to the thickness of the internal conductor film 13 is caused. When the rally is applied, the leveling in the shrinkage suppressing green layer 14 proceeds sufficiently until the ceramic slurry dries, so that the step due to the internal conductor film 13 is reduced. Therefore, the ceramic density in the green composite laminate 18 after the pressing step becomes substantially uniform, and it is possible to make the multilayer ceramic substrate 11 after firing less likely to have undulations and irregularities.

【0052】図3は、この発明の他の実施形態による多
層セラミック基板31を図解的に示す断面図である。図
3は、前述した図2(3)に相当する図であって、図3
において、図2(3)に示した要素に相当する要素には
同様の参照符号を付すことによって、重複する説明は省
略する。
FIG. 3 is a sectional view schematically showing a multilayer ceramic substrate 31 according to another embodiment of the present invention. FIG. 3 is a diagram corresponding to FIG.
In FIG. 2, elements corresponding to the elements shown in FIG. 2 (3) are denoted by the same reference numerals, and redundant description will be omitted.

【0053】図3に示した多層セラミック基板31にお
いては、積層される複数の基体用グリーンシート12の
中に、隣り合うものの間に収縮抑制用グリーン層14が
形成されていないものを含んでいることを特徴としてい
る。
In the multilayer ceramic substrate 31 shown in FIG. 3, a plurality of base green sheets 12 to be laminated include ones in which the shrinkage suppressing green layer 14 is not formed between adjacent ones. It is characterized by:

【0054】図3に示した多層セラミック基板31の断
面構造からわかるように、収縮抑制用グリーン層14
は、複数の基体用グリーンシート12のすべての隣り合
うものの間に形成されている必要はなく、基体用グリー
ンシート12の特定のものに接するように配置されてい
ればよい。収縮抑制用グリーン層14の配置状態は、こ
れによって得ようとする、基体用グリーンシート12に
対する収縮を抑制する効果、および内部導体膜13によ
る段差を緩和する効果を考慮しながら決定すればよい。
As can be seen from the cross-sectional structure of the multilayer ceramic substrate 31 shown in FIG.
Need not be formed between all adjacent ones of the plurality of base green sheets 12, and may be arranged so as to be in contact with a specific one of the base green sheets 12. The arrangement state of the shrinkage suppressing green layer 14 may be determined in consideration of the effect of suppressing shrinkage of the base green sheet 12 and the effect of reducing the step due to the internal conductor film 13 to be obtained.

【0055】この多層セラミック基板31は、上述した
相違点を除いて、図2(3)に示した多層セラミック基
板11と実質的に同様の製造方法によって製造すること
ができる。
This multilayer ceramic substrate 31 can be manufactured by substantially the same manufacturing method as the multilayer ceramic substrate 11 shown in FIG.

【0056】図4は、この発明のさらに他の実施形態に
よる多層セラミック基板41を図解的に示す、図2
(3)に相当する断面図である。図4において、図2
(3)に示した要素に相当する要素には同様の参照符号
を付しことによって、重複する説明は省略する。
FIG. 4 schematically shows a multilayer ceramic substrate 41 according to still another embodiment of the present invention.
It is sectional drawing corresponding to (3). In FIG. 4, FIG.
Elements corresponding to the elements shown in (3) are denoted by the same reference numerals, and redundant description will be omitted.

【0057】図4に示した多層セラミック基板41にお
いては、キャビティ42が設けられることを特徴として
いる。キャビティ42内には、いくつかの内部導体膜1
3が延び出しており、キャビティ42内において露出す
る電極パッド43、44および45を形成している。
The multilayer ceramic substrate 41 shown in FIG. 4 is characterized in that a cavity 42 is provided. Several internal conductor films 1 are provided in the cavity 42.
3 extend and form electrode pads 43, 44 and 45 exposed in the cavity 42.

【0058】上述した電極パッド43および44は、ワ
イヤボンディングのための電極パッドとなり、電極パッ
ド45は、ダイボンドのための電極パッドとなるもので
ある。したがって、これら電極パッド43、44および
45をそれぞれ与える内部導体膜13にあっては、これ
を覆うように収縮抑制用グリーン層が形成されない状態
とされる。
The above-mentioned electrode pads 43 and 44 serve as electrode pads for wire bonding, and the electrode pad 45 serves as an electrode pad for die bonding. Therefore, in the internal conductor film 13 that provides the electrode pads 43, 44, and 45, no shrinkage suppressing green layer is formed so as to cover the internal conductor film 13.

【0059】この多層セラミック基板41についても、
上述した特徴点を除いて、図2(3)に示した多層セラ
ミック基板11と実質的に同様の製造方法によって製造
することができる。
The multilayer ceramic substrate 41 also has
Except for the features described above, it can be manufactured by a manufacturing method substantially similar to that of the multilayer ceramic substrate 11 shown in FIG.

【0060】以上、この発明を、図示したいくつかの実
施形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形例が可能である。
Although the present invention has been described with reference to some illustrated embodiments, various other modifications are possible within the scope of the present invention.

【0061】たとえば、多層セラミック基板11、31
または41において、内部導体膜13、ビアホール導体
17および外部導体膜19のような配線導体の形成状態
は、種々に変更することができる。
For example, the multilayer ceramic substrates 11 and 31
Alternatively, in 41, the formation state of the wiring conductor such as the internal conductor film 13, the via-hole conductor 17, and the external conductor film 19 can be variously changed.

【0062】また、収縮抑制用グリーン層は、外部導体
膜19をも覆うように形成し、焼成工程の後、このよう
な収縮抑制用グリーン層に由来する収縮抑制用セラミッ
ク層を除去するようにしてもよい。同様に、図4に示し
た実施形態において、電極パッド43、44および45
をそれぞれ与える内部導体膜13をも覆うように収縮抑
制用グリーン層を形成し、焼成工程の後、このような収
縮抑制用グリーン層に由来する収縮抑制用セラミック層
における電極パッド43〜45の各々を覆う部分を除去
するようにしてもよい。
The shrinkage suppressing green layer is formed so as to cover the outer conductor film 19 as well, and after the firing step, the shrinkage suppressing ceramic layer derived from the shrinkage suppressing green layer is removed. You may. Similarly, in the embodiment shown in FIG. 4, the electrode pads 43, 44 and 45
Each of the electrode pads 43 to 45 in the shrinkage suppressing ceramic layer derived from such a shrinkage suppressing green layer is formed after the firing step. May be removed.

【0063】また、得られた多層セラミック基板11、
31または41に対して、必要に応じて、めっき工程、
部品搭載工程、封止工程、ケーシング工程および/また
は端子取り付け工程等を実施してもよい。
The obtained multilayer ceramic substrate 11,
31 or 41, if necessary, a plating step,
A component mounting step, a sealing step, a casing step, and / or a terminal mounting step may be performed.

【0064】[0064]

【発明の効果】以上のように、この発明に係る多層セラ
ミック基板の製造方法によれば、基体用グリーンシート
上にまず内部導体膜が形成され、次いで、この内部導体
膜を覆うように基体用グリーンシート上に収縮抑制用グ
リーン層が形成されるので、収縮抑制用グリーン層にお
ける樹脂成分の含有比率を高めることによって、収縮抑
制用グリ−ン層による接着性を高めることができる。し
たがって、プレス工程において、収縮抑制用グリーン層
と内部導体膜との間および収縮抑制用グリーン層と基体
用グリーンシートとの間で高い接着強度を得ることがで
き、そのため、生の複合積層体または焼成後の多層セラ
ミック基板において、層剥がれ等の欠陥を生じにくくす
ることができる。
As described above, according to the method for manufacturing a multilayer ceramic substrate according to the present invention, an internal conductor film is first formed on a green sheet for a substrate, and then the substrate is covered so as to cover the internal conductor film. Since the shrinkage suppression green layer is formed on the green sheet, the adhesiveness of the shrinkage suppression green layer can be increased by increasing the content ratio of the resin component in the shrinkage suppression green layer. Therefore, in the pressing step, a high adhesive strength can be obtained between the shrinkage suppressing green layer and the internal conductor film and between the shrinkage suppressing green layer and the base green sheet, and therefore, the raw composite laminate or In the multilayer ceramic substrate after firing, defects such as layer peeling can be suppressed.

【0065】また、収縮抑制用グリーン層は、内部導体
膜の厚みによる段差を緩和するように作用するため、プ
レス後において、生の複合積層体のセラミック密度の均
一化を図ることができ、そのため、焼成されたとき、得
られた多層セラミック基板においてうねりや凹凸が生じ
にくくすることができる。その結果、たとえばICベア
チップまたはSAWベアチップのようなチップ部品を多
層セラミック基板上に実装するとき、これらチップ部品
の損傷や破損を生じにくくすることができるとともに、
ワイヤボンドまたは半田バンプによる接続の信頼性が高
められる。
Further, since the shrinkage suppressing green layer acts to alleviate the step due to the thickness of the internal conductor film, the ceramic density of the raw composite laminate can be made uniform after pressing. In addition, when fired, undulations and irregularities can be made less likely to occur in the obtained multilayer ceramic substrate. As a result, when chip components such as an IC bare chip or a SAW bare chip are mounted on a multilayer ceramic substrate, it is possible to make these chip components less likely to be damaged or damaged.
The reliability of connection by wire bonding or solder bump is improved.

【0066】この発明において、収縮抑制用グリーン層
を形成するとき、この収縮抑制用グリーン層の上に積み
重ねられるべき基体用グリーンシートに形成されるビア
ホール導体の下端位置に対応して内部導体膜の一部を露
出させる窓を設けておけば、生の複合積層体をプレスす
ることによって、窓を介して内部導体膜とビアホール導
体とを互いに接合した状態とすることができる。したが
って、内部導体膜に対して、その両面においてビアホー
ル導体との接続が可能になるので、多層セラミック基板
内に実現される回路構成の自由度を増すことができる。
In the present invention, when the shrinkage suppressing green layer is formed, the internal conductor film is formed corresponding to the lower end position of the via hole conductor formed in the base green sheet to be stacked on the shrinkage suppressing green layer. By providing a window for partially exposing, by pressing the raw composite laminate, the internal conductor film and the via-hole conductor can be joined to each other via the window. Therefore, the internal conductor film can be connected to the via hole conductor on both surfaces thereof, so that the degree of freedom of the circuit configuration realized in the multilayer ceramic substrate can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態による多層セラミック基
板の製造方法に含まれる、基体用グリーンシート12の
積み重ね前に実施されるいくつかの工程を順次示す図解
的断面図である。
FIG. 1 is a schematic cross-sectional view sequentially showing several steps included in a method for manufacturing a multilayer ceramic substrate according to an embodiment of the present invention and performed before stacking green sheets 12 for a substrate.

【図2】図1に示した基体用グリーンシート12を積み
重ねることによって生の複合積層体18を得る工程、こ
れをプレスする工程、およびこれを焼成して多層セラミ
ック基板11を得る工程を順次示す図解的断面図であ
る。
FIG. 2 shows a process of obtaining a green composite laminate 18 by stacking the base green sheets 12 shown in FIG. 1, a process of pressing the green composite laminate 18, and a process of firing the same to obtain a multilayer ceramic substrate 11. FIG. 4 is a schematic sectional view.

【図3】この発明の他の実施形態による多層セラミック
基板31を図解的に示す断面図である。
FIG. 3 is a sectional view schematically showing a multilayer ceramic substrate 31 according to another embodiment of the present invention.

【図4】この発明のさらに他の実施形態による多層セラ
ミック基板41を図解的に示す断面図である。
FIG. 4 is a cross-sectional view schematically showing a multilayer ceramic substrate 41 according to still another embodiment of the present invention.

【図5】この発明にとって興味ある従来の多層セラミッ
ク基板の製造方法に含まれる、基体用グリーンシート1
の積み重ね前に実施されるいくつかの工程を順次示す図
解的断面図である。
FIG. 5 is a green sheet 1 for a base included in a conventional method for manufacturing a multilayer ceramic substrate which is of interest to the present invention.
FIG. 4 is a schematic sectional view sequentially showing several steps performed before stacking.

【符号の説明】[Explanation of symbols]

11,31,41 多層セラミック基板 12 基体用グリーンシート 13 内部導体膜 14 収縮抑制用グリーン層 15 窓 16 貫通孔 17 ビアホール導体 18 生の複合積層体 11, 31, 41 Multilayer ceramic substrate 12 Green sheet for substrate 13 Internal conductor film 14 Green layer for shrinkage suppression 15 Window 16 Through hole 17 Via hole conductor 18 Raw composite laminate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 低温焼結セラミック材料を含む、複数の
基体用グリーンシートと、前記基体用グリーンシートの
特定のものに接するように配置され、かつ前記低温焼結
セラミック材料の焼結温度では焼結しない収縮抑制用セ
ラミック材料を含む、収縮抑制用グリーン層と、前記基
体用グリーンシートの特定のものの主面に沿う方向に延
びるように付与された導電性ペーストによって与えられ
る、内部導体膜と、前記基体用グリーンシートの特定の
ものおよび前記収縮抑制用グリーン層の特定のものを貫
通するように付与された導電性ペーストによって与えら
れかつ前記内部導体膜に接続される、ビアホール導体と
を備える、生の複合積層体を用意する工程と、 前記生の複合積層体を焼成する工程とを備え、 前記生の複合積層体を用意する工程において、前記基体
用グリーンシート上に前記導電性ペーストを付与するこ
とによって前記内部導体膜を形成する工程と、前記内部
導体膜を覆うように前記基体用グリーンシート上に前記
収縮抑制用グリーン層を形成する工程と、前記基体用グ
リーンシートおよび前記収縮抑制用グリーン層を貫通す
るように貫通孔を設ける工程と、前記貫通孔内に前記導
電性ペーストを付与することによって前記ビアホール導
体を形成する工程と、複数の前記基体用グリーンシート
を積み重ねることによって前記生の複合積層体を得る工
程と、前記生の複合積層体を積層方向にプレスする工程
とが順次実施される、多層セラミック基板の製造方法。
1. A plurality of green sheets for a base, comprising a low-temperature sintered ceramic material, arranged in contact with a specific one of the green sheets for a base, and fired at a sintering temperature of the low-temperature sintered ceramic material. Including a shrinkage-suppressing ceramic material that does not bond, a shrinkage-suppressing green layer, and an internal conductor film provided by a conductive paste provided so as to extend in a direction along a main surface of a specific thing of the base green sheet, A via hole conductor provided by a conductive paste applied so as to penetrate a specific thing of the base green sheet and a specific thing of the shrinkage suppressing green layer and connected to the internal conductor film, A step of preparing a raw composite laminate; and a step of baking the raw composite laminate. Forming the internal conductor film by applying the conductive paste on the substrate green sheet; and forming the shrinkage suppressing green layer on the substrate green sheet so as to cover the internal conductor film. Forming a via hole through the base green sheet and the shrinkage suppressing green layer, and forming the via hole conductor by applying the conductive paste in the through hole. Manufacturing a multilayer ceramic substrate, wherein a step of obtaining the raw composite laminate by stacking a plurality of the base green sheets and a step of pressing the raw composite laminate in the stacking direction are sequentially performed. Method.
【請求項2】 前記収縮抑制用グリーン層を形成する工
程において、前記収縮抑制用グリーン層は、当該収縮抑
制用グリーン層の上に積み重ねられるべき前記基体用グ
リーンシートに形成される前記ビアホール導体の下端位
置に対応して前記内部導体膜の一部を露出させる窓を設
けるように形成され、前記生の複合積層体をプレスする
工程において、前記内部導体膜と前記ビアホール導体と
が前記窓を介して互いに接合される、請求項1に記載の
多層セラミック基板の製造方法。
2. In the step of forming the shrinkage suppression green layer, the shrinkage suppression green layer is formed of the via hole conductor formed on the base green sheet to be stacked on the shrinkage suppression green layer. It is formed so as to provide a window exposing a part of the internal conductor film corresponding to the lower end position, and in the step of pressing the raw composite laminate, the internal conductor film and the via-hole conductor are interposed through the window. The method for manufacturing a multilayer ceramic substrate according to claim 1, wherein the multilayer ceramic substrate is joined to each other by a step.
【請求項3】 請求項1または2に記載の製造方法によ
って得られた、多層セラミック基板。
3. A multilayer ceramic substrate obtained by the method according to claim 1.
JP34296399A 1999-12-02 1999-12-02 Multilayer ceramic board and its manufacturing method Pending JP2001160681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34296399A JP2001160681A (en) 1999-12-02 1999-12-02 Multilayer ceramic board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34296399A JP2001160681A (en) 1999-12-02 1999-12-02 Multilayer ceramic board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001160681A true JP2001160681A (en) 2001-06-12

Family

ID=18357875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34296399A Pending JP2001160681A (en) 1999-12-02 1999-12-02 Multilayer ceramic board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001160681A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004026646A (en) * 2002-06-04 2004-01-29 E I Du Pont De Nemours & Co Tape composition and internally constrained sintering method of low-temperature co-fired ceramic
US6949156B2 (en) * 2001-10-01 2005-09-27 Heraeus Incorporated Methods for making and using self-constrained low temperature glass-ceramic unfired tape for microelectronics
KR100611763B1 (en) * 2004-07-01 2006-08-10 임욱 Non-shrinkage multilayer ceramic substrate and method for manufacturing the same
WO2008108172A1 (en) * 2007-03-01 2008-09-12 Murata Manufacturing Co., Ltd. Multilayer wiring substrate
JP2010258174A (en) * 2009-04-24 2010-11-11 Ngk Spark Plug Co Ltd Multilayer ceramic wiring board and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949156B2 (en) * 2001-10-01 2005-09-27 Heraeus Incorporated Methods for making and using self-constrained low temperature glass-ceramic unfired tape for microelectronics
JP2004026646A (en) * 2002-06-04 2004-01-29 E I Du Pont De Nemours & Co Tape composition and internally constrained sintering method of low-temperature co-fired ceramic
JP4495409B2 (en) * 2002-06-04 2010-07-07 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Tape composition and constrained sintering method of low-temperature co-fired ceramic
KR100611763B1 (en) * 2004-07-01 2006-08-10 임욱 Non-shrinkage multilayer ceramic substrate and method for manufacturing the same
WO2008108172A1 (en) * 2007-03-01 2008-09-12 Murata Manufacturing Co., Ltd. Multilayer wiring substrate
JPWO2008108172A1 (en) * 2007-03-01 2010-06-10 株式会社村田製作所 Multilayer wiring board
US8541694B2 (en) 2007-03-01 2013-09-24 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2010258174A (en) * 2009-04-24 2010-11-11 Ngk Spark Plug Co Ltd Multilayer ceramic wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3531573B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and electronic device
US6785941B2 (en) Method for manufacturing multi layer ceramic components
KR100447032B1 (en) Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
JP3646587B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP2001160681A (en) Multilayer ceramic board and its manufacturing method
JP2857552B2 (en) Multilayer electronic component and method of manufacturing the same
JP4370663B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2001135933A (en) Multilayer ceramic substrate
JP3994795B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4048974B2 (en) Method for manufacturing electronic component including multilayer ceramic substrate
JP4089356B2 (en) Manufacturing method of multilayer ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP4429130B2 (en) Manufacturing method of ceramic electronic component
JP2009147160A (en) Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same
JPS63239999A (en) Manufacture of ceramic multilayer laminated unit
JP2001160683A (en) Multilayer ceramic wiring board and its manufacturing method
JPH08203773A (en) Manufacture of chip-type multilayer ceramic capacitor
JP2002368426A (en) Laminated ceramic electronic component and its manufacturing method as well as electronic device
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JP4551040B2 (en) Manufacturing method of laminated electronic component
JP2002359146A (en) Manufacturing method of laminated electronic component
JP2003007367A (en) Resin sheet for mounting face of composite ceramic member, composite ceramic member and its manufacturing method
JP3250166B2 (en) Multilayer composite electronic components
JP2551064B2 (en) Manufacturing method of ceramic multilayer substrate