JP2004247334A - Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure - Google Patents
Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure Download PDFInfo
- Publication number
- JP2004247334A JP2004247334A JP2003032429A JP2003032429A JP2004247334A JP 2004247334 A JP2004247334 A JP 2004247334A JP 2003032429 A JP2003032429 A JP 2003032429A JP 2003032429 A JP2003032429 A JP 2003032429A JP 2004247334 A JP2004247334 A JP 2004247334A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic green
- green sheet
- low
- temperature
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、多層セラミック基板を備える積層型セラミック電子部品およびその製造方法に関するもので、特に、内蔵素子が実装された内部キャビティを備える多層セラミック基板を備える積層型セラミック電子部品およびその製造方法ならびに積層型セラミック電子部品を製造するために作製されるセラミックグリーンシート積層構造物に関するものである。
【0002】
【従来の技術】
この発明にとって興味ある技術が、特開昭61−288498号公報(特許文献1)に記載されている。
【0003】
特許文献1では、内部キャビティが設けられた多層セラミック基板が記載され、内部キャビティには、内蔵素子としての、たとえば、コンデンサ、インダクタ、抵抗器のようなチップ状のセラミック電子部品が内蔵されている。ここで、内蔵素子は、予め焼成されたものである。
【0004】
【特許文献1】
特開昭61−288498号公報
【0005】
【発明が解決しようとする課題】
しかしながら、特許文献1に記載されたものでは、次のような課題がある。
【0006】
まず、多層セラミック基板を得るための焼成工程において、生の状態の多層セラミック基板としてのセラミックグリーンシート積層構造物が焼成されるが、このとき、セラミックグリーンシート積層構造物に設けられた内部キャビティには、焼成後の内蔵素子が内蔵されている。この焼成工程において、セラミックグリーンシート積層構造物は、焼結による収縮のため、寸法が比較的大きく変化するのに対し、すでに焼結している内蔵素子にあっては、その寸法変化は実質的にない。その結果、焼成工程を終えたとき、内蔵素子と多層セラミック基板との接合部において、不所望な断線や破壊が生じ、また、内蔵素子が破壊されることがある。
【0007】
上述した問題を解決するため、セラミックグリーンシート積層構造物に設けられた内部キャビティの内壁と内蔵素子との間に隙間を形成しておくことが有効である。しかしながら、焼成工程の前に、セラミックグリーンシート積層構造物は、積層方向にプレスされるので、上述の隙間はつぶされやすく、そのためセラミックグリーンシート積層構造物が不所望に変形することがある。このような変形は、焼成後の多層セラミック基板にも残り、特性不良や外観不良につながる可能性が高い。
【0008】
他方、内蔵素子の寸法と内部キャビティの寸法とを一致させれば、上述の問題を回避できるが、この場合には、内部キャビティ内に内蔵素子を挿入する作業が困難になるばかりでなく、前述した焼成工程での収縮挙動の不一致に起因する問題に遭遇してしまう。
【0009】
そこで、この発明の目的は、上述のような問題を解決をし得る、積層型セラミック電子部品の製造方法およびこの方法によって製造された積層型セラミック電子部品を提供しようとすることである。
【0010】
この発明の他の目的は、上述の積層型セラミック電子部品を製造するために作製されるセラミックグリーンシート積層構造物を提供しようとすることである。
【0011】
【課題を解決するための手段】
この発明は、まず、積層型セラミック電子部品の製造方法に向けられる。
【0012】
この発明に係る積層型セラミック電子部品の製造方法は、低温焼結セラミック材料を含む複数枚の低温焼結セラミックグリーンシートが積層された構造を有するとともに、ビアホール導体が特定の低温焼結セラミックグリーンシートを厚み方向に貫通するように設けられ、かつ面内配線導体が特定の低温焼結セラミックグリーンシートの主面に沿って設けられ、さらに、その積層方向での一方端が開口とされた凹部が設けられ、かつ凹部の底面上に電極パッドを介して内部素子が凹部の開口から突出せずかつ凹部の側面には接しない状態で実装された、予備積層構造物を作製する、第1の工程と、凹部内に流動物を充填する、第2の工程とを備えている。
【0013】
さらに、積層型セラミック電子部品の製造方法は、上述のように流動物が充填された凹部を覆うように、低温焼結セラミック材料を含む少なくとも1枚の低温焼結セラミックグリーンシートを予備積層構造物上に積層し、かつ積層方向にプレスし、それによって、凹部からなる内部キャビティが形成された、セラミックグリーンシート積層構造物を作製する、第3の工程と、セラミックグリーンシート積層構造物を焼成する、第4の工程とを備えている。
【0014】
さらに、セラミックグリーンシート積層構造物は、少なくとも1枚の低温焼結セラミックグリーンシートの主面に接するように配置されかつ低温焼結セラミック材料の焼結温度では焼結しない収縮抑制無機材料を含む拘束用セラミックグリーンシートを備え、前述の第4の工程は、拘束用セラミックグリーンシートによる収縮抑制作用を低温焼結セラミックグリーンシートに及ぼしながら、低温焼結セラミック材料が焼結する温度条件下で実施される。
【0015】
上述した電極パッドは、導電性金属粒子、揮発性溶剤および熱硬化性樹脂を含むことが好ましく、より好ましくは、熱硬化性樹脂は、熱硬化性接着剤を含み、電極パッドは、不揮発性溶剤をさらに含む。
【0016】
上述の場合において、第1の工程は、電極パッドに含まれる熱硬化性樹脂を硬化させることにより、内蔵素子を凹部の底面上に固定する工程を備えることが好ましい。
【0017】
また、第3の工程において、流動物の内圧の上昇により、内蔵素子の、内部キャビティの底面に対する固定強度が高められ、第4の工程において、内蔵素子の、電極パッドを介しての電気的接続が達成されるようにすることが好ましい。
【0018】
この発明に係る積層型セラミック電子部品の製造方法において、流動物は、低温焼結セラミック材料の焼結温度で焼失し得る流動性樹脂からなることが好ましい。この場合、第4の工程において、内部キャビティから流動物は焼失することになる。
【0019】
この発明に係る積層型セラミック電子部品の製造方法において、セラミックグリーンシート積層構造物は、内部キャビティに連通しかつ外部に通じる通気孔を有し、第4の工程の後、内部キャビティに、この通気孔を通して封止用樹脂を導入する工程がさらに実施されてもよい。
【0020】
セラミックグリーンシート積層構造物における拘束用セラミックグリーンシートの配置に関して、拘束用セラミックグリーンシートが低温焼結セラミックグリーンシート間に配置される第1の実施態様と、拘束用セラミックグリーンシートがセラミックグリーンシート積層構造物の積層方向での両端部に配置される第2の実施態様とがある。なお、これら第1および第2の実施態様については、いずれか一方のみを実施しても、両者を同時に実施してもよい。
【0021】
第1の実施態様の場合には、第4の工程において、拘束用セラミックグリーンシートは、低温焼結セラミックグリーンシートに含まれる材料の浸透によって緻密化しかつ固化する。したがって、この拘束用セラミックグリーンシートに由来する拘束用セラミック層は、製品としての積層型セラミック電子部品に残されるものである。
【0022】
第2の実施態様の場合、第4の工程の後、拘束用セラミックグリーンシートに由来する拘束用セラミック層は、通常、除去される。
【0023】
この発明は、また、積層型セラミック電子部品にも向けられる。この積層型セラミック電子部品は、上述したような製造方法によって製造されることができる。
【0024】
この発明に係る積層型セラミック電子部品は、低温焼結セラミック材料を含む複数層の低温焼結セラミック層と、少なくとも1層の低温焼結セラミック層の主面に接するように配置されかつ低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含む拘束用セラミック層とが積層された構造を有するとともに、ビアホール導体が特定の低温焼結セラミック層を厚み方向に貫通するように設けられ、かつ面内配線導体が特定の低温焼結セラミック層の主面に沿って設けられた、多層セラミック基板を備える。
【0025】
上述の多層セラミック基板の積層方向での中間部には、相対向する上面および底面ならびに上面および底面間を連結する側面によって規定される、内部キャビティが設けられ、内部キャビティの底面上には、低温焼結セラミック材料の焼結温度より高い温度で焼成された内蔵素子が内部キャビティの上面および側面には接しない状態で実装されていることを特徴としている。
【0026】
上述の内部素子は、たとえば、コンデンサ、インダクタ、アイソレータ、抵抗器、カプラおよびバランのいずれかである。
【0027】
この発明に係る積層型セラミック電子部品において、内部キャビティに連通しかつ外部に通じる通気孔を有していてもよい。また、多層セラミック基板の積層方向での少なくとも一方の端部に、外部に向く開口を有する外部キャビティが設けられ、上述の通気孔は、内部キャビティと外部キャビティとを互いに連通させるように設けられてもよい。これらの場合、内部キャビティには、通気孔を通して導入された封止用樹脂が充填されることが好ましい。
【0028】
この発明は、さらに、上述した積層型セラミック電子部品を製造するために作製されるセラミックグリーンシート積層構造物にも向けられる。
【0029】
この発明に係るセラミックグリーンシート積層構造物は、低温焼結セラミック材料を含む複数枚の低温焼結セラミックグリーンシートと、少なくとも1枚の低温焼結セラミックグリーンシートの主面に接するように配置されかつ低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含む拘束用セラミックグリーンシートとが積層された構造を有するとともに、ビアホール導体が特定の低温焼結セラミックグリーンシートを厚み方向に貫通するように設けられ、かつ面内配線導体が特定の低温焼結セラミックグリーンシートの主面に沿って設けられた、セラミックグリーンシート積層構造物を備えている。
【0030】
上述のセラミックグリーンシート積層構造物の積層方向での中間部には、相対向する上面および底面ならびに上面および底面間を連結する側面によって規定される、内部キャビティが設けられる。この内部キャビティの底面上には、内蔵素子がキャビティの上面および側面には接しない状態で実装され、内部キャビティには、流動物が充填される。
【0031】
上述の内部素子は、低温焼結セラミック材料の焼結温度より高い温度で焼成されたセラミック電子部品であることが好ましい。また、内部素子は、たとえば、コンデンサ、インダクタ、アイソレータ、抵抗器、カプラおよびバランのいずれかである。
【0032】
また、流動物は、低温焼結セラミック材料の焼結温度で焼失し得る流動性樹脂からなることが好ましい。
【0033】
この発明に係るセラミックグリーンシート積層構造物において、内部キャビティに連通しかつ外部に通じる通気孔を有することが好ましい。
【0034】
拘束用セラミックグリーンシートは、低温焼結セラミックフリーンシート間に配置されても、セラミックグリーンシート積層構造物の積層方向での両端部に配置されてもよい。
【0035】
また、この発明は、上述したようなこの発明に係るセラミックグリーンシート積層構造物を、低温焼結セラミック材料の焼結温度で焼成することによって得られた、積層型セラミック電子部品にも向けられる。
【0036】
【発明の実施の形態】
図1ないし図5は、この発明の第1の実施形態を説明するためのものである。ここで、図1は、積層型セラミック電子部品1を示す断面図であり、図2ないし図5は、図1に示した積層型セラミック電子部品1を製造するための工程を説明するためのものである。
【0037】
図1において、積層型セラミック電子部品1は、これを実装するためのマザーボード(図示せず。)への実装面を上方に向けた状態で図示されている。また、図1には、1個の積層型セラミック電子部品1が図示され、図2ないし図5には、このような1個の積層型セラミック電子部品1についての製造工程が図示されているが、これらの製造工程は、通常、複数個の積層型セラミック電子部品1となるべき部分が平面的に配列された、いわゆるマザーの状態で実施される。
【0038】
図1を参照して、積層型セラミック電子部品1は、その主要部が多層セラミック基板2によって構成される。多層セラミック基板2は、低温焼結セラミック材料を含む複数層の低温焼結セラミック層3と、特定の低温焼結セラミック層3の主面に接するように配置されかつ低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含む複数層の拘束用セラミック層4とが積層された構造を有している。
【0039】
この実施形態では、低温焼結セラミック層3として、たとえば50μmと25μmというように、厚みの互いに異なる2種類のものを備えている。また、拘束用セラミック層4は、いずれの低温焼結セラミック層3よりも薄い。拘束用セラミック層4は、低温焼結セラミック層3の間に配置されるものと、多層セラミック基板2の外表面上に配置されるものとがある。
【0040】
多層セラミック基板2の内部には、いくつかのビアホール導体5が特定の低温焼結セラミック層3を厚み方向に貫通するように設けられている。ビアホール導体5には、拘束用セラミック層4をも厚み方向に貫通するものもある。
【0041】
また、多層セラミック基板2の内部には、いくつかの面内配線導体6が特定の低温焼結セラミック層3の主面に沿って設けられている。
【0042】
さらに、多層セラミック基板2の一方主面上には、いくつかの面内配線導体7が設けられ、多層セラミック基板2の他方主面上には、いくつかの面内配線導体8が設けられ、さらに、多層セラミック基板2の側面に沿って、いくつかの外部配線導体9が設けられている。外部配線導体9は、ビアホール導体を分断することによって形成されたものである。
【0043】
これらビアホール導体5、面内配線導体6〜8および外部配線導体8は、設計に応じて、互いに電気的に接続される。
【0044】
多層セラミック基板2の積層方向での中間部には、内部キャビティ10が設けられる。内部キャビティ10は、相対向する上面11および底面12ならびに上面11および底面12間を連結する側面13によって規定される。
【0045】
内部キャビティ10の底面12上には、たとえば2個の内蔵素子14および15が実装されている。内蔵素子14および15は、低温焼結セラミック材料の焼結温度より高い温度で焼成されることによって得られたものである。
【0046】
より具体的には、一方の内蔵素子14は、たとえば、チップインダクタであり、他方の内蔵素子15は、たとえば、チップコンデンサである。内蔵素子14は、1350℃で焼成した後、その両端部にAg−Pd系導電性ペーストを付与し、950℃で再焼成することによって端子電極6を形成したものである。他方の内蔵素子15は、その両端部にAg系導電性ペーストを付与した後、1150℃で共焼成し、端子電極17を形成し、この端子電極17にさらにAuめっきを施したものである。
【0047】
たとえば、内蔵素子14は、1.0mm×0.5mmの平面寸法および0.5mmの高さ方向寸法を有し、内蔵素子15は、0.6mm×0.3mmの平面寸法および0.3mmの高さ方向寸法を有している。このような場合において、内部キャビティ14は、たとえば、2.4mm×1.0mmの底面12または上面11の寸法および0.55mmの高さ方向寸法を有していて、内蔵素子14および15は、内部キャビティ10の上面11および側面13には接しない状態とされている。
【0048】
内蔵素子14および15の各々の端子電極16および17は、特定の面内配線導体6またはビアホール導体5の端面に、電極パッド18を介して電気的に接続されかつ機械的に固定される。
【0049】
多層セラミック基板2における内部キャビティ10を囲む壁の厚みは、200μm以上とされることが好ましい。この壁の厚みが200μmより薄い場合、落下試験等の機械的衝撃により、壁が破壊され、内部キャビティ10の内部が露出する可能性が高いからである。
【0050】
なお、内部キャビティ10に収容される内蔵素子14および15は、上述したインダクタやコンデンサに限らず、たとえば、チップ抵抗やアイソレータ、あるいはカプラやバランのような小型の多層電子部品であってもよい。
【0051】
多層セラミック基板2の積層方向での一方の端部には、外部に向く開口を有する外部キャビティ19が設けられている。外部キャビティ19内には、たとえばベアチップのようなチップ状の電子部品20が収容されている。図1においてワイヤ21が図示されているように、電子部品20は、ワイヤボンディングによって実装状態とされる。なお、ワイヤボンディングに代えて、フリップチップ実装または通常の半田付け等が適用されてもよい。また、外部キャビティ19には、封止用樹脂22が充填される。
【0052】
多層セラミック基板2の図1による下方に向く主面上には、たとえば表面実装部品としての電子部品23および24が搭載されている。これら電子部品23および24は、面内配線導体8に対して、半田25を介して実装される。
【0053】
次に、図1に示すような積層型セラミック電子部品1の製造方法について、図2ないし図5を参照して説明する。
【0054】
図2ないし図5に示すように、複数枚の低温焼結セラミックグリーンシート31が用意される。低温焼結セラミックグリーンシート31は、焼成後において、低温焼結セラミック層3となるもので、低温焼結セラミック材料を含むスラリーをシート状に成形することによって得られるものである。このスラリーは、たとえばSiO2 −BaO−Al2 O3 −B2 O3 系の低温焼結セラミック原料粉末に、有機溶剤、有機バインダ、分散剤および可塑剤等を加えて混練することによって得られる。
【0055】
また、拘束用セラミック層となるべき拘束用セラミックグリーンシート31が、上述のようにして得られた低温焼結セラミックグリーンシート32の特定のものの上で成形される。この拘束用セラミックグリーンシート32の成形には、低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含むスラリーを、特定の低温焼結セラミックグリーンシート31上にコーティングする方法が適用される。上述の収縮抑制無機材料としては、たとえばAl2 O3 が用いられる。
【0056】
次に、上述のようにして得られた低温焼結セラミックグリーンシート31および拘束用セラミックグリーンシート32がコーティングされた低温焼結セラミックグリーンシート31は、位置合わせ用の基準穴(図示せず。)の形成と同時に所定の寸法にカットされる。次に、低温焼結セラミックグリーンシート31および拘束用セラミックグリーンシート32がコーティングされた低温焼結セラミックグリーンシート31のそれぞれに対して、必要に応じて、ビアホール導体5、面内配線導体6〜8および外部配線導体9が、たとえば導電性ペーストを付与することによって形成される。
【0057】
上述した導電性ペーストに含まれる導電成分としては、電気伝導率の比較的高いAg、CuまたはAg−Pd合金などが好適に用いられる。なお、この実施形態では、前述したように、内蔵素子14がチップインダクタであり、そこに用いられるFe−Cr系フェライトが還元性雰囲気に耐えられないという理由から、Ag−Pd合金が有利に用いられる。また、このAg−Pd合金におけるPd重量比率をたとえば60%とすることにより、その融点をCuと同等程度にまで高くされることが好ましい。
【0058】
次に、上述したような低温焼結セラミックグリーンシート31および拘束用セラミックグリーンシート32がコーティングされた低温焼結セラミックグリーンシート31が積層され、次いで、20MPaの圧力をもってプレスされることによって、図2に示すような2個の1次積層体33および34が作製される。
【0059】
1次積層体33は、多層セラミック基板2における内部キャビティ10が設けられた積層部分を構成するもので、内部キャビティ10となるべき貫通孔35を備えている。他方の1次積層体34は、多層セラミック基板2における内部キャビティ10より下側の部分となるべきものである。
【0060】
なお、図2には、1次積層体33および34は、1個の積層型セラミック電子部品1のためのものとして図示されたが、前述したように、実際には、これら1次積層体33および34は、マザーの状態で取扱われることが多い。
【0061】
また、拘束用セラミックグリーンシート32がコーティングされた低温焼結セラミックグリーンシート31を積層するにあたっては、必要に応じて、その向きが反転されることがある。
【0062】
また、1次積層体33および34を得るため、セラミックグリーンシート31および32を金型で打ち抜いてから積層しても、積層してから金型で打ち抜いてもよい。
【0063】
次に、図2に示すように、1次積層体34の上面の所定の位置に、たとえばスクリーン印刷を用いて電極パッド18が形成される。そして、これら電極パッド18上に置かれるように、内蔵素子14および15が実装される。この実装に際しては、通常の焼成後の配線基板上に部品実装を行なうための自動機を用いることができる。
【0064】
内蔵素子14および15の実装後、たとえば100℃の温度で20分間熱処理され、それによって、内蔵素子14および15が仮固定される。このように、電極パッド18を構成する導電性ペーストには、内蔵素子14および15を固定する働きが求められるため、通常の導電性ペーストの成分である導電性粒子、揮発性溶剤および熱硬化性樹脂のほかに、接着性成分の添加が必要であり、また、電極パッド18の乾燥による接着力低下を防止するために、不揮発性溶剤を添加することが望ましい。
【0065】
一例として、電極パッド18のための導電性ペーストとして、中心粒径2.0μmのAg−Pd合金粒子を64.0重量部、分子量10000〜50000のエチルセルロース樹脂を3.0重量部、揮発性溶剤としてのジヒドロターピネオールアセテートを18.0重量部、不揮発性溶剤としてのジオクチルフタレートを3.5重量部、および熱硬化性接着剤としての株式会社日本合成加工の商品名「ER2860」を10.9重量部それぞれ混合し、3本ロールミルによって混練したものを用いることができる。
【0066】
次に、1次積層体33と1次積層体34とが積層され、たとえば20MPaの圧力をもってプレスすることにより、図3に示すような予備積層構造物36が得られる。予備積層構造物36には、前述した貫通孔35に由来するものであって、その積層方向での一方端が開口とされた凹部37が設けられている。凹部37は、内部キャビティ10となるべきものであって、その底面12上には、電極パッド18を介して、内蔵素子14および15が、凹部37の開口から突出せずかつ凹部37の側面13には接しない状態で配置されている。なお、内蔵素子14および15は、この段階だけでなく、後述する焼成によって厚み方向の収縮が生じた後でも、凹部37の開口から突出しないような寸法に選ばれる。
【0067】
予備積層構造物36には凹部37が設けられているので、これを得るためのプレス工程では、凹部37側の面とこれをプレスする金型との間にゴムなどの柔らかい素材からなる板を挟んだり、凹部37の開口に対応した位置に開口を有する剛体からなる板を挟んだりするなどの配慮が払われることが好ましい。
【0068】
なお、内蔵素子14および15を実装する工程は、1次積層体33および34を積層し、予備積層構造物36の状態にしてから実施するようにしてもよい。
【0069】
次に、図3に示すように、予備積層構造物36の凹部37内に流動物としての流動性樹脂38が導入され、それによって、内蔵素子14および15の周囲に流動性樹脂38が充填される。この流動性樹脂38は、低温焼結セラミック材料の焼結温度で焼失し得るものである。
【0070】
上述の流動性樹脂38は、凹部37に注入する際には、100Pa・s以下の粘度であり、注入後には、速やかに500Pa・s以上の粘度となるものであることが好ましい。このような粘度変化をもたらす樹脂としては、いくつか存在し、加熱による樹脂の架橋や重合によって粘度が上昇する熱硬化性樹脂や、充填後の冷却によって粘度が上昇する熱可塑性樹脂、あるいは充填後に溶剤が揮発して粘度が上昇する樹脂ペーストを好適に用いることができる。
【0071】
ただし、充填後の樹脂には、ある程度の流動性が保たれている必要があり、その粘度が10000Pa・sを上回らないことが好ましい。なぜなら、充填後において、流動性樹脂38が流動性を失うと、後の工程において、内蔵素子14および15が破壊または変形されることがあるからである。流動性樹脂38が流動性を保っていると、内蔵素子14および15にかかる圧力は、局所的に集中することなく均一な圧力になるため、内蔵素子14および15の変形や破壊が生じにくい。
【0072】
流動性樹脂38の凹部37への導入方法としては、たとえば、適量の流動性樹脂38を自動注型器のノズルを通して凹部37内に注入する方式や、凹部37の位置に対応した開口を有するマスクを予備積層構造物36に密着させ、マスク上に流動性樹脂38を塗り広げることにより、流動性樹脂38を凹部37内に導入する方式を採用することができる。
【0073】
一例として、流動性樹脂38として、株式会社日本合成加工の商品名「ER6662FA/B」を使用し、これを自動注型器により凹部37内に注入し、90℃の温度で20分間熱処理して半硬化させることにより、流動性樹脂38の充填を完了させることができる。
【0074】
他方、図4に示すように、多層セラミック基板2の内部キャビティ10より上の部分に対応する第2の予備積層構造物39が、予備積層構造物36と実質的に同様の方法によって作製される。
【0075】
次に、図3に示した予備積層構造物36上に、図4に示した第2の予備積層構造物39が積層され、次いでプレスされることによって、図5に示すようなセラミックグリーンシート積層構造物40が作製される。セラミックグリーンシート積層構造物40は、多層セラミック基板2に対応するもので、流動性樹脂38が充填された凹部37は、第2の予備積層構造物39によって覆われた状態となり、それによって、内部キャビティ10が形成される。
【0076】
セラミックグリーンシート積層構造物40を得るための上述したプレス工程では、たとえば80MPaの圧力が適用される。このとき、内部キャビティ10に充填された流動性樹脂38の内圧が上昇し、また、流動性樹脂38はある程度の流動性を保っているので、内蔵素子14および15の、内部キャビティ10の底面12に対する固定強度が高められる。
【0077】
また、流動性樹脂38は、プレス工程において、内部キャビティ10がつぶされることを防止する。
【0078】
次に、図5に示したセラミックグリーンシート積層構造物40を得るまでの工程がマザーの状態で実施される場合、必要に応じて、マザー状態のセラミックグリーンシート積層構造物に、後で実施される分割を容易にするための溝を形成する工程が実施される。
【0079】
次に、セラミックグリーンシート積層構造物40は、脱バインダ工程に付された後、たとえば空気中において、低温焼結セラミック材料が焼結する温度、たとえば970℃の温度で焼成され、それによって、図1に示した多層セラミック基板2が得られる。この焼成工程の結果、低温焼結セラミックグリーンシート31が焼結し、低温焼結セラミック層3となり、また、拘束用セラミックグリーンシート32は、拘束用セラミック層4となる。また、ビアホール導体5、面内配線導体6〜8および外部配線導体9を与える導電性ペーストが焼結し、これら導体5〜9が導電性ペーストの焼結体によって構成される。さらに、電極パッド18が焼結し、内蔵素子14および15の、電極パッド18を介しての電気的接続が達成される。また、内部キャビティ10から流動性樹脂38が焼失する。
【0080】
また、焼成工程において、拘束用セラミックグリーンシート32に含まれる収縮抑制用無機材料は実質的に焼結しないため、拘束用セラミックグリーンシート32ないしは拘束用セラミック層4では実質的な収縮が生じない。そのため、拘束用セラミックグリーンシート32による収縮抑制作用が、低温焼結セラミックグリーンシート31に及ぼされる。その結果、低温焼結セラミックグリーンシート31は、厚み方向にのみ実質的収縮し、その主面方向への収縮が抑制される。したがって、図1に示した焼結後の多層セラミック基板2の面方向の寸法精度を高くすることができ、ビアホール導体5、面内配線導体6〜8および外部配線導体9によって与えられる配線の高密度化を高い信頼性をもって図ることができる。
【0081】
拘束用セラミックグリーンシート32に由来する拘束用セラミック層4は、図1に示す製品としての積層型セラミック電子部品1に残されるものである。したがって、拘束用セラミックグリーンシート32の厚みは比較的薄くされ、それによって、焼成工程を終えた時点では、低温焼結セラミックグリーンシート31に含まれる材料の浸透によって緻密化されかつ固化された状態となり、この状態をもって拘束用セラミック層4が与えられる。
【0082】
次に、外部配線導体7〜9上にめっき処理が施され、図1に示すように、電子部品20、23および24が実装され、次いで、封止用樹脂20が外部キャビティ19内に充填される。そして、マザーの状態で多層セラミック基板2が作製される場合には、複数個の多層セラミック基板2を取り出すための分割工程が実施される。
【0083】
このようにして、図1に示す積層型セラミック電子部品1が得られる。
【0084】
なお、図示した実施形態では、内部キャビティ10が多層セラミック基板2の1箇所だけに設けられたが、必要に応じて、複数箇所に分布するように内部キャビティが設けられてもよい。また、図1に示した多層セラミック基板2は、外部キャビティ19を有していたが、このような外部キャビティがないものであってもよい。
【0085】
図6および図7は、この発明の第2の実施形態を説明するためのもので、図6は図3に対応し、図7は図1に対応している。図6および図7において、図1ないし図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0086】
図6に示した予備積層構造物36aには、凹部37に連通し、かつ外部に通じる通気孔41が設けられている。通気孔41は、図2に示した1次積層体34に対応する構造物において、貫通孔として形成されるものである。
【0087】
凹部37に流動性樹脂38が充填されるとき、この流動性樹脂38は、通気孔41の少なくとも一部を埋めるように付与されても、通気孔41には達しないように付与されてもよい。
【0088】
このような予備積層構造物36aを用いて、図5に示したセラミックグリーンシート積層構造物40に対応する構造物を作製した上で、脱バインダ工程および焼成工程が実施されるとき、流動性樹脂38の分解によって生じるガスは、通気孔41を通して外部に円滑に排出されることができる。
【0089】
図7には、この第2の実施形態による積層型セラミック電子部品1aが示されている。図7に示すように、積層型セラミック電子部品1aに備える多層セラミック基板2には、上述した通気孔41が残されているので、この通気孔41を通して、封止用樹脂42を内部キャビティ10内に導入することができる。この場合、封止用樹脂42としては、熱硬化性樹脂を用いることが好ましい。
【0090】
図1に示すように、内部キャビティ10に封止用樹脂が充填されない場合であって、内部キャビティ10が多層セラミック基板2において大きな体積を占める場合、または内部キャビティ10の周囲の壁が比較的薄い場合には、内部キャビティ10内の空間と外界との気圧差によって、多層セラミック基板2の破壊が生じることがある。たとえば、電子部品23および24を搭載する際の加熱処理によって、内部キャビティ10の内圧が高まって、多層セラミック基板2の一部が破裂することがある。
【0091】
これに対して、図7に示すように、内部キャビティ10が封止用樹脂42によって充填されると、上述した気圧差が生じ得ないので、この気圧差に起因する問題を有利に回避することができる。
【0092】
また、図1に示した積層型セラミック電子部品1のように、多層セラミック基板2における内部キャビティ10の存在は、多層セラミック基板2の機械的強度が実際の使用条件に耐え得ない状況をもたらすことがある。近年の移動体通信市場における使用環境は年々厳しくなっており、特に落下衝撃に対する耐久性が非常に重要な要素となっている。この点においても、図7に示すように、内部キャビティ10に封止用樹脂42を充填すれば、機械的強度を高めることができるので有効である。
【0093】
また、通気孔41が設けられても、内蔵素子14および15は、封止用樹脂42によって封止された状態とすることができるので、内蔵素子14および15に対する耐環境性を維持することができる。
【0094】
なお、通気孔41が設けられる位置および数は、任意に変更することができる。
【0095】
図8および図9は、この発明の第3の実施形態を説明するためのもので、図8は図4に対応する図であって、図9は図1に対応する図である。図8および図9において、図1ないし図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0096】
図8に示すように、第2の予備積層構造物39aには、外部キャビティ19に連通する通気孔43が設けられている。この通気孔43は、図9に示した積層型セラミック電子部品1bが得られたとき、内部キャビティ10にも連通する。
【0097】
この第3の実施形態では、外部キャビティ19に封止用樹脂22が導入されると、この封止用樹脂22は、通気孔43を通して、内部キャビティ10にも導入される。したがって、封止用樹脂22は、外部キャビティ19、通気孔43および内部キャビティ10のすべてに充填される。
【0098】
この第3の実施形態によれば、前述の第2の実施形態の場合と実質的に同様の効果が奏されるとともに、内部キャビティ10および外部キャビティ19の各々への封止用樹脂22の充填工程を同時に行なうことができるという効果が奏される。
【0099】
なお、封止用樹脂22を充填する前に、面内配線導体7および8ならびに外部配線導体9に対してめっき処理が施されるとき、めっき液が通気孔43を通して内部キャビティ10内に入ることがある。したがって、この実施形態の場合には、内蔵素子14および15がめっき処理に耐え得ること、およびめっき析出によって端子電極16間、端子電極17間および電極パッド18間で短絡が生じないことを確認する必要がある。
【0100】
また、通気孔43の位置および数は、内部キャビティ10および外部キャビティ19に連通する限り、任意に変更することができる。
【0101】
図10ないし図13は、この発明の第4の実施形態を説明するためのものである。ここで、図10は、積層型セラミック電子部品51を示す断面図であり、図11ないし図13は、図10に示した積層型セラミック電子部品51を製造するために実施される工程を説明するためのものである。
【0102】
図10に示すように、積層型セラミック電子部品51は、多層セラミック基板52を備えている。多層セラミック基板52は、低温焼結セラミック材料を含む複数層の低温焼結セラミック層53が積層された構造を有している。この多層セラミック基板52は、拘束用セラミック層を備えていない。
【0103】
多層セラミック基板52の内部には、いくつかのビアホール導体54が特定の低温焼結セラミック層53を厚み方向に貫通するように設けられ、かついくつかの面内配線導体55が特定の低温焼結セラミック層53の主面に沿って設けられている。
【0104】
また、多層セラミック基板52の図による上方の主面上には、いくつかの面内配線導体56が設けられ、図による下方に向く主面上には、いくつかの外部配線導体57が設けられている。
【0105】
また、多層セラミック基板52の積層方向での中間部には、内部キャビティ58が設けられている。内部キャビティ58は、相対向する上面59および底面60ならびに上面59および底面60間を連結する側面61によって規定される。
【0106】
内部キャビティ58の底面60上には、内蔵素子62および63が内部キャビティ58の上面59および側面61には接しない状態で実装されている。内蔵素子62および63は、低温焼結セラミック材料の焼結温度より高い温度で焼成されたものである。
【0107】
一例として、内蔵素子62は、平面寸法が3.0mm×2.0mmでありかつ高さ方向寸法が0.6mmのアイソレータであり、他方、内蔵素子63は、平面寸法が1.2mm×0.9mmでありかつ高さ方向寸法が0.5mmのカプラである。
【0108】
内蔵素子62は、図示しないが、その下面上に複数個の端子電極を形成している。端子電極は、たとえばCu系導電性ペーストをもって形成され、内蔵素子62は、この導電性ペーストとともに1200℃の温度で焼成されて得られたものである。
【0109】
内蔵素子63は、図示しないが、その両端面上に端子電極をそれぞれ形成している。端子電極は、たとえばNi系導電性ペーストをもって形成され、内蔵素子63は、この導電性ペーストとともに1150℃の温度で焼成されて得られたものである。
【0110】
これら内蔵素子62および63の端子電極には、めっき処理が施されてもよいが、代わりに、有機系の防錆膜がコーティングされてもよい。
【0111】
内蔵素子62の端子電極は、特定のビアホール導体54の端面に対して、また、内蔵素子63の端子電極は、特定の面内配線導体55に対して、それぞれ、電極パッド64を介して電気的に接続されかつ機械的に固定されている。
【0112】
多層セラミック基板52の、図10による下方に向く主面上には、たとえば表面実装部品としての電子部品65および66が搭載されている。これら電子部品65および66は、外部配線導体57に対して、たとえば、半田67を介して実装される。
【0113】
次に、図10に示すような積層型セラミック電子部品51の製造方法について、図11ないし図13を参照して説明する。
【0114】
図11ないし図13に示すように、複数枚の低温焼結セラミックグリーンシート71が用意される。低温焼結セラミックグリーンシート71は、焼成後において、低温焼結セラミック層53となるもので、低温焼結セラミック材料として、たとえばAl2 O3 −ホウ珪酸ガラスを含んでいる。
【0115】
低温焼結セラミックグリーンシート71の特定のものには、ビアホール導体54、ならびに面内配線導体55、56および57がそれぞれ形成される。これら導体54〜57は、たとえば、Cu系導電性ペーストをもって形成される。
【0116】
次に、複数枚の低温焼結セラミクグリーンシート71を積層し、たとえば12MPaの圧力をもって積層方向にプレスすることにより、図11に示すような2個の1次積層体72および73が作製される。これら1次積層体72および73の作製方法は、前述した1次積層体33および34の作製方法と実質的に同様である。
【0117】
一方の1次積層体72には、貫通孔74が設けられる。貫通孔74は、内部キャビティ58を与えるためのものである。
【0118】
他方の1次積層体73の上方に向く主面上であって、ビアホール導体54の端面および面内配線導体55上には、電極パッド64が形成される。電極パッド64の形成には、前述したスリーン印刷のような印刷法が適用されてもよいが、この実施形態では、転写法が適用される。転写法が適用されるとき、たとえば、ポリビニル系の樹脂フィルム上に電極パッド64を印刷し、この電極パッド64が1次積層体73の主面に接するように樹脂フィルムを配置し、10MPaの圧力を加えて電極パッド64を1次積層体73に転写し、その後、樹脂フィルムを剥がすという方法を適用することができる。なお、電極パッド64の転写は、1次積層体73の作製工程中に実施してもよい。
【0119】
一例として、電極パッド64を与える導電性ペーストとしては、中心粒径2.0μmのCu粒子を68.2重量部、分子量10000〜50000のエチルセルロース樹脂を3.4重量部、揮発性溶剤としてのジヒドロターピネオールアセテートを16.9重量部、不揮発性溶剤としてのジオクチルフタレートを3.4重量部、および熱硬化性接着剤としての株式会社日本合成加工の商品名「ER2860」を9.1重量それぞれ混合し、3本ロールミルによって混練して得られたものを用いることができる。
【0120】
次に、図11に示すように、電極パッド64上に内蔵素子62および63が置かれ、たとえば、100℃の温度で20分間熱処理することにより、内蔵素子62および63が1次積層体73に対して仮固定される。
【0121】
次に、1次積層体72および73が積層され、たとえば12MPaの圧力をもってプレスされることによって、図12に示すような予備積層構造物75が得られる。このプレス工程では、前述の第1の実施形態の場合に適用された方法と実質的に同じ方法を適用することができる。予備積層構造物75には、前述した貫通孔74によって与えられた凹部76が設けられる。凹部76は、予備積層構造物75の積層方向での一方端が開口とされている。
【0122】
このようにして得られた予備積層構造物75において、凹部76は前述した内部キャビティ58となるべきものであって、内蔵素子62および63は、凹部76の底面60上に電極パッド64を介して実装され、このとき、内蔵素子62および63は、凹部76の開口から突出せずかつ凹部76の側面61には接しない状態とされている。なお、この実施形態の場合においても、内蔵素子62および63は、この段階だけでなく、焼成によって厚み方向の収縮が生じた後でも、凹部76の開口から突出しないような寸法に選ばれる。
【0123】
なお、図12に示した予備積層構造物75の作製方法に関して、次のような変形例もあり得る。
【0124】
第1に、1次積層体72および73の積層を終え、凹部76を形成してから、内蔵素子62および63を電極パッド64上に実装する方法がある。
【0125】
第2に、1次積層体73上に、低温焼結セラミックグリーンシート71を積層しプレスすることを繰り返し、予備積層構造物75を作製する方法がある。この場合においても、内蔵素子62および63の実装は、1次積層体73上に低温焼結セラミックグリーンシート71を積層する前に実施されても、あるいは、1次積層体73上に所定枚数の低温焼結セラミックグリーンシート71を積層した後に実施されてもよい。
【0126】
次に、予備積層構造物75の凹部76内に、流動物としての流動性樹脂77が充填される。この流動性樹脂77としては、前述した流動性樹脂38の場合と実質的に同様のものを用いることができ、同様の方法によって充填することができる。
【0127】
次に、図13に示すようなセラミックグリーンシート積層構造物78が、以下のような工程を経て作製される。
【0128】
まず、予備積層構造物75の、流動性樹脂77が充填された凹部76を覆うように、複数枚の低温焼結セラミックグリーンシート71を予め積層して得られた第2の予備積層構造物79が積層される。この場合において、複数枚の低温焼結セラミックグリーンシート71を予め積層した第2の予備積層構造物79を積層するのではなく、低温焼結セラミックグリーンシート71を1枚ずつ積層するようにしてもよい。また、凹部76を覆うように積層される低温焼結セラミックグリーンシート71は、単に1枚だけであってもよい。
【0129】
次に、低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含む拘束用セラミックグリーンシート80が、上述のようにして得られた予備積層構造物75および79を上下から挟むように積層される。このとき、拘束用セラミックグリーンシート80の厚みおよび枚数は、必要とする収縮抑制作用に応じて調整される。拘束用セラミックグリーンシート80に含まれる収縮抑制用無機材料としては、たとえばAl2 O3 が用いられる。
【0130】
次に、図13に示したセラミックグリーンシート積層構造物78は、たとえば80MPaの圧力をもって積層方向にプレスされる。このプレス時において、流動性樹脂77が及ぼす作用は、前述した流動性樹脂38の場合と実質的に同じである。
【0131】
このようにして得られたセラミックグリーンシート積層構造物78がマザーの状態にあるときには、後で実施される分割を容易にするための溝が、セラミックグリーンシート積層構造物78に形成される。
【0132】
次に、セラミックグリーンシート積層構造物78は、脱バインダ処理され、次いで、低温焼結セラミック材料が焼結する温度条件下で焼成される。このとき、脱バインダおよび焼成工程は、還元性雰囲気中で実施することが好ましく、焼成温度は、たとえば920℃に選ばれる。
【0133】
上述した焼成工程において、拘束用セラミックグリーンシート80に含まれる収縮抑制用無機材料は実質的焼結しないため、拘束用セラミックグリーンシート80には実質的な収縮が生じない。したがって、拘束用セラミックグリーンシート80による収縮抑制作用が、予備積層構造物75および79に及ぼされ、これら予備積層構造物75および79にあっては、焼成工程において、厚み方向にのみ収縮が生じ、主面方向への収縮は実質的に生じないようにすることができる。
【0134】
また、内部キャビティ58に充填されていた流動性樹脂77は、焼成工程において、焼失する。
【0135】
拘束用セラミックグリーンシート80に含まれていた収縮抑制用無機材料は、焼成工程を終えた段階でも焼結していないため、焼成工程の後、拘束用セラミックグリーンシート80に由来する拘束用セラミック層は容易に除去されることができる。このように拘束用セラミック層を除去することによって、図10に示した多層セラミック基板52が取り出される。
【0136】
次に、多層セラミック基板52の面内配線導体56および57に対してめっき処理を施し、電子部品65および66を搭載する工程等が実施される。そして、多層セラミック基板52がマザーの状態にあるときには、前述した溝に沿う分割が実施され、それによって、図10に示すような積層型セラミック電子部品51が得られる。
【0137】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【0138】
たとえば、第1ないし第3の実施形態における低温焼結セラミックグリーンシート31および拘束用セラミックグリーンシート32の数や配置、あるいは、第4の実施形態における低温焼結セラミックグリーンシート71の数については、得ようとする積層型セラミック電子部品の設計に応じて任意に変更することができる。
【0139】
また、各実施形態において、ビアホール導体5および54、面内配線導体6〜8および55〜57ならびに外部配線導体9のそれぞれの数、位置、形状および大きさ等についても、得ようとする積層型セラミック電子部品の設計に応じて任意に変更することができる。
【0140】
【発明の効果】
以上のように、この発明に係る積層型セラミック電子部品の製造方法によれば、複数枚の低温焼結セラミックグリーンシートが積層された構造を有し、その積層方向での一方端が開口とされた凹部が設けられ、かつ凹部の底面上に電極パッドを介して内蔵素子が凹部の開口から突出せずかつ凹部の側面には接しない状態で実装された、予備積層構造物を作製し、凹部内に流動物を充填し、流動物が充填された凹部を覆うように低温焼結セラミックグリーンシートを予備積層構造物上に積層し、かつ積層方向にプレスし、それによって、凹部からなる内部キャビティが形成された、セラミックグリーンシート積層構造物を作製し、このセラミックグリーンシート積層構造物を焼成するようにしているので、内蔵素子の電気的接続および機械的固定の信頼性を高めながら、プレス工程での内部キャビティの不所望な変形を防止することができるとともに、焼成工程での収縮挙動の不一致に起因する断線や破壊の問題を解決することができる。
【0141】
また、セラミックグリーンシート積層構造物は、低温焼結セラミックグリーンシートの主面に接するように配置された拘束用セラミックグリーンシートを備え、焼成工程は、拘束用セラミックグリーンシートによる収縮抑制作用を低温焼結セラミックグリーンシートに及ぼしながら、低温焼結セラミックグリーンシートに含まれる低温焼結セラミック材料が焼結する温度下で実施されるので、得られた積層型セラミック電子部品に備える多層セラミック基板において不均一な変形を生じさせにくくすることができ、多層セラミック基板の寸法精度を高くすることができる。したがって、多層セラミック基板において、ビアホール導体や面内配線導体による配線の高密度化を高い信頼性をもって達成することができる。
【0142】
また、この発明によれば、積層型セラミック電子部品において必要とする素子のうち、焼成温度に耐え得るものについては、内部キャビティ内に実装することができるので、多層セラミック基板の外表面上には、たとえば弾性表面波素子や半導体素子のような耐熱性に乏しい素子を主として実装すればよいことになるので、多層セラミック基板の外部に露出する素子の数を少なくすることができ、したがって、積層型セラミック電子部品の小型化に貢献させることができる。
【0143】
この発明において、内蔵素子を実装するために用いられる電極パッドが、熱硬化性接着剤および不揮発性溶剤を含んでいると、焼成工程が実施されるまでの間、高い信頼性をもって、内蔵素子を所定の位置に固定しておくことができる。
【0144】
また、この発明において、内部キャビティに連通しかつ外部に通じる通気孔が設けられていると、流動物として流動性樹脂を用いる場合、焼成工程において生じる流動性樹脂の分解ガスを速やかに排気することができるとともに、焼成工程の後、通気孔を通して封止用樹脂を内部キャビティに導入することが可能になる。その結果、積層型セラミック電子部品に備える多層基板の機械的強度を高めることができるとともに、内蔵素子に対する耐環境性を低下させることを防止できる。
【0145】
上述の場合において、多層セラミック基板の積層方向での少なくとも一方の端部に、外部に向く開口を有する外部キャビティが設けられ、通気孔が、内部キャビティと外部キャビティとを互いに連通させるように設けられていると、外部キャビティに封止用樹脂を導入したとき、同時に内部キャビティへも封止用樹脂を導入することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態に係る積層型セラミック電子部品1を示す断面図である。
【図2】図1に示した積層型セラミック電子部品1に備える多層セラミック基板2を製造するために作製される1次積層体33および34を互いに分離した状態で示す断面図である。
【図3】図2に示した1次積層体33および34を積層して得られた予備積層構造物36を示す断面図である。
【図4】図1に示した積層型セラミック電子部品1に備える多層セラミック基板2を製造するために作製される第2の予備積層構造物39を示す断面図である。
【図5】図3および図4にそれぞれ示した予備積層構造物36および39を積層して得られたセラミックグリーンシート積層構造物40を示す断面図である。
【図6】この発明の第2の実施形態を説明するための図3に相当する図である。
【図7】この発明の第2の実施形態を説明するための図1に相当する図である。
【図8】この発明の第3の実施形態を説明するための図4に相当する図である。
【図9】この発明の第3の実施形態を説明するための図1に相当する図である。
【図10】この発明の第4の実施形態に係る積層型セラミック電子部品51を示す断面図である。
【図11】図10に示した積層型セラミック電子部品51に備える多層セラミック基板52を製造するために作製される1次積層体72および73を互いに分離した状態で示す断面図である。
【図12】図11に示した1次積層体72および73を積層して得られた予備積層構造物75を示す断面図ある。
【図13】図12に示した予備積層構造物75を用いて製造されたセラミックグリーンシート積層構造物78を示す断面図である。
【符号の説明】
1,1a,1b,51 積層型セラミック電子部品
2,52 多層セラミック基板
3,53 低温焼結セラミック層
4 拘束用セラミック層
5,54 ビアホール導体
6,55 面内配線導体
10,58 内部キャビティ
11,51 上面
12,60 底面
13,61 側面
14,15,62,63 内蔵素子
18,64 電極パッド
19 外部キャビティ
22,42 封止用樹脂
31,71 低温焼結セラミックグリーンシート
32,80 拘束用セラミックグリーンシート
36,36,36a,75 予備積層構造物
37,76 凹部
38,77 流動性樹脂
40,78 セラミックグリーンシート積層構造物
41,43 通気孔[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer ceramic electronic component having a multilayer ceramic substrate and a method of manufacturing the same, and more particularly to a multilayer ceramic electronic component having a multilayer ceramic substrate having an internal cavity in which a built-in element is mounted, a method of manufacturing the same, and a method of manufacturing the same. TECHNICAL FIELD The present invention relates to a ceramic green sheet laminated structure manufactured for manufacturing a molded ceramic electronic component.
[0002]
[Prior art]
A technique of interest to this invention is described in Japanese Patent Application Laid-Open No. 61-288498 (Patent Document 1).
[0003]
[0004]
[Patent Document 1]
JP-A-61-288498
[0005]
[Problems to be solved by the invention]
However, the one described in
[0006]
First, in a firing step for obtaining a multilayer ceramic substrate, a ceramic green sheet laminated structure as a raw multilayer ceramic substrate is fired. At this time, an internal cavity provided in the ceramic green sheet laminated structure is formed. Has a built-in element after firing. In this firing step, the dimensions of the ceramic green sheet laminated structure change relatively largely due to shrinkage due to sintering, whereas the dimensions of the already sintered internal elements are substantially changed. Not in As a result, when the firing step is completed, undesired disconnection or destruction may occur at the joint between the built-in element and the multilayer ceramic substrate, or the built-in element may be broken.
[0007]
In order to solve the above-mentioned problem, it is effective to form a gap between the inner wall of the internal cavity provided in the ceramic green sheet laminated structure and the built-in element. However, before the firing step, the ceramic green sheet laminated structure is pressed in the laminating direction, so that the above-mentioned gap is easily crushed, and therefore, the ceramic green sheet laminated structure may be undesirably deformed. Such deformation remains on the multilayer ceramic substrate after firing, and is likely to lead to poor characteristics and poor appearance.
[0008]
On the other hand, if the dimensions of the built-in element are made to match the dimensions of the internal cavity, the above-mentioned problem can be avoided. In this case, however, not only the work of inserting the built-in element into the internal cavity becomes difficult, but also Problems due to the mismatch in shrinkage behavior in the fired firing process.
[0009]
Accordingly, an object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component and a multilayer ceramic electronic component manufactured by the method, which can solve the above-described problems.
[0010]
Another object of the present invention is to provide a ceramic green sheet laminated structure manufactured for manufacturing the above-mentioned laminated ceramic electronic component.
[0011]
[Means for Solving the Problems]
The present invention is first directed to a method for manufacturing a multilayer ceramic electronic component.
[0012]
The method for manufacturing a multilayer ceramic electronic component according to the present invention has a structure in which a plurality of low-temperature sintered ceramic green sheets including a low-temperature sintered ceramic material are laminated, and the via-hole conductor has a specific low-temperature sintered ceramic green sheet. Are provided so as to penetrate in the thickness direction, and the in-plane wiring conductor is provided along the main surface of the specific low-temperature sintered ceramic green sheet, and further, a concave portion having one end opened in the laminating direction is provided. A first step of producing a pre-laminated structure in which the internal element is mounted on the bottom surface of the concave portion via the electrode pad without projecting from the opening of the concave portion and not in contact with the side surface of the concave portion; And a second step of filling the recess with a fluid.
[0013]
Further, the method for manufacturing a multilayer ceramic electronic component includes the step of forming at least one low-temperature sintered ceramic green sheet containing a low-temperature sintered ceramic material so as to cover the concave portion filled with the fluid as described above. A third step of laminating on top and pressing in the laminating direction, thereby producing a ceramic green sheet laminated structure in which an internal cavity composed of a recess is formed, and firing the ceramic green sheet laminated structure , A fourth step.
[0014]
Further, the ceramic green sheet laminated structure is disposed so as to be in contact with a main surface of at least one low-temperature sintered ceramic green sheet and includes a shrinkage suppressing inorganic material that does not sinter at the sintering temperature of the low-temperature sintered ceramic material. The fourth step is performed under a temperature condition at which the low-temperature sintered ceramic material sinters while exerting the shrinkage-suppressing action of the constraining ceramic green sheet on the low-temperature sintered ceramic green sheet. You.
[0015]
The above-mentioned electrode pad preferably contains conductive metal particles, a volatile solvent and a thermosetting resin, more preferably, the thermosetting resin contains a thermosetting adhesive, and the electrode pad is a non-volatile solvent. Further included.
[0016]
In the above case, it is preferable that the first step includes a step of fixing the built-in element on the bottom surface of the concave portion by curing a thermosetting resin included in the electrode pad.
[0017]
In the third step, the fixing strength of the built-in element to the bottom surface of the internal cavity is increased due to an increase in the internal pressure of the fluid, and in the fourth step, the electrical connection of the built-in element via the electrode pad is made. Is preferably achieved.
[0018]
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, the fluid is preferably made of a fluid resin that can be burned off at the sintering temperature of the low-temperature sintered ceramic material. In this case, in the fourth step, the fluid is burned off from the internal cavity.
[0019]
In the method for manufacturing a laminated ceramic electronic component according to the present invention, the ceramic green sheet laminated structure has a ventilation hole that communicates with the internal cavity and communicates with the outside. A step of introducing the sealing resin through the pores may be further performed.
[0020]
Regarding the arrangement of the constraining ceramic green sheets in the ceramic green sheet laminated structure, the first embodiment in which the constraining ceramic green sheets are arranged between the low-temperature sintered ceramic green sheets, and the constraining ceramic green sheets being laminated with the ceramic green sheets There is a second embodiment which is disposed at both ends in the stacking direction of the structure. In addition, about these 1st and 2nd embodiments, either one may be implemented or both may be implemented simultaneously.
[0021]
In the case of the first embodiment, in the fourth step, the constraining ceramic green sheet is densified and solidified by the infiltration of the material contained in the low-temperature sintered ceramic green sheet. Therefore, the constraining ceramic layer derived from the constraining ceramic green sheet remains in the laminated ceramic electronic component as a product.
[0022]
In the case of the second embodiment, after the fourth step, the constraining ceramic layers derived from the constraining ceramic green sheets are usually removed.
[0023]
The present invention is also directed to a multilayer ceramic electronic component. This multilayer ceramic electronic component can be manufactured by the manufacturing method as described above.
[0024]
A multilayer ceramic electronic component according to the present invention is arranged such that a plurality of low-temperature sintered ceramic layers including a low-temperature sintered ceramic material and at least one low-temperature sintered ceramic layer are in contact with a main surface of the low-temperature sintered ceramic layer. It has a structure in which a ceramic layer for restraint containing an inorganic material for suppressing shrinkage that does not sinter at the sintering temperature of the ceramic material is laminated, and a via-hole conductor is provided so as to penetrate a specific low-temperature sintered ceramic layer in the thickness direction. And a multi-layer ceramic substrate provided with in-plane wiring conductors along a main surface of a specific low-temperature sintered ceramic layer.
[0025]
In the middle part of the above-mentioned multilayer ceramic substrate in the laminating direction, an internal cavity is provided, which is defined by opposing top and bottom surfaces and side surfaces connecting the top and bottom surfaces. The internal element fired at a temperature higher than the sintering temperature of the sintered ceramic material is mounted without being in contact with the upper surface and side surfaces of the internal cavity.
[0026]
The above-described internal element is, for example, one of a capacitor, an inductor, an isolator, a resistor, a coupler, and a balun.
[0027]
The multilayer ceramic electronic component according to the present invention may have a ventilation hole communicating with the internal cavity and communicating with the outside. Further, at least one end of the multilayer ceramic substrate in the laminating direction is provided with an external cavity having an opening facing the outside, and the above-mentioned ventilation hole is provided so as to allow the internal cavity and the external cavity to communicate with each other. Is also good. In these cases, it is preferable that the internal cavity be filled with a sealing resin introduced through the vent hole.
[0028]
The present invention is further directed to a ceramic green sheet laminated structure manufactured for manufacturing the above-mentioned laminated ceramic electronic component.
[0029]
The ceramic green sheet laminated structure according to the present invention is arranged so as to be in contact with a plurality of low-temperature sintered ceramic green sheets including a low-temperature sintered ceramic material, and at least one low-temperature sintered ceramic green sheet. It has a structure in which ceramic green sheets for restraint that contain inorganic material for shrinkage that do not sinter at the sintering temperature of the low-temperature sintered ceramic material are laminated, and the via-hole conductor moves the specific low-temperature sintered ceramic green sheet in the thickness direction. The ceramic green sheet laminated structure is provided so as to penetrate, and the in-plane wiring conductor is provided along a main surface of a specific low-temperature sintered ceramic green sheet.
[0030]
An intermediate cavity defined by opposing top and bottom surfaces and side surfaces connecting the top and bottom surfaces is provided at an intermediate portion of the above-described ceramic green sheet laminated structure in the laminating direction. On the bottom surface of the internal cavity, the built-in element is mounted without being in contact with the top and side surfaces of the cavity, and the internal cavity is filled with a fluid.
[0031]
Preferably, the above-mentioned internal element is a ceramic electronic component fired at a temperature higher than the sintering temperature of the low-temperature sintered ceramic material. The internal element is, for example, one of a capacitor, an inductor, an isolator, a resistor, a coupler, and a balun.
[0032]
The fluid preferably comprises a fluid resin that can be burned off at the sintering temperature of the low-temperature sintered ceramic material.
[0033]
In the ceramic green sheet laminated structure according to the present invention, it is preferable that the ceramic green sheet has a ventilation hole communicating with the internal cavity and communicating with the outside.
[0034]
The constraining ceramic green sheets may be disposed between the low-temperature sintered ceramic free sheets, or may be disposed at both ends in the laminating direction of the ceramic green sheet laminated structure.
[0035]
The present invention is also directed to a laminated ceramic electronic component obtained by firing the above-described ceramic green sheet laminated structure according to the present invention at a sintering temperature of a low-temperature sintered ceramic material.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
1 to 5 illustrate a first embodiment of the present invention. Here, FIG. 1 is a cross-sectional view showing the multilayer ceramic
[0037]
In FIG. 1, the multilayer ceramic
[0038]
Referring to FIG. 1, a multilayer ceramic
[0039]
In this embodiment, two types of low-temperature sintered
[0040]
Several via-
[0041]
Further, several in-
[0042]
Further, some in-plane wiring conductors 7 are provided on one main surface of the multilayer
[0043]
The via-
[0044]
An
[0045]
On the
[0046]
More specifically, one built-in
[0047]
For example, the built-in
[0048]
[0049]
The thickness of the wall surrounding the
[0050]
The built-in
[0051]
At one end of the multilayer
[0052]
[0053]
Next, a method of manufacturing the multilayer ceramic
[0054]
As shown in FIGS. 2 to 5, a plurality of low-temperature sintered ceramic
[0055]
Further, a constraining ceramic
[0056]
Next, the low-temperature sintered ceramic
[0057]
As the conductive component contained in the conductive paste described above, Ag, Cu, or an Ag-Pd alloy having a relatively high electric conductivity is preferably used. In this embodiment, as described above, the Ag-Pd alloy is advantageously used because the built-in
[0058]
Next, the low-temperature sintered ceramic
[0059]
The primary
[0060]
Although the
[0061]
When laminating the low-temperature sintering ceramic
[0062]
Moreover, in order to obtain the primary
[0063]
Next, as shown in FIG. 2, the
[0064]
After mounting the built-in
[0065]
As an example, as a conductive paste for the
[0066]
Next, the primary
[0067]
Since the preliminary
[0068]
The step of mounting the built-in
[0069]
Next, as shown in FIG. 3, a
[0070]
It is preferable that the above-mentioned
[0071]
However, the resin after filling needs to maintain a certain degree of fluidity, and it is preferable that its viscosity does not exceed 10,000 Pa · s. This is because if the
[0072]
As a method of introducing the
[0073]
As an example, as the
[0074]
On the other hand, as shown in FIG. 4, a second
[0075]
Next, the second
[0076]
In the above-described pressing step for obtaining the ceramic green sheet laminated
[0077]
Further, the
[0078]
Next, if the steps up to obtaining the ceramic green sheet laminated
[0079]
Next, the ceramic green sheet laminated
[0080]
In addition, in the firing step, since the inorganic material for suppressing shrinkage contained in the constraining ceramic
[0081]
The constraining
[0082]
Next, plating is performed on the external wiring conductors 7 to 9, and as shown in FIG. 1, the
[0083]
Thus, the multilayer ceramic
[0084]
In the illustrated embodiment, the
[0085]
6 and 7 are views for explaining the second embodiment of the present invention. FIG. 6 corresponds to FIG. 3, and FIG. 7 corresponds to FIG. In FIGS. 6 and 7, elements corresponding to the elements shown in FIGS. 1 to 5 are denoted by the same reference numerals, and redundant description will be omitted.
[0086]
The preliminary
[0087]
When the
[0088]
After the structure corresponding to the ceramic green sheet laminated
[0089]
FIG. 7 shows a multilayer ceramic
[0090]
As shown in FIG. 1, when the sealing resin is not filled in the
[0091]
On the other hand, as shown in FIG. 7, when the
[0092]
Further, as in the multilayer ceramic
[0093]
Further, even if the ventilation holes 41 are provided, the built-in
[0094]
The position and the number of the ventilation holes 41 can be arbitrarily changed.
[0095]
8 and 9 are views for explaining the third embodiment of the present invention. FIG. 8 is a view corresponding to FIG. 4, and FIG. 9 is a view corresponding to FIG. 8 and 9, elements corresponding to the elements shown in FIGS. 1 to 5 are denoted by the same reference numerals, and redundant description will be omitted.
[0096]
As shown in FIG. 8, the second preliminary
[0097]
In the third embodiment, when the sealing
[0098]
According to the third embodiment, substantially the same effects as in the case of the above-described second embodiment can be obtained, and the filling of the sealing
[0099]
When plating treatment is performed on the in-
[0100]
Further, the position and number of the ventilation holes 43 can be arbitrarily changed as long as they communicate with the
[0101]
10 to 13 illustrate a fourth embodiment of the present invention. Here, FIG. 10 is a cross-sectional view showing the multilayer ceramic
[0102]
As shown in FIG. 10, the multilayer ceramic
[0103]
Inside the multilayer
[0104]
Also, some in-
[0105]
Further, an
[0106]
On the
[0107]
As an example, the built-in
[0108]
Although not shown, the built-in
[0109]
Although not shown, the built-in
[0110]
The terminal electrodes of these built-in
[0111]
The terminal electrode of the built-in
[0112]
[0113]
Next, a method of manufacturing the multilayer ceramic
[0114]
As shown in FIGS. 11 to 13, a plurality of low-temperature sintered ceramic
[0115]
In a specific one of the low-temperature sintered ceramic
[0116]
Next, a plurality of low-temperature sintered ceramic
[0117]
One primary
[0118]
An
[0119]
As an example, as a conductive paste for providing the
[0120]
Next, as shown in FIG. 11, built-in
[0121]
Next, the primary
[0122]
In the
[0123]
In addition, regarding the method of manufacturing the preliminary
[0124]
First, there is a method of mounting the built-in
[0125]
Secondly, there is a method in which a low-temperature sintered ceramic
[0126]
Next, a
[0127]
Next, a ceramic green sheet laminated
[0128]
First, a second
[0129]
Next, the constraining ceramic
[0130]
Next, the ceramic green sheet laminated
[0131]
When the ceramic green sheet laminated
[0132]
Next, the ceramic green sheet laminated
[0133]
In the above-described firing step, the inorganic material for suppressing shrinkage contained in the constraining ceramic
[0134]
Further, the
[0135]
Since the shrinkage suppressing inorganic material contained in the constraining ceramic
[0136]
Next, a step of plating the in-
[0137]
Although the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
[0138]
For example, regarding the number and arrangement of the low-temperature sintered ceramic
[0139]
In each embodiment, the number, position, shape, size, and the like of the via-
[0140]
【The invention's effect】
As described above, according to the method for manufacturing a multilayer ceramic electronic component of the present invention, the multilayer ceramic electronic component has a structure in which a plurality of low-temperature sintered ceramic green sheets are stacked, and one end in the stacking direction is an opening. Forming a pre-laminated structure in which the recessed portion is provided, and the built-in element is mounted on the bottom surface of the recessed portion via the electrode pad without protruding from the opening of the recessed portion and not in contact with the side surface of the recessed portion. The low-temperature sintered ceramic green sheet is laminated on the pre-laminate structure so as to cover the concave portion filled with the fluid, and pressed in the laminating direction, thereby forming the internal cavity composed of the concave portion. A ceramic green sheet laminated structure having a ceramic green sheet laminated structure formed thereon is manufactured, and the ceramic green sheet laminated structure is fired. While increasing reliability, it is possible to prevent undesired deformation of the internal cavity in the pressing process, it is possible to solve the problem of breakage or destruction due to mismatch shrinkage behavior in the firing process.
[0141]
Further, the ceramic green sheet laminated structure includes a constraining ceramic green sheet disposed so as to be in contact with the main surface of the low-temperature sintered ceramic green sheet. Since it is carried out at a temperature at which the low-temperature sintered ceramic material contained in the low-temperature sintered ceramic green sheet sinters while affecting the sintered ceramic green sheet, unevenness is obtained in the multilayer ceramic substrate provided in the obtained multilayer ceramic electronic component. It is possible to make it difficult to cause any significant deformation, and to improve the dimensional accuracy of the multilayer ceramic substrate. Therefore, in the multilayer ceramic substrate, it is possible to achieve high-density wiring with the via hole conductor and the in-plane wiring conductor with high reliability.
[0142]
Further, according to the present invention, among the elements required in the multilayer ceramic electronic component, those that can withstand the firing temperature can be mounted in the internal cavity, so that on the outer surface of the multilayer ceramic substrate For example, since it is only necessary to mainly mount an element having poor heat resistance such as a surface acoustic wave element or a semiconductor element, the number of elements exposed to the outside of the multilayer ceramic substrate can be reduced. This can contribute to miniaturization of ceramic electronic components.
[0143]
In the present invention, if the electrode pad used for mounting the built-in element contains a thermosetting adhesive and a non-volatile solvent, the built-in element can be highly reliably used until the firing step is performed. It can be fixed at a predetermined position.
[0144]
Further, in the present invention, when a vent hole communicating with the internal cavity and communicating with the outside is provided, when a fluid resin is used as the fluid, the decomposition gas of the fluid resin generated in the firing step is quickly exhausted. After the baking step, the sealing resin can be introduced into the internal cavity through the air hole. As a result, the mechanical strength of the multilayer substrate provided in the multilayer ceramic electronic component can be increased, and the environmental resistance to the built-in element can be prevented from being lowered.
[0145]
In the above case, an external cavity having an opening facing the outside is provided at at least one end in the stacking direction of the multilayer ceramic substrate, and a ventilation hole is provided so as to allow the internal cavity and the external cavity to communicate with each other. Accordingly, when the sealing resin is introduced into the external cavity, the sealing resin can be simultaneously introduced into the internal cavity.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a multilayer ceramic
2 is a cross-sectional view showing
FIG. 3 is a cross-sectional view showing a preliminary
4 is a cross-sectional view showing a second
FIG. 5 is a sectional view showing a ceramic green sheet laminated
FIG. 6 is a diagram corresponding to FIG. 3 for describing a second embodiment of the present invention.
FIG. 7 is a diagram corresponding to FIG. 1 for describing a second embodiment of the present invention.
FIG. 8 is a diagram corresponding to FIG. 4 for describing a third embodiment of the present invention.
FIG. 9 is a diagram corresponding to FIG. 1 for describing a third embodiment of the present invention.
FIG. 10 is a sectional view showing a multilayer ceramic
11 is a cross-sectional view showing
FIG. 12 is a cross-sectional view showing a preliminary
13 is a cross-sectional view showing a ceramic green sheet laminated
[Explanation of symbols]
1,1a, 1b, 51 Multilayer ceramic electronic components
2,52 multilayer ceramic substrate
3,53 Low temperature sintered ceramic layer
4 Ceramic layer for restraint
5,54 via hole conductor
6,55 in-plane wiring conductor
10,58 Internal cavity
11,51 Upper surface
12,60 Bottom
13,61 side view
14, 15, 62, 63 Built-in elements
18,64 electrode pad
19 External cavity
22, 42 Sealing resin
31,71 Low temperature sintered ceramic green sheet
32,80 Ceramic green sheet for restraint
36,36,36a, 75 Pre-laminated structure
37,76 recess
38,77 Fluid resin
40,78 Ceramic green sheet laminated structure
41,43 vent
Claims (23)
前記凹部内に流動物を充填する、第2の工程と、
前記流動物が充填された前記凹部を覆うように、低温焼結セラミック材料を含む少なくとも1枚の低温焼結セラミックグリーンシートを前記予備積層構造物上に積層し、かつ積層方向にプレスし、それによって、前記凹部からなる内部キャビティが形成された、セラミックグリーンシート積層構造物を作製する、第3の工程と、
前記セラミックグリーンシート積層構造物を焼成する、第4の工程と
を備え、
前記セラミックグリーンシート積層構造物は、少なくとも1枚の前記低温焼結セラミックグリーンシートの主面に接するように配置されかつ前記低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料を含む拘束用セラミックグリーンシートを備え、
前記第4の工程は、前記拘束用セラミックグリーンシートによる収縮抑制作用を前記低温焼結セラミックグリーンシートに及ぼしながら、前記低温焼結セラミック材料が焼結する温度条件下で実施される、
積層型セラミック電子部品の製造方法。A plurality of low-temperature-sintered ceramic green sheets including a low-temperature-sintered ceramic material are laminated, and a via-hole conductor is provided so as to penetrate the specific low-temperature-sintered ceramic green sheet in the thickness direction, and An inner wiring conductor is provided along the main surface of the specific low-temperature sintered ceramic green sheet, a concave portion having one end opened in the laminating direction is provided, and an electrode pad is provided on the bottom surface of the concave portion. A first step of producing a pre-laminated structure, wherein the built-in element does not protrude from the opening of the concave portion and is mounted without being in contact with the side surface of the concave portion,
A second step of filling the recess with a fluid;
Laminating at least one low-temperature sintered ceramic green sheet containing a low-temperature sintered ceramic material on the pre-laminated structure so as to cover the concave portion filled with the fluid, and pressing in a laminating direction; A third step of producing a ceramic green sheet laminated structure in which the internal cavity formed by the concave portion is formed,
Baking the ceramic green sheet laminated structure, and a fourth step,
The ceramic green sheet laminated structure is disposed so as to be in contact with a main surface of at least one of the low-temperature sintered ceramic green sheets, and includes a shrinkage suppressing inorganic material that does not sinter at a sintering temperature of the low-temperature sintered ceramic material. Equipped with ceramic green sheet for restraint including
The fourth step is performed under a temperature condition in which the low-temperature sintered ceramic material is sintered while exerting a shrinkage suppressing action of the restraining ceramic green sheet on the low-temperature sintered ceramic green sheet.
A method for manufacturing a multilayer ceramic electronic component.
前記多層セラミック基板の積層方向での中間部に、相対向する上面および底面ならびに前記上面および底面間を連結する側面によって規定される、内部キャビティが設けられ、
前記内部キャビティの前記底面上には、前記低温焼結セラミック材料の焼結温度より高い温度で焼成された内蔵素子が前記内部キャビティの前記上面および前記側面には接しない状態で実装されている、
積層型セラミック電子部品。A plurality of low-temperature-sintered ceramic layers including a low-temperature-sintered ceramic material, and at least one low-temperature-sintered ceramic layer disposed in contact with a main surface of the low-temperature-sintered ceramic material; Not having a structure in which a constraining ceramic layer containing an inorganic material for suppressing shrinkage is laminated, a via-hole conductor is provided so as to penetrate the specific low-temperature sintered ceramic layer in the thickness direction, and an in-plane wiring conductor is provided. A multilayer ceramic substrate, provided along a main surface of the specific low-temperature sintered ceramic layer,
At an intermediate portion in the laminating direction of the multilayer ceramic substrate, an internal cavity defined by opposing top and bottom surfaces and a side surface connecting the top and bottom surfaces is provided,
On the bottom surface of the internal cavity, a built-in element fired at a temperature higher than a sintering temperature of the low-temperature sintered ceramic material is mounted without being in contact with the top surface and the side surface of the internal cavity.
Multilayer ceramic electronic components.
前記セラミックグリーンシート積層構造物の積層方向での中間部に、相対向する上面および底面ならびに前記上面および底面間を連結する側面によって規定される、内部キャビティが設けられ、
前記内部キャビティの前記底面上には、内蔵素子が前記キャビティの前記上面および前記側面には接しない状態で実装され、
前記内部キャビティには、流動物が充填されている、
セラミックグリーンシート積層構造物。A plurality of low-temperature-sintered ceramic green sheets including a low-temperature-sintered ceramic material, and at least one low-temperature-sintered ceramic green sheet disposed so as to be in contact with a main surface thereof, and a sintering temperature of the low-temperature-sintered ceramic material. A ceramic green sheet for restraint containing a non-sintering shrinkage-suppressing inorganic material has a laminated structure, and a via-hole conductor is provided so as to penetrate the specific low-temperature sintered ceramic green sheet in the thickness direction, and a surface is provided. An inner wiring conductor is provided along a main surface of the specific low-temperature sintered ceramic green sheet, comprising a ceramic green sheet laminated structure,
At an intermediate portion of the ceramic green sheet laminated structure in the laminating direction, an internal cavity defined by opposed top and bottom surfaces and side surfaces connecting the top and bottom surfaces is provided,
On the bottom surface of the internal cavity, a built-in element is mounted without being in contact with the top surface and the side surface of the cavity,
The internal cavity is filled with a fluid,
Ceramic green sheet laminated structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003032429A JP2004247334A (en) | 2003-02-10 | 2003-02-10 | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003032429A JP2004247334A (en) | 2003-02-10 | 2003-02-10 | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247334A true JP2004247334A (en) | 2004-09-02 |
Family
ID=33018780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003032429A Pending JP2004247334A (en) | 2003-02-10 | 2003-02-10 | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247334A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027876A1 (en) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same |
WO2006046554A1 (en) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and its producing method |
JP2007266112A (en) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | Multilayer wiring board and method of manufacturing same |
JPWO2006093293A1 (en) * | 2005-03-04 | 2008-08-07 | 株式会社村田製作所 | Ceramic multilayer substrate and manufacturing method thereof |
WO2009096326A1 (en) * | 2008-01-31 | 2009-08-06 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate manufacturing method, and ceramic multilayer substrate |
JP2009246338A (en) * | 2008-03-11 | 2009-10-22 | Ngk Spark Plug Co Ltd | Wiring board and method of manufacturing same |
JP2010123601A (en) * | 2008-11-17 | 2010-06-03 | Ngk Spark Plug Co Ltd | Wiring substrate, and method of manufacturing the same |
JP2010129717A (en) * | 2008-11-27 | 2010-06-10 | Ngk Spark Plug Co Ltd | Wiring substrate |
JP2015201477A (en) * | 2014-04-04 | 2015-11-12 | 日本特殊陶業株式会社 | Manufacturing method of multilayer ceramic substrate |
CN107248513A (en) * | 2017-06-19 | 2017-10-13 | 苏州博海创业微系统有限公司 | Big Dipper integrative packaging circuit |
WO2021178238A1 (en) * | 2020-03-02 | 2021-09-10 | Kuprion Inc. | Ceramic-based circuit board assemblies formed using metal nanoparticles |
-
2003
- 2003-02-10 JP JP2003032429A patent/JP2004247334A/en active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100853144B1 (en) | 2004-09-03 | 2008-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same |
WO2006027876A1 (en) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same |
US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
WO2006046554A1 (en) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and its producing method |
EP1806958A1 (en) * | 2004-10-29 | 2007-07-11 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and its producing method |
EP1806958A4 (en) * | 2004-10-29 | 2008-12-31 | Murata Manufacturing Co | Ceramic multilayer substrate and its producing method |
KR100890371B1 (en) * | 2004-10-29 | 2009-03-25 | 가부시키가이샤 무라타 세이사쿠쇼 | Ceramic multilayer substrate and its producing method |
JPWO2006093293A1 (en) * | 2005-03-04 | 2008-08-07 | 株式会社村田製作所 | Ceramic multilayer substrate and manufacturing method thereof |
JP2007266112A (en) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | Multilayer wiring board and method of manufacturing same |
WO2009096326A1 (en) * | 2008-01-31 | 2009-08-06 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate manufacturing method, and ceramic multilayer substrate |
CN101933409A (en) * | 2008-01-31 | 2010-12-29 | 株式会社村田制作所 | Ceramic multilayer substrate manufacturing method, and ceramic multilayer substrate |
CN101933409B (en) * | 2008-01-31 | 2013-03-27 | 株式会社村田制作所 | Ceramic multilayer substrate manufacturing method, and ceramic multilayer substrate |
JP2009246338A (en) * | 2008-03-11 | 2009-10-22 | Ngk Spark Plug Co Ltd | Wiring board and method of manufacturing same |
JP2010123601A (en) * | 2008-11-17 | 2010-06-03 | Ngk Spark Plug Co Ltd | Wiring substrate, and method of manufacturing the same |
JP2010129717A (en) * | 2008-11-27 | 2010-06-10 | Ngk Spark Plug Co Ltd | Wiring substrate |
JP2015201477A (en) * | 2014-04-04 | 2015-11-12 | 日本特殊陶業株式会社 | Manufacturing method of multilayer ceramic substrate |
CN107248513A (en) * | 2017-06-19 | 2017-10-13 | 苏州博海创业微系统有限公司 | Big Dipper integrative packaging circuit |
WO2021178238A1 (en) * | 2020-03-02 | 2021-09-10 | Kuprion Inc. | Ceramic-based circuit board assemblies formed using metal nanoparticles |
US12016118B2 (en) | 2020-03-02 | 2024-06-18 | Kuprion Inc. | Ceramic-based circuit board assemblies formed using metal nanoparticles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404139B2 (en) | Multilayer substrate, electronic device, and method of manufacturing multilayer substrate | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4453702B2 (en) | COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
JP3531573B2 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device | |
US7820916B2 (en) | Composite ceramic substrate | |
US20080223606A1 (en) | Ceramic Substrate and Method for Manufacturing the Same | |
JP2004247334A (en) | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure | |
US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
JP4821424B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP4497247B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4581903B2 (en) | Manufacturing method of ceramic electronic component | |
WO2006011508A1 (en) | Hybrid electronic component and method for manufacturing the same | |
JP3591437B2 (en) | Multilayer ceramic substrate, method of manufacturing the same, and electronic device | |
JP2001284811A (en) | Multilayered ceramic electronic component, its manufacturing method and electronic device | |
JP4370663B2 (en) | MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP4826253B2 (en) | Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate | |
US7378049B2 (en) | Method for producing ceramic substrate and electronic component module using ceramic substrate | |
JP4900227B2 (en) | Multilayer ceramic substrate manufacturing method, multilayer ceramic substrate, and electronic component using the same | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
KR100289959B1 (en) | Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic | |
JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
JP2004259714A (en) | Electronic component comprising multilayer ceramic substrate and its producing method | |
WO2005071742A1 (en) | Multilayer electronic component manufacturing method | |
JP3898653B2 (en) | Manufacturing method of glass ceramic multilayer wiring board |