JP2004165343A - Laminated ceramic electronic component and its manufacturing method - Google Patents

Laminated ceramic electronic component and its manufacturing method Download PDF

Info

Publication number
JP2004165343A
JP2004165343A JP2002328129A JP2002328129A JP2004165343A JP 2004165343 A JP2004165343 A JP 2004165343A JP 2002328129 A JP2002328129 A JP 2002328129A JP 2002328129 A JP2002328129 A JP 2002328129A JP 2004165343 A JP2004165343 A JP 2004165343A
Authority
JP
Japan
Prior art keywords
laminate
electronic component
hole
ceramic electronic
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002328129A
Other languages
Japanese (ja)
Inventor
Akiyoshi Moriyasu
明義 守安
Hideyuki Harada
英幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002328129A priority Critical patent/JP2004165343A/en
Publication of JP2004165343A publication Critical patent/JP2004165343A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method capable of forming an external electrode on the side of a laminate provided in a laminated ceramic electronic component simply at a low cost. <P>SOLUTION: A surface conductor film 55 is formed in regions on the both sides through a division line 51 on a first main surface 54 of a plain base laminate 52, and a through hole 56 is formed by punching from the side of the first main surface 54 so that one portion of the region passing the division line 51 with the surface conductor film 55 formed thereon is covered, thus forming a chamfering section 57 at a corner where the inner periphery surface of the through hole 56 crosses the first main surface 54, and deforming the surface conductor film 55 while being extended to the inner periphery surface of the through hole 56. The parent laminate 52 is subsequently baked and divided along the division line 51, thereby, the laminate for the laminated ceramic electronic component taken out and an external electrode to be formed on the side is given by the surface conductor film 52. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、積層型セラミック電子部品に備える積層体の側面上に形成される外部電極の形成態様および形成方法における改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品およびその製造方法として、次のようなものがある（たとえば、特許文献１参照）。
【０００３】
すなわち、ビアホール導体とこのビアホール導体に接続された回路要素とを備える複数のセラミックグリーンシートのような絶縁性シートを積層することによって構成された親積層体に、貫通孔を設けることにより、ビアホール導体を分断し、それによって、貫通孔の内周面上にビアホール導体の一部を露出させ、この露出したビアホール導体の一部を、親積層体を分割して得られた個々の積層型セラミック電子部品のための積層体の側面上に形成される外部電極として使用しようとするものである。
【０００４】
このような製造方法によって得られた積層型セラミック電子部品によれば、そこに備える積層体の一方主面上での他の電子部品を搭載できる面積を広くとることができるとともに、外部電極の配置ピッチを細かくすることができ、また、外部電極を簡単かつ容易に形成することができ、さらに、製造途中の親積層体の段階で個々の積層型セラミック電子部品についての電気的特性の測定が可能である、といった利点を有している。
【０００５】
【特許文献１】
特開平８−３７２５１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に記載された積層型セラミック電子部品およびその製造方法では、次のような解決されるべき課題がある。
【０００７】
まず、積層体の側面上に設けられる外部電極は、親積層体の段階で形成されたビアホール導体によって与えられるものであるので、このようなビアホール導体が設けられるべき複数の絶縁性シートの各々に対して、ビアホール導体のための貫通孔を設けるための工程が必要となり、さらに、これら貫通孔に導電材料を充填するための工程が必要となる。したがって、形成しようとする外部電極の側面上での高さ寸法に応じて、上述した貫通孔を設ける工程および導電材料を充填する工程を実施する回数が増える。
【０００８】
また、ビアホール導体は、これによって外部電極を与えるようにするためには、前述したように、分断されるので、その一部が少なからず除去されかつ廃棄されてしまうことになる。したがって、外部電極として残る導電材料に比べて、多くの導電材料を無駄にしてしまう。
【０００９】
また、積層体の側面に形成される外部電極が、積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる場合、このような電気的接続に必要な面積または体積より大きい面積または体積を外部電極が有していることがある。それにも関らず、特許文献１に記載の方法を適用すれば、外部電極として、本来不必要な領域にまで外部電極のためのビアホール導体を形成してしまうことになるので、この点においても、工程および材料の無駄を招いていると言える。
【００１０】
また、電気的接続に必要な複数の外部電極が積層体の周囲に均等に配置されない場合、あるいは積層型セラミック電子部品のマザーボード上での実装強度が不足する場合などにおいては、電気的接続に直接関与しない外部電極がしばしば追加される。したがって、このような電気的接続に直接関与しない外部電極までもが、特許文献１に記載のような方法によって形成されると、工程および材料の点で、さらなるコストの上昇を招いてしまう。
【００１１】
また、外部電極となるビアホール導体を設けるための貫通孔の形成およびビアホール導体を分断するための貫通孔の形成は、生の親積層体の強度の低下をもたらし、そのため、生の親積層体において不所望な変形が生じ、得られた積層型セラミック電子部品に備える積層体の寸法および形状に対する精度を劣化させてしまうことがある。
【００１２】
そこで、この発明の目的は、上述したような課題を解決し得る、積層型セラミック電子部品の製造方法およびこの製造方法によって製造されることができる積層型セラミック電子部品を提供しようとすることである。
【００１３】
【課題を解決するための手段】
この発明は、まず、積層型セラミック電子部品の製造方法に向けられる。
【００１４】
この発明に係る積層型セラミック電子部品の製造方法は、積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に上述の回路要素が設けられた、生の親積層体を作製する工程を備えるとともに、生の親積層体またはこれを分割した後の生の積層体を焼成する工程と、生の親積層体または焼成後の親積層体を分割線に沿って分割する工程とを備えている。
【００１５】
このような積層型セラミック電子部品の製造方法に備える生の親積層体を作製する工程は、第１の実施態様では、前述した技術的課題を解決するため、次のような工程を備えることを特徴としている。
【００１６】
すなわち、生の親積層体の第１の主面上であって分割線を介して両側の領域に、表面導体膜を形成する工程と、生の親積層体の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させる工程とを備えることを特徴としている。
【００１７】
第２の実施態様では、前述した技術的課題を解決するため、生の親積層体を作製する工程は、次のような工程を備えることを特徴としている。
【００１８】
すなわち、生の親積層体の第１の主面上であって分割線を介して両側の領域に、表面導体膜を形成する工程と、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物を作製する工程と、１次積層構造物の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させる工程と、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得る工程とを備えることを特徴としている。
【００１９】
第２の実施態様では、得られた積層型セラミック電子部品に備える積層体の側面において、第１の主面から延びる溝が形成されるが、この溝は、第２の主面にまで届かず、したがって、積層体には、凹部としてのキャスタレーションが形成される。
【００２０】
この発明に係る積層型セラミック電子部品の製造方法において、表面導体膜は、導電性ペーストからなることが好ましい。
【００２１】
表面導体膜は、分割線の各側に互いに分離した状態で形成されても、分割線の両側に跨るように連続的に形成されてもよい。
【００２２】
生の親積層体には、特定のセラミックグリーンシートを厚み方向に貫通するようにビアホール導体が設けられ、貫通孔を形成する工程において、このビアホール導体に接続された状態となるように、表面導体膜を変形させるようにしてもよい。この場合、貫通孔を形成するとき、ビアホール導体を分断して貫通孔の内周面上に露出させるようにしてもよい。
【００２３】
また、この発明に係る積層型セラミック電子部品の製造方法において、生の親積層体の少なくとも第１の主面側に、焼成工程において焼結しない無機材料を含む拘束層を積層することが好ましい。この場合、貫通孔を形成する工程は、拘束層が積層された状態で実施される。また、焼成工程の後、拘束層は除去される。
【００２４】
上述の実施態様において、生の親積層体の第１の主面側に積層された拘束層上に、樹脂材料からなる樹脂層をさらに積層するようにしてもよい。この場合、貫通孔を形成する工程は、樹脂層および拘束層が積層された状態で実施される。
【００２５】
上述の樹脂材料からなる樹脂層は、拘束層上ではなく、生の親積層体の第１の主面上に積層されてもよい。この場合、貫通孔を形成する工程は、樹脂層が積層された状態で実施される。
【００２６】
また、この発明に係る積層型セラミック電子部品の製造方法において、貫通孔を形成した後、生の親積層体の第１の主面側に弾性体を配置した状態で、生の親積層体を積層方向にプレスすることが好ましい。このプレス工程において、生の親積層体と弾性体との間に、貫通孔に対応する開口が設けられた剛体板が配置されることがより好ましい。
【００２７】
この発明に係る積層型セラミック電子部品の製造方法の第２の実施態様において、生の親積層体の第１の主面側に、焼成工程において焼結しない無機材料を含む拘束層を積層し、焼成工程において、この拘束層が積層された生の親積層体を焼成するように実施される場合、１次積層構造物に積層される残りのセラミックグリーンシートのうち、少なくとも貫通孔の底面を与えるセラミックグリーンシートは、１次積層構造物を構成するセラミックグリーンシートより多くのガラス成分を含み、焼成時の収縮による応力を緩和するようにすることが好ましい。
【００２８】
この発明は、また、上述したような製造方法によって製造することができる、積層型セラミック電子部品にも向けられる。
【００２９】
この発明に係る積層型セラミック電子部品は、積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、積層体を備えている。
【００３０】
上述の積層体の側面には、第１の主面から第２の主面に向かって延びる溝が形成され、この溝の内周面と第１の主面とが交差する角の部分には、面取り部が形成される。そして、溝の内周面上から面取り部上を通って第１の主面上にまで一連に延びる膜状の外部電極が設けられている。
【００３１】
上述の溝は、第１の実施態様では、第１の主面から第２の主面にまで貫通するように延びている。
【００３２】
上述の場合、外部電極は、溝の、第２の主面側の端部にまで届くように延びていても、溝の、第２の主面側の端部にまで届かないように延びていてもよい。後者の場合、溝には、特定のセラミック層を厚み方向に貫通するビアホール導体の一部によって与えられる外部導体が露出しかつ前述した外部電極に連なるように設けられていてもよい。
【００３３】
第２の実施態様では、溝は、第２の主面にまで届かないように延びている。
【００３４】
この発明に係る積層型セラミック電子部品において、外部電極の、溝の内周面上で延びる部分に接続されるように、積層体の内部には、特定のセラミック層を貫通するビアホール導体が設けられていてもよい。このような実施態様において、前述した回路要素として、セラミック層間の特定の界面に沿って延びる内部導体膜が形成される場合、この内部導体膜は、上述のビアホール導体に接続されてもよい。
【００３５】
また、回路要素として、セラミック層間の特定の界面に沿って延びる内部導体膜を備える場合、この内部導体膜は、外部電極の、溝の内周面上で延びる部分に接続されていてもよい。
【００３６】
外部電極は、通常、この積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる。他方、積層型セラミック電子部品に備える積層体の第１および第２の主面の少なくとも一方上に搭載部品が実装され、この搭載部品を覆うように金属キャップが装着される場合には、外部電極は、金属キャップを固定するために用いられてもよい。
【００３７】
【発明の実施の形態】
図１は、この発明に係る積層型セラミック電子部品についての第１の実施形態を示す断面図である。
【００３８】
図１に示した積層型セラミック電子部品１は、積層された複数のセラミック層２をもって構成された積層体３を備えている。積層体３は、互いに対向する上方主面４および下方主面５、ならびにこれら主面４および５間を連結する側面６を有している。
【００３９】
積層体３の内部には、種々の回路要素が設けられている。積層体３の内部に設けられる回路要素としては、たとえば、セラミック層２間の特定の界面に沿って設けられるいくつかの内部導体膜７、セラミック層２の特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体８がある。
【００４０】
また、積層体３の外表面上にも回路要素が設けられる。このような回路要素としては、積層体３の上方主面４上に設けられるいくつかの導電ランド９、および積層体３の下方主面５上に設けられるいくつかの端子電極１０がある。導電ランド９は、積層体３の上方主面４上に実装されるいくつかの搭載部品１１を電気的に接続しかつ機械的に固定するために用いられる。端子電極１０は、この積層型セラミック電子部品１をマザーボード１２（その上面を想像線で示す。）に電気的に接続しかつ機械的に固定するように用いられる。
【００４１】
さらに、この発明の特徴となる外部電極１３および１４が積層体３の外表面上に設けられている。外部電極１３および１４は、上述した端子電極の一種であり、端子電極１０と同様、積層型セラミック電子部品１をマザーボード１２に電気的に接続しかつ機械的に固定するために用いられる。これら外部電極１３および１４の形成態様について以下に詳細に説明する。
【００４２】
積層体３の側面６には、下方主面５から上方主面４にまで貫通するように溝１５および１６がそれぞれ形成されている。溝１５および１６の各々の内周面と下方主面５とが交差する角の部分には、面取り部１７および１８がそれぞれ形成されている。そして、外部電極１３および１４は、それぞれ、溝１５および１６の各々の内周面上から面取り部１７および１８上を通って下方主面５上にまで一連に延びる膜状をなしている。この実施形態では、外部電極１３および１４は、それぞれ、溝１５および１６の、上方主面４側の端部にまで届かないように延びている。
【００４３】
特に、積層体３の図１による右端部分に注目すると、そこには、内部導体膜７（ａ）およびそれに接続されるビアホール導体８（ａ）が図示されている。これら内部導体膜７（ａ）およびビアホール導体（ａ）は、外部電極１４の、溝１６の内周面上で延びる部分に接続されている。
【００４４】
上述のように、外部電極１３および１４が、それぞれ、溝１５および１６の各々の内周面上から下方主面５上にまで一連に延びるように形成されるとき、面取り部１７および１８上を通るので、外部電極１３および１４が、溝１５および１６の内周面と下方主面５とが交差する角の部分において断線しやすいという不都合を回避することができる。したがって、外部電極１３および１４における溝１５および１６の各々の内周面上に位置する部分と下方主面５上に位置する部分との間で信頼性の高い電気的導通状態を得ることができる。
【００４５】
図２は、この発明に係る積層型セラミック電子部品についての第２の実施形態を示す断面図である。図２に示した積層型セラミック電子部品２１は、図１に示した積層型セラミック電子部品１と共通する多くの要素を備えているので、共通する要素には図１で用いた参照符号を付すことによって、その説明を省略する。
【００４６】
図２に示した積層型セラミック電子部品２１に備える積層体３ａの側面６には、下方主面５から上方主面４に向かって延びる溝２２および２３が形成されるが、これら溝２２および２３は、上方主面４にまで届かないように延びていて、これによって、凹部としてのキャスタレーションが形成されていることを特徴としている。
【００４７】
積層型セラミック電子部品２１におけるその他の構成については、図１に示した積層型セラミック電子部品１の場合と実質的に同様である。
【００４８】
図２に示した積層型セラミック電子部品２１のように、溝２２および２３が、上方主面４にまで届かないように延びていると、上方主面４側において、回路要素を配置できる面積を大きくすることができ、したがって、回路要素についての設計の自由度を高めることができる。
【００４９】
図３は、この発明に係る積層型セラミック電子部品についての第３の実施形態を示す断面図であり、図４は、その外観を示す斜視図である。
【００５０】
図３および図４に示した積層型セラミック電子部品２６は、前述した積層型セラミック電子部品１および２１の場合と同様、積層された複数のセラミック層２７をもって構成される積層体２８を備えている。積層体２８は、互いに対向する上方主面２９および下方主面３０ならびにこれら主面２９および３０間を連結する側面３１を有している。
【００５１】
積層体２８の内部には、種々の回路要素が設けられる。積層体２８の内部に設けられる回路要素としては、たとえば、セラミック層２７間の特定の界面に沿って設けられるいくつかの内部導体膜３２、およびセラミック層２７の特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体３３がある。
【００５２】
積層体２８の外表面上にも回路要素が設けられている。たとえば、積層体２８の上方主面２９上には、いくつかの導電ランド３４が設けられ、下方主面３０上には、いくつかの端子電極３５が設けられている。導電ランド３４は、積層体２８の上方主面２９上に実装されるいくつかの搭載部品３６、３７および３８を電気的に接続しかつ機械的に固定するために用いられる。端子電極３５は、この積層型セラミック電子部品２６をマザーボード３９（その上面を想像線で示す。）に電気的に接続しかつ機械的に固定するために用いられる。
【００５３】
さらに、積層体２８の外表面上には、この発明の特徴となる外部電極４０および４１が設けられている。これら外部電極４０および４１の形成態様の詳細について、以下に説明する。
【００５４】
積層体２８の側面３１には、図３に示すように、上方主面２９から下方主面３０に向かって延びる溝４２および４３が形成される。これら溝４２および４３は、下方主面３０にまで届かないように延びている。溝４２および４３の各々の内周面と上方主面２９とが交差する角の部分には、面取り部４４および４５がそれぞれ形成される。そして、外部電極４０および４１は、それぞれ、溝４２および４３の内周面上から面取り部４４および４５上を通って上方主面２９上にまで一連に延びる膜状をなしている。
【００５５】
積層型セラミック電子部品２６は、搭載部品３６〜３８を覆うように積層体２８に装着される金属キャップ４６をさらに備えている。金属キャップ４６は、図３に示すように、溝４２および４３内に挿入される脚部４７および４８を有し、脚部４７および４８と外部電極４０および４１とがたとえば半田付けされることによって、金属キャップ４６が積層体２８に固定される。
【００５６】
なお、図４に示すように、金属キャップ４６は、さらに脚部４９を備え、この脚部４９に対向する位置にも、図示しない脚部が設けられている。これら脚部４９等についても、前述した脚部４７および４８の場合と同様、溝内に挿入され、かつ外部電極に半田付け等により固定される。
【００５７】
以上のような積層型セラミック電子部品１、２１および２６、特に、そこに備える積層体３、３ａおよび２８は、以下のようにして製造される。なお、以下に説明する種々の製造方法は、形成しようとする外部電極の態様および外部電極に関連する構成に応じて選択される。
【００５８】
図５は、この発明に係る積層型セラミック電子部品の製造方法についての第１の実施形態を説明するためのものである。図５には、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線５１に沿って分割することによって取り出すための生の親積層体５２の一部が示されている。
【００５９】
生の親積層体５２は、積層された複数のセラミックグリーンシート５３をもって構成され、その内部には、図示しないが、前述した内部導体膜８または３２およびビアホール導体８または３３のような回路要素が設けられている。
【００６０】
上述したセラミックグリーンシート５３は、たとえば、ＳｉＯ２ 、Ａｌ２ Ｏ３ 、Ｂ２ Ｏ３ およびＣａＯを含む結晶化ガラス粉末とアルミナ粉末とを等重量比率で混合した混合粉末１００重量部に、１５重量部のポリビニルブチラールと４０重量部のイソプロピルアルコールと２０重量部のトロールとを加え、ボールミルによって２４時間混合してスラリーとし、これをドクターブレード法によってシート状に成形することにより得ることができる。セラミックグリーンシート５３は、たとえば１００μｍの厚さとされる。
【００６１】
他方、図５において図示しない回路要素は、典型的には、導電性ペーストによって与えられる。導電性ペーストは、たとえば、Ａｇ−Ｐｄ合金粉末１００重量部に、４重量部のエチルセルロースと２重量部のアルキッド樹脂と３重量部のＡｇ金属レジネートと３５重量部のブチルカルビトールアセテートとを混練した後、３５重量部のテルピネオールを加えて粘度調整することにより作製される。
【００６２】
このような導電性ペーストによって導体膜やビアホール導体のような回路要素が形成されたセラミックグリーンシート５３が積層され、それによって生の親積層体５２が得られる。このとき、図５（１ａ）および（１ｂ）に示すように、生の親積層体５２の第１の主面５４を与えるセラミックグリーンシート５３上であって分割線５１を介して両側の領域に、表面導体膜５５が形成される。この実施形態では、表面導体膜５５は、分割線５１の各側に互いに分離した状態で形成される。
【００６３】
表面導体膜５５は、好ましくは、導電性ペーストによって形成され、この導電性ペーストとしては、前述した回路要素を形成するのに用いたものと同様のものが用いられる。導電性ペーストを用いて表面導体膜５５を形成する場合、印刷法または転写法等を適用することができる。また、導電性ペーストとして、感光性ペーストが用いられてもよい。また、表面導体膜５５は、導電性ペースト以外の導電材料によって形成されてもよい。
【００６４】
次に、図５（２ａ）および（２ｂ）に示すように、生の親積層体５２の、分割線５１が通る位置であって、表面導体膜５５が形成された領域の一部をカバーするように、第１の主面５１側からパンチングによって、たとえば断面円形の貫通孔５６が形成される。
【００６５】
上述のように、貫通孔５６をパンチングによって形成するとき、パンチング動作に伴って、セラミックグリーンシート５３における貫通孔５６の周縁部に位置する部分が変形し、その結果、貫通孔５６の内周面と第１の主面５４とが交差する角の部分に面取り部５７が形成されるとともに、表面導体膜５５が貫通孔５６の内周面上にまで延びるように変形する。
【００６６】
このようにして、表面導体膜５５に対して、たとえば図１に示した外部電極１３が有する形状を与えることができる。
【００６７】
なお、貫通孔５６は、一例として、直径０．４ｍｍ程度であり、パンチングに際しては、数ＭＰａないし１０ＭＰａ前後の圧力が加えられる。貫通孔５６は、その断面が円形ではなく、たとえば矩形等の他の断面形状を有するものであってもよい。
【００６８】
次に、生の親積層体５２が焼成され、次いで、分割線５１に沿って分割されることにより、複数の積層型セラミック電子部品のための積層体が得られる。その後、必要に応じて、搭載部品が実装され、また、金属キャップが装着される。
【００６９】
なお、上述した焼成工程および分割工程は、逆の順序で実施されてもよい。すなわち、生の親積層体５２をまず分割線５１に沿って分割し、得られた複数の生の積層体を焼成するようにしてもよい。
【００７０】
図６は、この発明に係る積層型セラミック電子部品の製造方法についての第２の実施形態を説明するための図５（２ａ）に相当する図である。図６において、図５（２ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７１】
前述した図５に示した実施形態では、表面導体膜５５は、貫通孔５６の、第２の主面５８側の端部にまで届かないように延びている。このような場合において、表面導体膜５５によって与えられる外部電極の高さ寸法が十分でないときには、図６に示すように、外部導体５９を、貫通孔５６の内周面上に露出させかつ表面導体膜５５に連なるように設けて、外部電極の高さ寸法を補うようにすればよい。
【００７２】
上述の外部導体５９は、生の親積層体５２を作製するとき、特定のセラミックグリーンシート５３を厚み方向に貫通するようにビアホール導体を設けておき、貫通孔５６を形成することによって、このビアホール導体を分断するとともに、その一部を貫通孔５６の内周面上に露出させ、しかも、ビアホール導体の一部によって与えられた外部導体５９が表面導体膜５５に接続されるようにすればよい。
【００７３】
図７は、この発明に係る積層型セラミック電子部品の製造方法についての第３の実施形態を説明するための図５（２ａ）に相当する図である。図７において、図５（２ａ）に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７４】
図７に示した実施形態は、生の親積層体５２の厚みが比較的薄くされるなどの場合に適用されるものである。この実施形態では、貫通孔５６が形成されたとき、表面導体膜５５は、貫通孔５６の、第２の主面５８側の端部にまで届くように延びている。この実施形態に従って形成された表面導体膜５５によれば、得られた積層型セラミック電子部品の積層体において、外部電極は、溝の、第２の主面側の端部にまで届くように延びて形成される。
【００７５】
図８は、この発明に係る積層型セラミック電子部品の製造方法についての第４の実施形態を説明するためのもので、図８（１）は図５（１ａ）に相当し、図８（２）は図５（２ａ）に相当している。図８において、図５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７６】
図８（１）に示すように、生の親積層体５２には、分割線５１の近傍において、特定のセラミックグリーンシート５３を厚み方向に貫通するようにビアホール導体６０が設けられている。また、このビアホール導体６０は、セラミックグリーンシート５３間の特定の界面に沿って延びる内部導体膜６１に電気的に接続されている。
【００７７】
このような生の親積層体５２に、図８（２）に示すように、貫通孔５６を形成すれば、表面導体膜５５は、貫通孔５６の内周面上で延びる部分において、内部導体膜６１に接続された状態となるばかりでなく、ビアホール導体６０に接続された状態となるように変形する。したがって、ビアホール導体６０の存在により、内部導体膜６０の、表面導体膜５５に対する電気的接続状態の信頼性が高められる。
【００７８】
たとえば、前述した図１に示した外部電極１４は、図８に示した方法によって得ることができる。
【００７９】
図９は、この発明に係る積層型セラミック電子部品の製造方法についての第５の実施形態を説明するための図５（１ｂ）に相当する図である。図９において、図５（１ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８０】
図９に示した実施形態では、表面導体膜５５は、分割線５１の両側に跨るように連続的に形成されていることを特徴としている。
【００８１】
図９に示した実施形態の場合であっても、個々の積層型セラミック電子部品のための積層体と取り出そうとするとき、親積層体５２が分割線５１に沿って分割されるので、表面導体膜５５が、分割線５１の両側に跨るように連続的に形成されていても、製品としての積層型セラミック電子部品に対しては何らの影響も及ぼさない。しかしながら、分割前の親積層体５２の段階で各々の積層型セラミック電子部品についての電気的特性を測定したい場合には、貫通孔５６（図５（２ｂ）参照）は、表面導体膜５５を分断するように形成されることが好ましい。
【００８２】
図１０は、この発明に係る積層型セラミック電子部品の製造方法についての第６の実施形態を説明するための図５（２ｂ）に相当する図である。図１０において、図５（２ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８３】
図１０には、分割線５１に直交する方向に延びる分割線６２も図示されている。これら分割線５１および６２の各位置からわかるように、親積層体５２の分割によって得られる積層体の１つの辺に沿って、２箇所に表面導体膜５５が形成されている。
【００８４】
このような場合において、２箇所の表面導体膜５５の双方に跨るように１つの貫通孔５６ａが形成されてもよい。さらに、表面導体膜が３箇所以上に形成される場合には、３箇所以上の表面導体膜に跨がるように１つの貫通孔が形成されてもよい。
【００８５】
図１１は、この発明に係る積層型セラミック電子部品の製造方法についての第７の実施形態を示す図５（２ａ）に相当する図である。図１１において、図５（２ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１１には、図８に示したビアホール導体６０および内部導体膜６１に相当する要素が図示されている。これらについても、前述した説明を援用することにより、その説明を省略する。
【００８６】
図１１に示した生の親積層体５２は、まず、第１の主面５４側に位置する複数のセラミックグリーンシート５３を積層した１次積層構造物６３と、第２の主面５８側に位置する複数のセラミックグリーンシート５３を積層した残りの積層構造物６４とを別に作製し、後で、これら積層構造物６３および６４を積層することによって得られたものである。
【００８７】
より詳細には、前述した各実施形態の場合と同様の方法により、１次積層構造物６３を得た後、この１次積層構造物６３の、分割線５１が通る位置であって、表面導体膜５５が形成された領域の一部をカバーするように、第１の主面５４側からパンチングによって貫通孔５６が形成される。この貫通孔５６の形成によって、貫通孔５６の内周面と第１の主面５４とが交差する角の部分に面取り部５７が形成されるとともに、表面導体膜５５が貫通孔５６の内周面上にまで延びるように変形する。このとき、内部導体膜６１および内部導体膜６１に接続されたビアホール導体６０が表面導体膜５５に接続される。
【００８８】
次に、１次積層構造物６３の第２の主面５８側の主面上に、残りの積層構造物６４が積層され、それによって、生の親積層体５２が得られる。
【００８９】
前述の図２および図３にそれぞれ示した積層型セラミック電子部品２１および２６における、溝２２および２３ならびに４２および４３のように、積層体の一方の主面にまで届かず、凹部としてのキャスタレーションを形成するように延びている、そのような溝の内周面上に外部電極を形成しようとするとき、図１１に示すような方法が有利に適用される。この場合において、図２の右側の外部電極１４のように、内部導体膜７（ａ）に接続されるビアホール導体８（ａ）が外部電極１４に接続される構造を得ようとするとき、図１１に示すようなビアホール導体６０および内部導体膜６１を形成しておけばよい。
【００９０】
このように、図１１に示した第７の実施形態によれば、１次積層構造物６３に形成された貫通孔５６は、貫通孔を形成していない残りの積層構造物６４によって閉じられるので、親積層体５２の強度が向上し、たとえば焼結後において、親積層体５２に不所望な割れなどの不具合が生じにくくなる。また、親積層体５２の第２の主面５８側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度が向上する。
【００９１】
図１２は、この発明に係る積層型セラミック電子部品の製造方法についての第８の実施形態を示す図５に相当する図である。図１２において、図５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１２においても、図８に示したビアホール導体６０および内部導体膜６１に相当する要素が図示されているが、これらについても、前述した説明を援用することにより、その説明を省略する。
【００９２】
図１２（１ａ）および（１ｂ）に示すように、生の親積層体５２の第１および第２の主面５４および５８の各上に、焼成工程において焼結しない、たとえばアルミナ粉末のような無機材料を含む拘束層６５および６６が積層される。拘束層６５および６６は、それぞれ、その必要な厚みを得るため、複数層積層されてもよい。
【００９３】
次に、図１２（２ａ）および（２ｂ）に示すように、拘束層６５および６６が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【００９４】
このように、拘束層６５および６６が積層された状態、特に、パンチング動作が開始される側において拘束層６５が積層された状態で、貫通孔５６をパンチングによって形成すれば、貫通孔５６の内周面と第１の主面５４とが交差する角の部分において、面取り部５７を形成することがより容易になる。なぜなら、パンチング工程における拘束層６５の変形が、面取り部５７の形成に対して、より効果的に作用するためであると考えられる。
【００９５】
次に、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成される。このとき、拘束層６５および６６は、実質的に焼結しないため、焼成による収縮も実質的に生じず、そのため、親積層体５２の主面方向への収縮を抑制するように作用する。その結果、焼結後の親積層体５２において、焼成による収縮のばらつきが生じにくくなり、寸法精度に優れかつ回路要素の位置精度に優れた親積層体５２を得ることができる。
【００９６】
次に、拘束層６５および６６が除去され、その後、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【００９７】
図１３は、この発明に係る積層型セラミック電子部品の製造方法についての第９の実施形態を示す図である。図１３において、図１２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９８】
図１３（１）に示すように、拘束層６５が生の親積層体５２の第１の主面５４上にまず積層される。
【００９９】
次に、図１３（２）に示すように、拘束層６５が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。このような拘束層６５が積層された状態でのパンチングによって、上述した第８の実施形態の場合と同様、面取り部５７をより容易に形成することができる。
【０１００】
次に、図１３（３）に示すように、生の親積層体５２の第２の主面５８上に、拘束層６６が積層される。上述した貫通孔５６の形成のために第２の主面５８側にバリが生じたとしても、この拘束層６６の積層によって、このバリを低減することが可能である。
【０１０１】
次に、上述の第８の実施形態の場合と同様、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成され、拘束層６５および６６が除去され、さらに、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【０１０２】
図１４は、この発明に係る積層型セラミック電子部品の製造方法についての第１０の実施形態を示す図である。この第１０の実施形態は、図１１に示した第７の実施形態と図１３に示した第９の実施形態とを組み合わせたものに相当する。図１４において、図１１および図１３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０３】
図１４に示すように、第１０の実施形態では、１次積層構造物６３を得た後、この１次積層構造物６３の、親積層体５２の第１の主面５４側の主面上に、拘束層６５が積層され、次いで、拘束層６５が積層された状態で、１次積層構造物６３に貫通孔５６が形成される。
【０１０４】
次に、１次積層構造物６３の、親積層体５２の第２の主面５８側の主面上に、残りの積層構造物６４が積層され、それによって、生の親積層体５２を形成し、次いで、生の親積層体５２の第２の主面５８上に、拘束層６６が積層される。
【０１０５】
その後、図１３に示した第９の実施形態の場合と同様、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成され、拘束層６５および６６が除去され、次いで、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【０１０６】
このように、第１０の実施形態によれば、前述した図１１に示す第７の実施形態の場合と同様、１次積層構造物６３に形成された貫通孔５６は、貫通孔を形成していない残りの積層構造物６４によって閉じられるので、親積層体５２の強度が向上し、たとえば焼結後において、親積層体５２に不所望な割れなどの不具合が生じにくくなる。また、親積層体５２の第２の主面５８側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度が向上する。
【０１０７】
図１４に示した第１０の実施形態において、１次積層構造物６３に積層される残りの積層構造物６４に備えるセラミックグリーンシート５３のうち、少なくとも貫通孔５６の底面を与えるセラミックグリーンシート５３（ａ）が、１次積層構造物６３を構成するセラミックグリーンシート５３より多くのガラス成分を含むようにすることがより好ましい。これによって、生の親積層体５２を焼成するとき、この焼成時の収縮による応力を緩和することができる。
【０１０８】
したがって、拘束層６５による収縮抑制作用を直接及ぼし得る部分と、貫通孔５６の存在のために拘束層６５による収縮抑制作用を直接及ぼし得ない部分との間で生じる収縮挙動の差を低減することができ、焼結後の親積層体５２において、不所望な変形や反り、さらには割れなどの不具合を生じさせにくくすることができる。
【０１０９】
図１５は、この発明に係る積層型セラミック電子部品の製造方法についての第１１の実施形態を示す図８に相当する図である。図１５において、図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１０】
図１５（１）に示すように、生の親積層体５２の第１の主面５４上に、樹脂材料からなる樹脂層６７が積層される。
【０１１１】
次に、図１５（２）に示すように、樹脂層６７が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【０１１２】
このように、樹脂層６７が積層された状態で、貫通孔５６をパンチングによって形成すれば、貫通孔５６の内周面と第１の主面５４とが交差する角の部分において、面取り部５７をより容易に形成することができる。また、樹脂層６７によって生の親積層体５２が補強されるので、生の親積層体５２において伸びなどの不所望な変形が生じにくくなり、得られた積層体の寸法精度等が向上される。
【０１１３】
なお、樹脂層６７は、焼成前に、これを剥離することによって、除去されてもよく、あるいは、焼成工程において、たとえば熱分解されることによって、除去されてもよい。
【０１１４】
図１６は、この発明に係る積層型セラミック電子部品の製造方法についての第１２の実施形態を示す図１５に相当する図である。図１６に示した第１２の実施形態は、前述の図１２に示した第８の実施形態と図１５に示した第１１の実施形態との組み合わせに相当する。図１６において、図１２および図１５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１５】
図１６（１）に示すように、生の親積層体５２の第１および第２の主面５４および５８の各上に、拘束層６５および６６が積層され、拘束層６５上に、樹脂層６７がさらに積層される。
【０１１６】
次に、図１６（２）に示すように、拘束層６５および６６ならびに樹脂層６７が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【０１１７】
この第１２の実施形態によれば、図１２に示した第８の実施形態によって得られる効果と図１５に示した第１１の実施形態によって得られる効果との双方が奏される。
【０１１８】
図１７は、この発明に係る積層型セラミック電子部品の製造方法についての第１３の実施形態を示す図８（２）に相当する図である。図１７において、図８（２）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１９】
前述したいずれの実施形態においても、生の親積層体５２を得るための積層工程を終えた後、積層方向にプレスする工程が実施されるが、この第１３の実施形態では、生の親積層体５２の第１の主面５４側に弾性体６８を配置した状態で、生の親積層体５２を積層方向にプレスするようにされることが特徴である。
【０１２０】
このように、弾性体６８を介してのプレスを実施すれば、弾性体６８が貫通孔５６内に入り込み、貫通孔５６の形状を維持するように作用し、そのため、プレス工程において、貫通孔５６が不所望に変形してしまうことを防止することができる。
【０１２１】
図１８は、この発明に係る積層型セラミック電子部品の製造方法についての第１４の実施形態を示す図１７に相当する図である。図１８において、図１７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１８においては、図１４に示した１次積層構造物６３および残りの積層構造物６４ならびに拘束層６５および６６に相当する要素が図示されているが、これについても、前述した説明を援用することにより、その説明を省略する。
【０１２２】
図１８に示した実施形態では、プレス工程において、生の親積層体５２と弾性体６８との間に、貫通孔５６に対応する開口６９が設けられた剛体板７０が配置されることを特徴としている。
【０１２３】
この実施形態によれば、図１７に示した第１３の実施形態によって得られる効果が奏されるばかりでなく、剛体板７０の存在により、貫通孔５６が存在しない領域において、より均一な圧力を及ぼすことが可能になる。
【０１２４】
【発明の効果】
以上のように、この発明に係る積層型セラミック電子部品の製造方法によれば、生の親積層体の第１の主面上に表面導体膜を形成し、生の親積層体の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させ、この表面導体膜によって、積層型セラミック電子部品に備える積層体の側面上に位置する外部電極を形成するようにしている。したがって、ビアホール導体を分断することによって側面に外部電極を形成する場合に比べて、工程数および材料の低減を図ることができ、その結果、外部電極を形成するためのコストを低減することができる。
【０１２５】
この発明に係る積層型セラミック電子部品の製造方法において、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物に対して、貫通孔を形成する工程を実施し、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得るようにすれば、凹部としてのキャスタレーションが形成された積層体を備える積層型セラミック電子部品を得ることができる。
【０１２６】
また、上述の場合には、１次積層構造物に形成される貫通孔は、貫通孔を形成していない残りのセラミックグリーンシートによって閉じられるので、親積層体の強度を向上させることができ、たとえば焼結後において、親積層体に不所望な割れなどの不具合が生じにくくなる。また、親積層体の第２の主面側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度を高めることができる。
【０１２７】
前述した表面導体膜が導電性ペーストによって形成されると、貫通孔の形成によって、これを容易に変形させることができるので、貫通孔の内周面上にまで確実に延びる状態とすることができる。
【０１２８】
生の親積層体にビアホール導体が設けられ、貫通孔を形成するとき、このビアホール導体に接続された状態となるように、表面導体膜を変形させるようにすれば、たとえば、このビアホール導体に接続される内部導体膜と表面導体膜とを高い信頼性をもって接続した状態とすることができる。また、上述のビアホール導体を、貫通孔の形成によって分断して、貫通孔の内周面上に露出させるようにすれば、表面導体膜によって与えられる外部電極の高さ寸法を、このビアホール導体によって与えられる外部導体によって補うことができる。
【０１２９】
生の親積層体の少なくとも第１の主面側に、拘束層を積層し、この拘束層が積層された状態で貫通孔を形成すれば、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部をより容易に形成することができる。また、焼成工程において、拘束層は、親積層体の収縮を抑制するように作用するので、焼結後の親積層体における不所望な変形が生じにくくなり、また、焼結後の親積層体の寸法精度等を向上させることができる。
【０１３０】
上述の場合において、生の親積層体の第１の主面側に積層された拘束層上に、樹脂層を積層し、これら樹脂層および拘束層が積層された状態で貫通孔を形成するようにすれば、貫通孔を形成する際、樹脂層によって、生の親積層体の伸びなどの不所望な変形を抑えることができ、得られた積層体の寸法精度等を向上させることができる。
【０１３１】
上述した樹脂層は、拘束層上ではなく、生の親積層体の第１の主面上に形成されても、上述の効果を発揮させることができる。また、この場合においても、樹脂層が積層された状態で貫通孔が形成されるので、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部をより容易に形成することができる。
【０１３２】
貫通孔を形成した後、生の親積層体の第１の主面側に弾性体を配置した状態で、生の親積層体を積層方向にプレスするようにすれば、プレス工程において、弾性体が貫通孔内に入り込み、貫通孔の形状を確実に維持することができるので、貫通孔の不所望な変形を防止することができる。
【０１３３】
上述の場合において、生の親積層体と弾性体との間に、貫通孔に対応する開口が設けられた剛体板が配置されると、貫通孔が形成された領域以外の領域において、生の親積層体に対して、均一な圧力を及ぼすことができる。
【０１３４】
前述したように、生の親積層体を作製する工程において、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物に対して、貫通孔を形成する工程を実施し、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得るようにする場合であって、生の親積層体の第１の主面側に、前述したような拘束層を積層した状態で、焼成工程が実施される場合には、１次積層構造物に積層される残りのセラミックグリーンシートのうち、少なくとも貫通孔の底面を与えるセラミックグリーンシートが、１次積層構造物を構成するセラミックグリーンシートより多くのガラス成分を含むようにされると、生の親積層体を焼成するとき、この焼成時の収縮による応力を緩和することができ、したがって、焼結後の親積層体において、不所望な変形や反り、さらには割れなどの不具合を生じさせにくくすることができる。
【０１３５】
次に、この発明に係る積層型セラミック電子部品によれば、積層体の側面に、第１の主面から第２の主面に向かって延びる溝が形成され、溝の内周面と第１の主面とが交差する角の部分に面取り部が形成され、外部電極が、溝の内周面上から第１の主面上にまで一連に延びるように形成されるが、この外部電極が、面取り部上を通るので、溝の内周面と第１の主面とが交差する角の部分において、外部電極が断線しやすいという不具合を回避することができる。したがって、外部電極における溝の内周面上に位置する部分と第１の主面上に位置する部分との間で信頼性の高い電気的導通状態を得ることができる。
【０１３６】
この発明に係る積層型セラミック電子部品において、溝が、第２の主面にまで届かないように延びていると、第２の主面側において、回路要素を配置できる面積を大きくすることができ、したがって、回路要素についての設計の自由度を高めることができる。
【図面の簡単な説明】
【図１】この発明に係る積層型セラミック電子部品についての第１の実施形態を示す断面図である。
【図２】この発明に係る積層型セラミック電子部品についての第２の実施形態を示す断面図である。
【図３】この発明に係る積層型セラミック電子部品についての第３の実施形態を示す断面図である。
【図４】図３に示した積層型セラミック電子部品２６の外観を示す斜視図である。
【図５】この発明に係る積層型セラミック電子部品の製造方法についての第１の実施形態を説明するための図であり、貫通孔５６が形成される前の親積層体５２を、（１ａ）に断面図で、および（１ｂ）に平面図でそれぞれ示し、貫通孔５６が形成された後の親積層体５２を、（２ａ）に断面図で、および（２ｂ）に平面図でそれぞれ示している。
【図６】この発明に係る積層型セラミック電子部品の製造方法についての第２の実施形態を示す図５（２ａ）に相当する図である。
【図７】この発明に係る積層型セラミック電子部品の製造方法についての第３の実施形態を示す図５（２ａ）に相当する図である。
【図８】この発明に係る積層型セラミック電子部品の製造方法についての第４の実施形態を示す図５（１ａ）および（１ｂ）に相当する図である。
【図９】この発明に係る積層型セラミック電子部品の製造方法についての第５の実施形態を示す図５（１ｂ）に相当する図である。
【図１０】この発明に係る積層型セラミック電子部品の製造方法についての第６の実施形態を示す図５（２ｂ）に相当する図である。
【図１１】この発明に係る積層型セラミック電子部品の製造方法についての第７の実施形態を示す図５（２ａ）に相当する図である。
【図１２】この発明に係る積層型セラミック電子部品の製造方法についての第８の実施形態を示す図５に相当する図である。
【図１３】この発明に係る積層型セラミック電子部品の製造方法についての第９の実施形態を示す断面図であり、（１）は生の親積層体５２の第１の主面５４上に拘束層６５を積層した状態を示し、（２）は貫通孔５６を形成した状態を示し、（３）は生の親積層体５２の第２の主面５８上に拘束層６６を積層した状態を示す。
【図１４】この発明に係る積層型セラミック電子部品の製造方法についての第１０の実施形態を示す図１２（２ａ）に相当する図である。
【図１５】この発明に係る積層型セラミック電子部品の製造方法についての第１１の実施形態を示す図８に相当する図である。
【図１６】この発明に係る積層型セラミック電子部品の製造方法についての第１２の実施形態を示す図１５に相当する図である。
【図１７】この発明に係る積層型セラミック電子部品の製造方法についての第１３の実施形態を示す図８（２）に相当する図である。
【図１８】この発明に係る積層型セラミック電子部品の製造方法についての第１４の実施形態を示す図１７に相当する図である。
【符号の説明】
１，２１，２６ 積層型セラミック電子部品
２，２７ セラミック層
３，３ａ，２８ 積層体
４，５，２９，３０，５４，５８ 主面
６，３１ 側面
７，３２，６１ 内部導体膜
８，３３，６０ ビアホール導体
１１，３６，３７，３８ 搭載部品
１２，３９ マザーボード
１３，１４，４０，４１ 外部電極
１５，１６，２２，２３，４２，４３ 溝
１７，１８，４４，４５，５７ 面取り部
４６ 金属キャップ
５１，６２ 分割線
５２ 親積層体
５３ セラミックグリーンシート
５５ 表面導体膜
５６，５６ａ 貫通孔
５９ 外部導体
６３ １次積層構造物
６４ 残りの積層構造物
６５，６６ 拘束層
６７ 樹脂層
６８ 弾性体
６９ 開口
７０ 剛体板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer ceramic electronic component and a method of manufacturing the same, and more particularly, to an improvement in an aspect and a method of forming an external electrode formed on a side surface of a laminate provided in the multilayer ceramic electronic component.
[0002]
[Prior art]
A multilayer ceramic electronic component of interest to the present invention and a method for manufacturing the same are as follows (for example, see Patent Document 1).
[0003]
That is, a through-hole is provided in a parent laminate formed by laminating a plurality of insulating sheets such as ceramic green sheets each having a via-hole conductor and a circuit element connected to the via-hole conductor. , Thereby exposing a part of the via-hole conductor on the inner peripheral surface of the through-hole, and dividing the exposed part of the via-hole conductor into individual multilayer ceramic electronic devices obtained by dividing the parent laminate. It is intended to be used as an external electrode formed on the side of a laminate for a component.
[0004]
According to the multilayer ceramic electronic component obtained by such a manufacturing method, the area for mounting another electronic component on one main surface of the multilayer body provided therein can be increased, and the arrangement of the external electrodes can be increased. Fine pitch, external electrodes can be easily and easily formed, and electrical characteristics of individual multilayer ceramic electronic components can be measured at the stage of parent laminate during manufacturing This is an advantage.
[0005]
[Patent Document 1]
JP-A-8-37251
[0006]
[Problems to be solved by the invention]
However, the multilayer ceramic electronic component and the method of manufacturing the same described in Patent Document 1 have the following problems to be solved.
[0007]
First, since the external electrodes provided on the side surfaces of the laminate are provided by via-hole conductors formed at the stage of the parent laminate, each of the plurality of insulating sheets on which such via-hole conductors are to be provided is provided. On the other hand, a step for providing a through-hole for a via-hole conductor is required, and a step for filling these through-holes with a conductive material is required. Therefore, the number of times of performing the step of providing the through hole and the step of filling the conductive material described above increases according to the height dimension on the side surface of the external electrode to be formed.
[0008]
In addition, in order to provide an external electrode by this, the via-hole conductor is divided as described above, so that a part of the via-hole conductor is removed and discarded. Therefore, more conductive material is wasted as compared to the conductive material remaining as the external electrode.
[0009]
Further, when the external electrodes formed on the side surfaces of the laminate are used so as to be electrically connected to a motherboard for mounting the multilayer ceramic electronic component, an area or a volume required for such an electrical connection is used. External electrodes may have a larger area or volume. Nevertheless, if the method described in Patent Literature 1 is applied, a via-hole conductor for an external electrode is formed as an external electrode even in a region that is originally unnecessary. It can be said that the process and materials are wasted.
[0010]
In addition, when a plurality of external electrodes required for electrical connection are not evenly arranged around the laminate, or when the mounting strength of the multilayer ceramic electronic component on the motherboard is insufficient, the direct connection to the electrical connection is made. External electrodes that are not involved are often added. Therefore, if even the external electrodes which are not directly involved in such electrical connection are formed by the method described in Patent Document 1, the cost will be further increased in terms of steps and materials.
[0011]
Also, the formation of a through-hole for providing a via-hole conductor serving as an external electrode and the formation of a through-hole for dividing the via-hole conductor result in a decrease in the strength of the raw parent laminate, and therefore, in the raw parent laminate, Undesirable deformation may occur, which may degrade the accuracy with respect to the size and shape of the laminate provided in the obtained multilayer ceramic electronic component.
[0012]
Accordingly, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component and a multilayer ceramic electronic component that can be manufactured by the manufacturing method, which can solve the above-described problems. .
[0013]
[Means for Solving the Problems]
The present invention is first directed to a method for manufacturing a multilayer ceramic electronic component.
[0014]
A method of manufacturing a multilayer ceramic electronic component according to the present invention comprises a plurality of stacked ceramic layers, a circuit element provided therein, and first and second main surfaces facing each other, and the first and second main surfaces. For extracting a plurality of laminates for a plurality of multilayer ceramic electronic components having a side surface connecting between the second main surfaces by dividing the plurality of laminates along a predetermined dividing line. Comprising a plurality of ceramic green sheets, wherein the above-described circuit elements are provided therein, including a step of producing a raw parent laminate, and a raw parent laminate or a raw laminate obtained by dividing the raw parent laminate. And a step of dividing the raw parent laminate or the baked parent laminate along the dividing line.
[0015]
In the first embodiment, in order to solve the above-mentioned technical problem, the step of fabricating the raw parent laminate provided for the method of manufacturing such a multilayer ceramic electronic component includes the following steps. Features.
[0016]
That is, the step of forming the surface conductor film on the first main surface of the raw parent laminate in the region on both sides via the dividing line and the position where the dividing line of the raw parent laminate passes. Then, a through hole is formed by punching from the first main surface side so as to cover a part of the region where the surface conductor film is formed, thereby forming an inner peripheral surface of the through hole and the first main surface. Forming a chamfered portion at the corner where the crossing occurs, and deforming the surface conductor film so as to extend onto the inner peripheral surface of the through hole.
[0017]
In the second embodiment, in order to solve the above-described technical problem, the step of manufacturing the raw parent laminate includes the following steps.
[0018]
That is, a step of forming a surface conductor film on the first main surface of the raw parent laminate and on both sides via the dividing line, and a step of forming a plurality of ceramic green sheets constituting the raw parent laminate. A step of producing a primary laminated structure in which a plurality of ceramic green sheets that are partly located on the first main surface side are laminated, and a position where a dividing line of the primary laminated structure passes, A through-hole is formed by punching from the first main surface side so as to cover a part of the region where the conductive film is formed, whereby the inner peripheral surface of the through-hole intersects the first main surface. Forming a chamfered portion at the corner and deforming the surface conductor film so as to extend over the inner peripheral surface of the through hole; and then forming the chamfered portion on the second main surface side of the primary laminated structure. The remaining ceramic green sheets that make up the raw parent laminate Te is characterized by comprising the step of obtaining the raw parent laminate.
[0019]
In the second embodiment, a groove extending from the first main surface is formed on the side surface of the laminate provided in the obtained multilayer ceramic electronic component, but this groove does not reach the second main surface. Therefore, castellations as concave portions are formed in the laminate.
[0020]
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, the surface conductor film is preferably made of a conductive paste.
[0021]
The surface conductor film may be formed on each side of the dividing line in a state separated from each other, or may be continuously formed so as to straddle both sides of the dividing line.
[0022]
The raw parent laminate is provided with a via-hole conductor so as to penetrate a specific ceramic green sheet in the thickness direction, and in a step of forming a through-hole, the surface conductor is connected to the via-hole conductor. The film may be deformed. In this case, when forming the through-hole, the via-hole conductor may be divided and exposed on the inner peripheral surface of the through-hole.
[0023]
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, it is preferable that a constraining layer containing an inorganic material that is not sintered in the firing step is laminated on at least the first main surface side of the raw parent laminate. In this case, the step of forming the through hole is performed in a state where the constraining layers are stacked. After the firing step, the constraining layer is removed.
[0024]
In the above embodiment, a resin layer made of a resin material may be further laminated on the constraining layer laminated on the first main surface side of the raw parent laminate. In this case, the step of forming the through hole is performed in a state where the resin layer and the constraint layer are stacked.
[0025]
The resin layer made of the above-described resin material may be laminated not on the constraining layer but on the first main surface of the raw parent laminate. In this case, the step of forming the through hole is performed in a state where the resin layers are stacked.
[0026]
Further, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, after forming the through-hole, the raw parent laminate is placed in a state where the elastic body is arranged on the first main surface side of the raw parent laminate. Pressing in the laminating direction is preferred. In the pressing step, it is more preferable that a rigid plate having an opening corresponding to the through hole is disposed between the raw parent laminate and the elastic body.
[0027]
In the second embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention, a constraining layer containing an inorganic material that is not sintered in the firing step is laminated on the first main surface side of the raw parent laminate, In the firing step, when the constrained layer is implemented to fire the laminated green parent laminate, at least the bottom surface of the through hole is provided among the remaining ceramic green sheets laminated on the primary laminated structure. It is preferable that the ceramic green sheet contains more glass components than the ceramic green sheet constituting the primary laminated structure so as to relieve stress due to shrinkage during firing.
[0028]
The present invention is also directed to a multilayer ceramic electronic component that can be manufactured by the above-described manufacturing method.
[0029]
A multilayer ceramic electronic component according to the present invention includes a plurality of stacked ceramic layers, has a circuit element provided therein, and has first and second main surfaces opposed to each other, and the first and second main surfaces. And a side surface connecting the main surfaces.
[0030]
A groove extending from the first main surface to the second main surface is formed on the side surface of the above-described laminate, and a corner where the inner peripheral surface of the groove intersects the first main surface is formed. A chamfer is formed. Then, a film-like external electrode is provided which extends continuously from the inner peripheral surface of the groove to the first main surface through the chamfered portion.
[0031]
In the first embodiment, the above-mentioned groove extends so as to penetrate from the first main surface to the second main surface.
[0032]
In the above case, the external electrode extends so as to reach the end of the groove on the second main surface side, but extends so as not to reach the end of the groove on the second main surface side. You may. In the latter case, the groove may be provided so that the external conductor provided by a part of the via-hole conductor penetrating the specific ceramic layer in the thickness direction is exposed and connected to the above-described external electrode.
[0033]
In the second embodiment, the groove extends so as not to reach the second main surface.
[0034]
In the multilayer ceramic electronic component according to the present invention, a via-hole conductor penetrating a specific ceramic layer is provided inside the multilayer body so as to be connected to a portion of the external electrode extending on the inner peripheral surface of the groove. May be. In such an embodiment, when an internal conductor film extending along a specific interface between ceramic layers is formed as the above-described circuit element, the internal conductor film may be connected to the via-hole conductor described above.
[0035]
When the circuit element includes an internal conductor film extending along a specific interface between the ceramic layers, the internal conductor film may be connected to a portion of the external electrode extending on the inner peripheral surface of the groove.
[0036]
External electrodes are usually used so as to be electrically connected to a motherboard on which the multilayer ceramic electronic component is mounted. On the other hand, when the mounted component is mounted on at least one of the first and second main surfaces of the multilayer body provided in the multilayer ceramic electronic component, and the metal cap is mounted so as to cover the mounted component, the external electrode May be used to secure the metal cap.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a sectional view showing a first embodiment of a multilayer ceramic electronic component according to the present invention.
[0038]
The multilayer ceramic electronic component 1 shown in FIG. 1 includes a multilayer body 3 including a plurality of ceramic layers 2 stacked. The laminate 3 has an upper main surface 4 and a lower main surface 5 facing each other, and side surfaces 6 connecting the main surfaces 4 and 5 to each other.
[0039]
Various circuit elements are provided inside the laminate 3. The circuit elements provided inside the multilayer body 3 include, for example, several internal conductor films 7 provided along specific interfaces between the ceramic layers 2, and a specific one of the ceramic layers 2 penetrating in the thickness direction. There are several via-hole conductors 8 provided on the substrate.
[0040]
Circuit elements are also provided on the outer surface of the laminate 3. Such circuit elements include some conductive lands 9 provided on the upper main surface 4 of the laminate 3 and some terminal electrodes 10 provided on the lower main surface 5 of the laminate 3. The conductive lands 9 are used for electrically connecting and mechanically fixing some mounting components 11 mounted on the upper main surface 4 of the laminate 3. The terminal electrodes 10 are used to electrically connect the laminated ceramic electronic component 1 to a motherboard 12 (the upper surface of which is indicated by imaginary lines) and mechanically fix the same.
[0041]
Further, external electrodes 13 and 14, which are features of the present invention, are provided on the outer surface of the laminate 3. The external electrodes 13 and 14 are one type of the terminal electrodes described above, and are used to electrically connect the multilayer ceramic electronic component 1 to the motherboard 12 and mechanically fix the same, similarly to the terminal electrode 10. The manner of forming these external electrodes 13 and 14 will be described in detail below.
[0042]
Grooves 15 and 16 are formed in the side surface 6 of the laminate 3 so as to penetrate from the lower main surface 5 to the upper main surface 4, respectively. Chamfers 17 and 18 are formed at corners where the inner peripheral surface of each of the grooves 15 and 16 and the lower main surface 5 intersect. Each of the external electrodes 13 and 14 has a film shape extending continuously from the inner peripheral surface of each of the grooves 15 and 16 to the lower main surface 5 through the chamfered portions 17 and 18. In this embodiment, the external electrodes 13 and 14 extend so as not to reach the ends of the grooves 15 and 16 on the upper main surface 4 side, respectively.
[0043]
In particular, paying attention to the right end portion of the laminate 3 according to FIG. 1, the internal conductor film 7 (a) and the via-hole conductor 8 (a) connected thereto are illustrated. The internal conductor film 7 (a) and the via-hole conductor (a) are connected to a portion of the external electrode 14 extending on the inner peripheral surface of the groove 16.
[0044]
As described above, when the external electrodes 13 and 14 are formed so as to extend in series from the inner peripheral surface of each of the grooves 15 and 16 to the lower main surface 5, respectively, the external electrodes 13 and 14 Since the external electrodes 13 and 14 pass through, it is possible to avoid the disadvantage that the external electrodes 13 and 14 are easily disconnected at the corners where the inner peripheral surfaces of the grooves 15 and 16 and the lower main surface 5 intersect. Therefore, a highly reliable electrical conduction state can be obtained between a portion located on each inner peripheral surface of grooves 15 and 16 in external electrodes 13 and 14 and a portion located on lower main surface 5. .
[0045]
FIG. 2 is a sectional view showing a second embodiment of the multilayer ceramic electronic component according to the present invention. Since the multilayer ceramic electronic component 21 shown in FIG. 2 includes many components common to the multilayer ceramic electronic component 1 shown in FIG. 1, the common components are denoted by the reference numerals used in FIG. The description thereof will be omitted.
[0046]
Grooves 22 and 23 extending from the lower main surface 5 to the upper main surface 4 are formed on the side surface 6 of the multilayer body 3a provided in the multilayer ceramic electronic component 21 shown in FIG. Are extended so as not to reach the upper main surface 4, whereby a castellation as a concave portion is formed.
[0047]
Other configurations of the multilayer ceramic electronic component 21 are substantially the same as those of the multilayer ceramic electronic component 1 shown in FIG.
[0048]
As in the case of the multilayer ceramic electronic component 21 shown in FIG. 2, when the grooves 22 and 23 extend so as not to reach the upper main surface 4, the area on the upper main surface 4 side where circuit elements can be arranged is reduced. The size can be increased, and thus the degree of freedom in designing circuit elements can be increased.
[0049]
FIG. 3 is a sectional view showing a third embodiment of the multilayer ceramic electronic component according to the present invention, and FIG. 4 is a perspective view showing the appearance thereof.
[0050]
The multilayer ceramic electronic component 26 shown in FIGS. 3 and 4 includes a multilayer body 28 including a plurality of stacked ceramic layers 27, as in the case of the multilayer ceramic electronic components 1 and 21 described above. . The laminate 28 has an upper main surface 29 and a lower main surface 30 facing each other, and side surfaces 31 connecting the main surfaces 29 and 30 to each other.
[0051]
Various circuit elements are provided inside the laminate 28. As a circuit element provided inside the laminate 28, for example, several internal conductor films 32 provided along a specific interface between the ceramic layers 27 and a specific one of the ceramic layers 27 penetrate in the thickness direction. There are several via-hole conductors 33 provided as follows.
[0052]
Circuit elements are also provided on the outer surface of the laminate 28. For example, some conductive lands 34 are provided on upper main surface 29 of stacked body 28, and some terminal electrodes 35 are provided on lower main surface 30. The conductive lands 34 are used to electrically connect and mechanically secure several mounting components 36, 37 and 38 mounted on the upper main surface 29 of the laminate 28. The terminal electrodes 35 are used to electrically connect the laminated ceramic electronic component 26 to a motherboard 39 (the upper surface of which is indicated by imaginary lines) and mechanically fix the same.
[0053]
Further, external electrodes 40 and 41, which are features of the present invention, are provided on the outer surface of the laminate 28. The details of the formation of these external electrodes 40 and 41 will be described below.
[0054]
As shown in FIG. 3, grooves 42 and 43 extending from the upper main surface 29 to the lower main surface 30 are formed on the side surface 31 of the stacked body 28. These grooves 42 and 43 extend so as not to reach the lower main surface 30. Chamfers 44 and 45 are formed at corners where the inner peripheral surfaces of the grooves 42 and 43 intersect with the upper main surface 29, respectively. The external electrodes 40 and 41 are formed in a film shape that extends continuously from the inner peripheral surfaces of the grooves 42 and 43 to the upper main surface 29 through the chamfers 44 and 45, respectively.
[0055]
The multilayer ceramic electronic component 26 further includes a metal cap 46 mounted on the multilayer body 28 so as to cover the mounted components 36 to 38. As shown in FIG. 3, metal cap 46 has legs 47 and 48 inserted into grooves 42 and 43, and legs 47 and 48 and external electrodes 40 and 41 are soldered, for example. The metal cap 46 is fixed to the laminate 28.
[0056]
As shown in FIG. 4, the metal cap 46 further includes a leg 49, and a leg (not shown) is provided at a position facing the leg 49. The legs 49 and the like are also inserted into the grooves and fixed to the external electrodes by soldering or the like, as in the case of the legs 47 and 48 described above.
[0057]
The multilayer ceramic electronic components 1, 21 and 26 as described above, particularly the laminates 3, 3a and 28 provided therein, are manufactured as follows. The various manufacturing methods described below are selected according to the form of the external electrode to be formed and the configuration related to the external electrode.
[0058]
FIG. 5 is for describing a first embodiment of a method for manufacturing a multilayer ceramic electronic component according to the present invention. FIG. 5 shows a part of a raw parent laminate 52 for extracting a plurality of laminates for a plurality of multilayer ceramic electronic components by dividing the laminate along a predetermined dividing line 51.
[0059]
The raw parent laminate 52 is composed of a plurality of laminated ceramic green sheets 53, in which circuit elements such as the above-described internal conductor film 8 or 32 and via-hole conductor 8 or 33, which are not shown, are provided. Is provided.
[0060]
The above-described ceramic green sheet 53 is made of, for example, SiO 2 2 , Al 2 O 3 , B 2 O 3 To a mixed powder (100 parts by weight) obtained by mixing a crystallized glass powder containing CaO and CaO in an equal weight ratio, 15 parts by weight of polyvinyl butyral, 40 parts by weight of isopropyl alcohol, and 20 parts by weight of troll were added, and a ball mill was used. For 24 hours to form a slurry, which is formed into a sheet by a doctor blade method. The ceramic green sheet 53 has a thickness of, for example, 100 μm.
[0061]
On the other hand, circuit elements not shown in FIG. 5 are typically provided by a conductive paste. As the conductive paste, for example, 100 parts by weight of an Ag-Pd alloy powder were kneaded with 4 parts by weight of ethyl cellulose, 2 parts by weight of an alkyd resin, 3 parts by weight of an Ag metal resinate, and 35 parts by weight of butyl carbitol acetate. Thereafter, 35 parts by weight of terpineol is added to adjust the viscosity.
[0062]
Ceramic green sheets 53 on which circuit elements such as conductive films and via-hole conductors are formed by such a conductive paste are laminated, whereby a raw parent laminate 52 is obtained. At this time, as shown in FIGS. 5A and 5B, on the ceramic green sheet 53 providing the first main surface 54 of the raw parent laminate 52, the region is formed on both sides via the dividing line 51. The surface conductor film 55 is formed. In this embodiment, the surface conductor film 55 is formed on each side of the dividing line 51 so as to be separated from each other.
[0063]
The surface conductor film 55 is preferably formed of a conductive paste, and the same conductive paste as that used for forming the above-described circuit element is used. When the surface conductive film 55 is formed using a conductive paste, a printing method, a transfer method, or the like can be applied. Further, a photosensitive paste may be used as the conductive paste. Further, surface conductive film 55 may be formed of a conductive material other than the conductive paste.
[0064]
Next, as shown in FIGS. 5 (2a) and (2b), the raw parent laminate 52 is located at a position where the dividing line 51 passes and covers a part of the region where the surface conductor film 55 is formed. Thus, through hole 56 having a circular cross section, for example, is formed by punching from first main surface 51 side.
[0065]
As described above, when the through hole 56 is formed by punching, the portion of the ceramic green sheet 53 located at the peripheral portion of the through hole 56 is deformed with the punching operation, and as a result, the inner peripheral surface of the through hole 56 is deformed. A chamfered portion 57 is formed at a corner at which the first main surface 54 intersects with the first main surface 54, and the surface conductor film 55 is deformed so as to extend onto the inner peripheral surface of the through hole 56.
[0066]
In this manner, for example, the shape of the external electrode 13 shown in FIG. 1 can be given to the surface conductor film 55.
[0067]
The through-hole 56 has a diameter of, for example, about 0.4 mm, and a pressure of several MPa to about 10 MPa is applied during punching. The cross section of the through-hole 56 is not circular, and may have another cross-sectional shape such as a rectangle.
[0068]
Next, the green parent laminate 52 is fired and then divided along the dividing line 51, whereby a laminate for a plurality of multilayer ceramic electronic components is obtained. Thereafter, if necessary, components to be mounted are mounted, and a metal cap is mounted.
[0069]
Note that the above-described firing step and dividing step may be performed in the reverse order. That is, the raw parent laminate 52 may be first divided along the division line 51, and the obtained plural green laminates may be fired.
[0070]
FIG. 6 is a view corresponding to FIG. 5 (2a) for describing a second embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 6, elements corresponding to the elements shown in FIG. 5 (2a) are denoted by the same reference numerals, and redundant description will be omitted.
[0071]
In the embodiment shown in FIG. 5 described above, the surface conductor film 55 extends so as not to reach the end of the through hole 56 on the second main surface 58 side. In such a case, when the height dimension of the external electrode provided by the surface conductor film 55 is not sufficient, the external conductor 59 is exposed on the inner peripheral surface of the through hole 56 and the surface conductor What is necessary is just to provide so that it may connect with the film | membrane 55, and to supplement the height dimension of an external electrode.
[0072]
When the raw parent laminate 52 is manufactured, the above-described external conductor 59 is provided with a via-hole conductor so as to penetrate a specific ceramic green sheet 53 in the thickness direction, and the through-hole 56 is formed. The conductor may be divided, a part of the conductor may be exposed on the inner peripheral surface of the through hole 56, and the external conductor 59 provided by a part of the via-hole conductor may be connected to the surface conductor film 55. .
[0073]
FIG. 7 is a view corresponding to FIG. 5 (2a) for describing a third embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 7, elements corresponding to the elements shown in FIG. 5 (2a) are denoted by the same reference numerals, and redundant description will be omitted.
[0074]
The embodiment shown in FIG. 7 is applied to a case where the thickness of the raw parent laminate 52 is made relatively thin. In this embodiment, when the through hole 56 is formed, the surface conductor film 55 extends so as to reach the end of the through hole 56 on the second main surface 58 side. According to the surface conductor film 55 formed according to this embodiment, in the obtained multilayer body of the multilayer ceramic electronic component, the external electrode extends so as to reach the end of the groove on the second main surface side. Formed.
[0075]
FIG. 8 is for explaining a fourth embodiment of a method for manufacturing a multilayer ceramic electronic component according to the present invention. FIG. 8 (1) corresponds to FIG. 5 (1a), and FIG. ) Corresponds to FIG. 5 (2a). 8, elements corresponding to the elements shown in FIG. 5 are denoted by the same reference numerals, and redundant description will be omitted.
[0076]
As shown in FIG. 8A, a via-hole conductor 60 is provided in the raw parent laminate 52 near the dividing line 51 so as to penetrate a specific ceramic green sheet 53 in the thickness direction. The via-hole conductor 60 is electrically connected to an internal conductor film 61 extending along a specific interface between the ceramic green sheets 53.
[0077]
If a through hole 56 is formed in such a raw parent laminate 52 as shown in FIG. 8 (2), the surface conductor film 55 is formed on the inner conductor at a portion extending on the inner peripheral surface of the through hole 56. It is deformed so that it is not only connected to the film 61 but also connected to the via-hole conductor 60. Therefore, the presence of the via-hole conductor 60 enhances the reliability of the electrical connection state of the internal conductor film 60 to the surface conductor film 55.
[0078]
For example, the above-described external electrode 14 shown in FIG. 1 can be obtained by the method shown in FIG.
[0079]
FIG. 9 is a view corresponding to FIG. 5 (1b) for describing a fifth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 9, elements corresponding to the elements shown in FIG. 5 (1 b) are denoted by the same reference numerals, and redundant description will be omitted.
[0080]
The embodiment shown in FIG. 9 is characterized in that the surface conductive film 55 is formed continuously so as to straddle both sides of the dividing line 51.
[0081]
Even in the case of the embodiment shown in FIG. 9, when the parent laminate 52 is divided along the division line 51 when the laminate is taken out for each laminated ceramic electronic component, the surface conductor Even if the film 55 is continuously formed so as to straddle both sides of the dividing line 51, it has no influence on the laminated ceramic electronic component as a product. However, when it is desired to measure the electrical characteristics of each of the multilayer ceramic electronic components at the stage of the parent laminate 52 before the division, the through-hole 56 (see FIG. 5B) divides the surface conductor film 55. It is preferable to form it.
[0082]
FIG. 10 is a view corresponding to FIG. 5 (2b) for describing a sixth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 10, elements corresponding to the elements shown in FIG. 5 (2b) are denoted by the same reference numerals, and redundant description will be omitted.
[0083]
FIG. 10 also shows a dividing line 62 extending in a direction orthogonal to the dividing line 51. As can be seen from the positions of these dividing lines 51 and 62, two surface conductor films 55 are formed along one side of the laminate obtained by dividing the parent laminate 52.
[0084]
In such a case, one through hole 56a may be formed so as to extend over both of the two surface conductor films 55. Further, when the surface conductor film is formed at three or more locations, one through hole may be formed so as to straddle the three or more surface conductor films.
[0085]
FIG. 11 is a view corresponding to FIG. 5 (2a) showing a seventh embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 11, elements corresponding to the elements shown in FIG. 5 (2a) are denoted by the same reference numerals, and redundant description will be omitted. FIG. 11 shows elements corresponding to the via-hole conductor 60 and the internal conductor film 61 shown in FIG. The description of these components is also omitted by using the above description.
[0086]
The raw parent laminate 52 shown in FIG. 11 includes a primary laminated structure 63 in which a plurality of ceramic green sheets 53 located on the first main surface 54 side are laminated, and a second main surface 58 side. This is obtained by separately producing a remaining laminated structure 64 in which a plurality of ceramic green sheets 53 positioned are laminated, and subsequently laminating the laminated structures 63 and 64.
[0087]
More specifically, after the primary laminated structure 63 is obtained by the same method as in each of the above-described embodiments, the primary laminated structure 63 is located at the position where the dividing line 51 passes and the surface conductor A through hole 56 is formed by punching from the first main surface 54 side so as to cover a part of the region where the film 55 is formed. Due to the formation of the through hole 56, a chamfered portion 57 is formed at a corner where the inner peripheral surface of the through hole 56 and the first main surface 54 intersect, and the surface conductor film 55 is formed on the inner periphery of the through hole 56. Deforms to extend over the surface. At this time, the internal conductor film 61 and the via-hole conductor 60 connected to the internal conductor film 61 are connected to the surface conductor film 55.
[0088]
Next, the remaining laminated structure 64 is laminated on the principal surface on the second principal surface 58 side of the primary laminated structure 63, whereby the raw parent laminate 52 is obtained.
[0089]
As in the grooves 22 and 23 and 42 and 43 in the multilayer ceramic electronic components 21 and 26 shown in FIGS. 2 and 3, respectively, the castellations do not reach one main surface of the multilayer body and serve as recesses. When an external electrode is to be formed on the inner peripheral surface of such a groove, which extends so as to form, a method as shown in FIG. 11 is advantageously applied. In this case, when an attempt is made to obtain a structure in which the via-hole conductor 8 (a) connected to the internal conductor film 7 (a) is connected to the external electrode 14, like the external electrode 14 on the right side of FIG. The via-hole conductor 60 and the internal conductor film 61 as shown in FIG.
[0090]
As described above, according to the seventh embodiment shown in FIG. 11, the through-hole 56 formed in the primary laminated structure 63 is closed by the remaining laminated structure 64 having no through-hole formed therein. In addition, the strength of the parent laminate 52 is improved, and problems such as undesired cracks are less likely to occur in the parent laminate 52 after sintering, for example. In addition, the area where the circuit element can be arranged on the second main surface 58 side of the parent laminate 52 is increased, and the degree of freedom in designing the circuit element is improved.
[0091]
FIG. 12 is a view corresponding to FIG. 5 showing an eighth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. 12, elements corresponding to the elements shown in FIG. 5 are denoted by the same reference numerals, and overlapping description will be omitted. Also, in FIG. 12, elements corresponding to the via-hole conductor 60 and the internal conductor film 61 shown in FIG. 8 are illustrated, but the description of these elements will be omitted by using the above description.
[0092]
As shown in FIGS. 12 (1a) and (1b), on each of the first and second main surfaces 54 and 58 of the raw parent laminate 52, there is no sintering in the firing step, for example, such as alumina powder. Constraining layers 65 and 66 containing an inorganic material are laminated. Each of the constraining layers 65 and 66 may be laminated in a plurality of layers to obtain the required thickness.
[0093]
Next, as shown in FIGS. 12 (2a) and (2b), in a state where the constraining layers 65 and 66 are stacked, a through hole 56 is formed by punching from the first main surface 54 side.
[0094]
As described above, if the through holes 56 are formed by punching in a state where the constraining layers 65 and 66 are stacked, particularly in a state where the constraining layers 65 are stacked on the side where the punching operation is started, the inside of the through holes 56 can be formed. It becomes easier to form the chamfered portion 57 at the corner where the peripheral surface and the first main surface 54 intersect. It is considered that this is because the deformation of the constraining layer 65 in the punching step more effectively acts on the formation of the chamfered portion 57.
[0095]
Next, with the constraining layers 65 and 66 laminated, the raw parent laminate 52 is fired. At this time, since the constraining layers 65 and 66 are not substantially sintered, shrinkage due to firing does not substantially occur, and thus acts to suppress shrinkage of the parent laminate 52 in the main surface direction. As a result, in the parent laminate 52 after sintering, variation in shrinkage due to firing is less likely to occur, and the parent laminate 52 having excellent dimensional accuracy and excellent positional accuracy of circuit elements can be obtained.
[0096]
Next, the constraining layers 65 and 66 are removed, and thereafter, the laminate is taken out along the dividing line 51 to take out a laminate for each laminated ceramic electronic component.
[0097]
FIG. 13 is a view showing a ninth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. 13, elements corresponding to the elements shown in FIG. 12 are denoted by the same reference numerals, and redundant description will be omitted.
[0098]
As shown in FIG. 13A, the constraining layer 65 is first laminated on the first main surface 54 of the raw parent laminate 52.
[0099]
Next, as shown in FIG. 13B, in a state where the constraining layer 65 is laminated, the through-hole 56 is formed by punching from the first main surface 54 side. By performing punching in a state where the constraining layers 65 are stacked, the chamfered portion 57 can be more easily formed as in the case of the above-described eighth embodiment.
[0100]
Next, as shown in FIG. 13C, the constraining layer 66 is laminated on the second main surface 58 of the raw parent laminate 52. Even if burrs are generated on the second main surface 58 side due to the formation of the through holes 56 described above, the burrs can be reduced by laminating the constraining layers 66.
[0101]
Next, as in the case of the above-described eighth embodiment, the raw parent laminate 52 is fired in a state where the constraining layers 65 and 66 are stacked, the constraining layers 65 and 66 are removed, and By being divided along 51, a laminate for each laminated ceramic electronic component is taken out.
[0102]
FIG. 14 is a diagram showing a tenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. This tenth embodiment corresponds to a combination of the seventh embodiment shown in FIG. 11 and the ninth embodiment shown in FIG. In FIG. 14, elements corresponding to the elements shown in FIGS. 11 and 13 are denoted by the same reference numerals, and redundant description will be omitted.
[0103]
As shown in FIG. 14, in the tenth embodiment, after obtaining the primary laminated structure 63, the primary laminated structure 63 is placed on the principal surface of the parent laminated body 52 on the first principal surface 54 side. Then, the constraining layer 65 is laminated, and then the through holes 56 are formed in the primary laminated structure 63 in a state where the constraining layer 65 is laminated.
[0104]
Next, the remaining laminated structure 64 is laminated on the main surface of the primary laminated structure 63 on the second main surface 58 side of the parent laminated structure 52, thereby forming the raw parent laminated structure 52. Then, a constraining layer 66 is laminated on the second main surface 58 of the raw parent laminate 52.
[0105]
Thereafter, as in the case of the ninth embodiment shown in FIG. 13, with the constraining layers 65 and 66 stacked, the raw parent laminate 52 is fired, and the constraining layers 65 and 66 are removed. By being divided along the dividing line 51, a laminate for each laminated ceramic electronic component is taken out.
[0106]
Thus, according to the tenth embodiment, as in the case of the seventh embodiment shown in FIG. 11 described above, the through-hole 56 formed in the primary laminated structure 63 forms a through-hole. Since the parent laminate 52 is closed by the remaining laminate structure 64, the strength of the parent laminate 52 is improved, and problems such as undesired cracks in the parent laminate 52 hardly occur, for example, after sintering. In addition, the area where the circuit element can be arranged on the second main surface 58 side of the parent laminate 52 is increased, and the degree of freedom in designing the circuit element is improved.
[0107]
In the tenth embodiment shown in FIG. 14, among the ceramic green sheets 53 provided in the remaining laminated structure 64 laminated on the primary laminated structure 63, the ceramic green sheet 53 (at least the bottom surface of the through hole 56) is provided. It is more preferable that a) contains more glass components than the ceramic green sheets 53 constituting the primary laminated structure 63. Thus, when the raw parent laminate 52 is fired, stress due to shrinkage during firing can be reduced.
[0108]
Therefore, it is possible to reduce a difference in shrinkage behavior between a portion that can directly exert the shrinkage suppression effect of the constraining layer 65 and a portion that cannot directly exert the shrinkage suppression effect of the constraining layer 65 due to the presence of the through hole 56. Thus, in the parent laminate 52 after sintering, it is possible to make it difficult to cause problems such as undesired deformation and warpage and further cracking.
[0109]
FIG. 15 is a view corresponding to FIG. 8 showing an eleventh embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 15, elements corresponding to the elements shown in FIG. 8 are denoted by the same reference numerals, and redundant description will be omitted.
[0110]
As shown in FIG. 15A, a resin layer 67 made of a resin material is laminated on the first main surface 54 of the raw parent laminate 52.
[0111]
Next, as shown in FIG. 15B, in a state where the resin layer 67 is laminated, the through holes 56 are formed by punching from the first main surface 54 side.
[0112]
As described above, if the through hole 56 is formed by punching in a state where the resin layer 67 is laminated, the chamfered portion 57 is formed at the corner where the inner peripheral surface of the through hole 56 and the first main surface 54 intersect. Can be formed more easily. Further, since the raw parent laminate 52 is reinforced by the resin layer 67, undesired deformation such as elongation is less likely to occur in the raw parent laminate 52, and the dimensional accuracy and the like of the obtained laminate are improved. .
[0113]
In addition, the resin layer 67 may be removed by peeling it before firing, or may be removed in the firing step, for example, by thermal decomposition.
[0114]
FIG. 16 is a view corresponding to FIG. 15 showing a twelfth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. The twelfth embodiment shown in FIG. 16 corresponds to a combination of the above-described eighth embodiment shown in FIG. 12 and the eleventh embodiment shown in FIG. In FIG. 16, elements corresponding to the elements shown in FIGS. 12 and 15 are denoted by the same reference numerals, and redundant description will be omitted.
[0115]
As shown in FIG. 16A, constraining layers 65 and 66 are laminated on the first and second main surfaces 54 and 58 of the raw parent laminate 52, and a resin layer is formed on the constraining layer 65. 67 are further laminated.
[0116]
Next, as shown in FIG. 16B, in a state where the constraint layers 65 and 66 and the resin layer 67 are stacked, a through hole 56 is formed by punching from the first main surface 54 side.
[0117]
According to the twelfth embodiment, both the effect obtained by the eighth embodiment shown in FIG. 12 and the effect obtained by the eleventh embodiment shown in FIG. 15 are exhibited.
[0118]
FIG. 17 is a view corresponding to FIG. 8 (2) showing a thirteenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. In FIG. 17, elements corresponding to the elements shown in FIG. 8 (2) are denoted by the same reference numerals, and redundant description will be omitted.
[0119]
In any of the above-described embodiments, after the laminating step for obtaining the raw parent laminate 52 is completed, a step of pressing in the laminating direction is performed. In the thirteenth embodiment, the raw parent laminate is formed. It is characterized in that the raw parent laminate 52 is pressed in the laminating direction with the elastic body 68 arranged on the first main surface 54 side of the body 52.
[0120]
When the pressing is performed via the elastic body 68 in this manner, the elastic body 68 enters the through hole 56 and acts to maintain the shape of the through hole 56. Therefore, in the pressing process, the through hole 56 Can be prevented from being undesirably deformed.
[0121]
FIG. 18 is a view corresponding to FIG. 17 showing a fourteenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention. 18, elements corresponding to the elements shown in FIG. 17 are denoted by the same reference numerals, and redundant description will be omitted. Also, in FIG. 18, elements corresponding to the primary laminated structure 63 and the remaining laminated structure 64 and the constraining layers 65 and 66 shown in FIG. 14 are illustrated. The description thereof will be omitted by incorporation.
[0122]
In the embodiment shown in FIG. 18, in the pressing step, a rigid plate 70 having an opening 69 corresponding to the through hole 56 is disposed between the raw parent laminate 52 and the elastic body 68. And
[0123]
According to this embodiment, not only the effect obtained by the thirteenth embodiment shown in FIG. 17 is exerted, but also by the presence of the rigid plate 70, a more uniform pressure is applied in a region where the through hole 56 does not exist. It is possible to exert.
[0124]
【The invention's effect】
As described above, according to the method for manufacturing a multilayer ceramic electronic component of the present invention, the surface conductor film is formed on the first main surface of the raw parent laminate, and the dividing line of the raw parent laminate is formed. Is formed at the position through which the through-hole is formed by punching from the first main surface side so as to cover a part of the region where the surface conductor film is formed. A chamfered portion is formed at a corner where the main surface intersects with the first surface, and the surface conductor film is deformed so as to extend over the inner peripheral surface of the through hole. An external electrode located on a side surface of the laminated body provided is formed. Therefore, the number of steps and materials can be reduced as compared with the case where the external electrode is formed on the side surface by dividing the via hole conductor, and as a result, the cost for forming the external electrode can be reduced. .
[0125]
In the method for manufacturing a laminated ceramic electronic component according to the present invention, a plurality of ceramic green sheets which are part of the plurality of ceramic green sheets constituting the raw parent laminate and located on the first main surface side are laminated. A step of forming a through hole is performed on the primary laminated structure, and then the remaining ceramic constituting the raw parent laminate is formed on the main surface on the second main surface side of the primary laminated structure. If a green parent laminate is obtained by laminating green sheets, a multilayer ceramic electronic component including a laminate in which castellations as concave portions are formed can be obtained.
[0126]
In the above case, the through-hole formed in the primary laminated structure is closed by the remaining ceramic green sheet having no through-hole, so that the strength of the parent laminate can be improved, For example, after sintering, problems such as undesired cracks in the parent laminate are less likely to occur. In addition, the area where the circuit element can be arranged on the second main surface side of the parent laminate increases, and the degree of freedom in designing the circuit element can be increased.
[0127]
When the above-described surface conductor film is formed of a conductive paste, the through-hole can be easily deformed by forming the through-hole, so that the surface can reliably extend to the inner peripheral surface of the through-hole. .
[0128]
When the via-hole conductor is provided in the raw parent laminate and the through-hole is formed, the surface conductor film is deformed so as to be connected to the via-hole conductor. The internal conductor film to be formed and the surface conductor film can be connected with high reliability. In addition, if the above-described via-hole conductor is divided by forming a through-hole and is exposed on the inner peripheral surface of the through-hole, the height dimension of the external electrode provided by the surface conductor film is adjusted by the via-hole conductor. It can be supplemented by an external conductor provided.
[0129]
If a constraining layer is laminated on at least the first principal surface side of the raw parent laminate, and a through hole is formed in a state where the constraining layer is laminated, the inner peripheral surface of the through hole and the first principal surface are The chamfered portion can be more easily formed at the corners where. Further, in the firing step, the constraining layer acts to suppress shrinkage of the parent laminate, so that undesired deformation of the parent laminate after sintering is less likely to occur, and the parent laminate after sintering. Dimensional accuracy and the like can be improved.
[0130]
In the above case, a resin layer is laminated on the constraining layer laminated on the first main surface side of the raw parent laminate, and a through hole is formed in a state where the resin layer and the constraining layer are laminated. Accordingly, when forming the through-holes, the resin layer can suppress undesired deformation such as elongation of the raw parent laminate, and improve the dimensional accuracy and the like of the obtained laminate.
[0131]
Even if the above-mentioned resin layer is formed not on the constraining layer but on the first main surface of the raw parent laminate, the above-mentioned effect can be exhibited. Also in this case, since the through hole is formed in a state where the resin layer is laminated, a chamfered portion is more easily formed at a corner where the inner peripheral surface of the through hole and the first main surface intersect. can do.
[0132]
After the through holes are formed, the raw parent laminate is pressed in the stacking direction in a state where the elastic body is disposed on the first main surface side of the raw parent laminate. Can enter the through-hole and the shape of the through-hole can be reliably maintained, so that undesired deformation of the through-hole can be prevented.
[0133]
In the above case, when a rigid plate provided with an opening corresponding to the through hole is disposed between the raw parent laminate and the elastic body, the raw plate is formed in an area other than the area where the through hole is formed. A uniform pressure can be applied to the parent laminate.
[0134]
As described above, in the step of manufacturing the raw parent laminate, a plurality of ceramic green sheets that are part of the ceramic green sheets that constitute the raw parent laminate and that are located on the first main surface side are removed. A step of forming a through-hole is performed on the laminated primary laminated structure, and then, on the principal surface on the second principal surface side of the primary laminated structure, a remaining part constituting a raw parent laminate is formed. In the case where the ceramic green sheets are laminated to obtain a raw parent laminate, the raw parent laminate is laminated on the first main surface side with the constrained layer as described above, When the firing step is performed, among the remaining ceramic green sheets laminated on the primary laminated structure, the ceramic green sheet providing at least the bottom surface of the through hole is a ceramic green sheet constituting the primary laminated structure More By including the lath component, when firing the raw parent laminate, it is possible to reduce the stress due to shrinkage during the firing, and therefore, in the parent laminate after sintering, undesired deformation and It is possible to make it difficult to cause problems such as warpage and cracks.
[0135]
Next, according to the multilayer ceramic electronic component of the present invention, a groove extending from the first main surface to the second main surface is formed on the side surface of the multilayer body, and the inner peripheral surface of the groove and the first peripheral surface are formed. A chamfered portion is formed at the corner where the main surface intersects, and the external electrode is formed so as to extend continuously from the inner peripheral surface of the groove to the first main surface. Since it passes over the chamfered portion, it is possible to avoid the problem that the external electrode is easily disconnected at the corner where the inner peripheral surface of the groove and the first main surface intersect. Therefore, a highly reliable electrical conduction state can be obtained between the portion of the external electrode located on the inner peripheral surface of the groove and the portion located on the first main surface.
[0136]
In the multilayer ceramic electronic component according to the present invention, when the groove extends so as not to reach the second main surface, an area where circuit elements can be arranged on the second main surface side can be increased. Therefore, the degree of freedom in designing circuit elements can be increased.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a first embodiment of a multilayer ceramic electronic component according to the present invention.
FIG. 2 is a sectional view showing a second embodiment of the multilayer ceramic electronic component according to the present invention.
FIG. 3 is a sectional view showing a third embodiment of the multilayer ceramic electronic component according to the present invention.
FIG. 4 is a perspective view showing an appearance of the multilayer ceramic electronic component 26 shown in FIG.
FIG. 5 is a view for explaining a first embodiment of a method for manufacturing a multilayer ceramic electronic component according to the present invention, and illustrates a parent laminate 52 before a through-hole 56 is formed, as shown in (1a). 2 (a) is a cross-sectional view, and (1b) is a plan view, and the parent laminate 52 after the through-hole 56 is formed is shown in a cross-sectional view in (2a) and in a plan view in (2b). I have.
FIG. 6 is a view corresponding to FIG. 5 (2a) showing a second embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 7 is a view corresponding to FIG. 5 (2a) showing a third embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 8 is a view corresponding to FIGS. 5 (1a) and (1b) showing a fourth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 9 is a view corresponding to FIG. 5 (1b) showing a fifth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 10 is a view corresponding to FIG. 5 (2b) showing a sixth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 11 is a view corresponding to FIG. 5 (2a) showing a seventh embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 12 is a view corresponding to FIG. 5, illustrating an eighth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 13 is a cross-sectional view showing a ninth embodiment of a method for manufacturing a multilayer ceramic electronic component according to the present invention, in which (1) shows a state in which a raw parent laminate 52 is restrained on a first main surface 54 thereof. (2) shows a state in which a through hole 56 is formed, and (3) shows a state in which a constraining layer 66 is laminated on the second main surface 58 of the raw parent laminate 52. Show.
FIG. 14 is a view corresponding to FIG. 12 (2a) showing a tenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 15 is a view corresponding to FIG. 8 showing an eleventh embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 16 is a view corresponding to FIG. 15 showing a twelfth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 17 is a view corresponding to FIG. 8 (2) showing a thirteenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
FIG. 18 is a view corresponding to FIG. 17 showing a fourteenth embodiment of the method for manufacturing a multilayer ceramic electronic component according to the present invention.
[Explanation of symbols]
1,21,26 Multilayer ceramic electronic components
2,27 ceramic layer
3,3a, 28 laminate
4,5,29,30,54,58 Main surface
6,31 side
7, 32, 61 Internal conductor film
8,33,60 Via hole conductor
11, 36, 37, 38 Mounted parts
12,39 motherboard
13, 14, 40, 41 External electrode
15, 16, 22, 23, 42, 43 grooves
17, 18, 44, 45, 57 chamfer
46 metal cap
51,62 dividing line
52 Parent laminate
53 ceramic green sheet
55 surface conductor film
56,56a Through hole
59 outer conductor
63 Primary laminated structure
64 Remaining laminated structure
65,66 Constraint layer
67 resin layer
68 Elastic body
69 opening
70 Rigid plate

Claims (25)

積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に前記回路要素が設けられた、生の親積層体を作製する工程を備え、
前記生の親積層体を作製する工程は、
前記生の親積層体の第１の主面上であって前記分割線を介して両側の領域に、表面導体膜を形成する工程と、
前記生の親積層体の、前記分割線が通る位置であって、前記表面導体膜が形成された領域の一部をカバーするように、前記第１の主面側からパンチングによって貫通孔を形成し、それによって、前記貫通孔の内周面と前記第１の主面とが交差する角の部分に面取り部を形成するとともに、前記表面導体膜を前記貫通孔の内周面上にまで延びるように変形させる工程と
を備え、さらに、
前記生の親積層体またはこれを分割した後の生の前記積層体を焼成する工程と、
前記生の親積層体または焼成後の前記親積層体を前記分割線に沿って分割する工程と
を備える、積層型セラミック電子部品の製造方法。It is constituted by a plurality of laminated ceramic layers, has a circuit element provided therein, and has first and second main surfaces facing each other and side surfaces connecting between the first and second main surfaces. It is for taking out a plurality of laminates for a plurality of laminated ceramic electronic components by dividing along a predetermined dividing line, and is constituted by a plurality of laminated ceramic green sheets, and the circuit is internally provided. Comprising a step of producing a raw parent laminate provided with the elements,
The step of producing the raw parent laminate,
Forming a surface conductor film on the first main surface of the raw parent laminate and on both sides of the green laminate via the dividing line;
A through-hole is formed by punching from the first main surface side so as to cover a part of the area where the surface conductor film is formed at a position where the dividing line passes in the raw parent laminate. Thereby, a chamfered portion is formed at a corner at which the inner peripheral surface of the through hole intersects with the first main surface, and the surface conductor film extends up to the inner peripheral surface of the through hole. And a step of deforming so that
Firing the raw parent laminate or the raw laminate after dividing the raw parent laminate,
Dividing the green parent laminate or the fired parent laminate along the dividing line. 積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に前記回路要素が設けられた、生の親積層体を作製する工程を備え、
前記生の親積層体を作製する工程は、
前記生の親積層体の第１の主面上であって前記分割線を介して両側の領域に、表面導体膜を形成する工程と、
前記生の親積層体を構成する複数の前記セラミックグリーンシートの一部であって第１の主面側に位置する複数の前記セラミックグリーンシートを積層した１次積層構造物を作製する工程と、
前記１次積層構造物の、前記分割線が通る位置であって、前記表面導体膜が形成された領域の一部をカバーするように、前記第１の主面側からパンチングによって貫通孔を形成し、それによって、前記貫通孔の内周面と前記第１の主面とが交差する角の部分に面取り部を形成するとともに、前記表面導体膜を前記貫通孔の内周面上にまで延びるように変形させる工程と、
次いで、前記１次積層構造物の第２の主面側の主面上に、前記生の親積層体を構成する残りの前記セラミックグリーンシートを積層して、前記生の親積層体を得る工程と
を備え、さらに、
前記生の親積層体またはこれを分割した後の生の前記積層体を焼成する工程と、
前記生の親積層体または焼成後の前記親積層体を前記分割線に沿って分割する工程と
を備える、積層型セラミック電子部品の製造方法。It is constituted by a plurality of laminated ceramic layers, has a circuit element provided therein, and has first and second main surfaces facing each other and side surfaces connecting between the first and second main surfaces. It is for taking out a plurality of laminates for a plurality of laminated ceramic electronic components by dividing along a predetermined dividing line, and is constituted by a plurality of laminated ceramic green sheets, and the circuit is internally provided. Comprising a step of producing a raw parent laminate provided with the elements,
The step of producing the raw parent laminate,
Forming a surface conductor film on the first main surface of the raw parent laminate and on both sides of the green laminate via the dividing line;
A step of producing a primary laminated structure in which a plurality of the ceramic green sheets which are part of the plurality of ceramic green sheets constituting the raw parent laminate and are located on the first main surface side are laminated;
A through-hole is formed by punching from the first main surface side so as to cover a part of a region where the surface conductor film is formed, at a position where the dividing line passes in the primary laminated structure. Thereby, a chamfered portion is formed at a corner at which the inner peripheral surface of the through hole intersects with the first main surface, and the surface conductor film extends up to the inner peripheral surface of the through hole. Deforming so that
Next, a step of laminating the remaining ceramic green sheets constituting the raw parent laminate on the second principal surface of the primary laminated structure to obtain the raw parent laminate And,
Firing the raw parent laminate or the raw laminate after dividing the raw parent laminate,
Dividing the green parent laminate or the fired parent laminate along the dividing line. 前記表面導体膜は、導電性ペーストからなる、請求項１または２に記載の積層型セラミック電子部品の製造方法。The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the surface conductive film is made of a conductive paste. 前記表面導体膜は、前記分割線の各側に互いに分離した状態で形成される、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。4. The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein the surface conductor film is formed on each side of the dividing line so as to be separated from each other. 5. 前記表面導体膜は、前記分割線の両側に跨がるように連続的に形成される、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。4. The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein the surface conductor film is continuously formed so as to straddle both sides of the dividing line. 5. 前記生の親積層体には、特定の前記セラミックグリーンシートを厚み方向に貫通するようにビアホール導体が設けられ、前記貫通孔を形成する工程は、前記ビアホール導体に接続された状態となるように、前記表面導体膜を変形させる工程を備える、請求項１ないし５のいずれかに記載の積層型セラミック電子部品の製造方法。The raw parent laminate is provided with a via-hole conductor so as to penetrate the specific ceramic green sheet in the thickness direction, and the step of forming the through-hole is such that the through-hole is connected to the via-hole conductor. The method for manufacturing a multilayer ceramic electronic component according to claim 1, further comprising a step of deforming the surface conductor film. 前記貫通孔を形成する工程は、前記ビアホール導体を分断して前記貫通孔の内周面上に露出させる工程を備える、請求項６に記載の積層型セラミック電子部品の製造方法。The method for manufacturing a multilayer ceramic electronic component according to claim 6, wherein the step of forming the through-hole includes a step of dividing the via-hole conductor and exposing the via-hole conductor on an inner peripheral surface of the through-hole. 前記生の親積層体の少なくとも前記第１の主面側に、前記焼成工程において焼結しない無機材料を含む拘束層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記拘束層が積層された状態で実施され、前記焼成工程の後、前記拘束層を除去する工程をさらに備える、請求項１ないし７のいずれかに記載の積層型セラミック電子部品の製造方法。Further comprising a step of laminating a constraining layer containing an inorganic material that is not sintered in the firing step on at least the first main surface side of the raw parent laminate, wherein the step of forming the through-hole comprises: The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein the method is performed in a stacked state, and further comprising a step of removing the constraining layer after the firing step. 前記生の親積層体の前記第１の主面側に積層された前記拘束層上に、樹脂材料からなる樹脂層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記樹脂層および前記拘束層が積層された状態で実施される、請求項８に記載の積層型セラミック電子部品の製造方法。The method further comprises: laminating a resin layer made of a resin material on the constraining layer laminated on the first main surface side of the raw parent laminate, wherein the step of forming the through-hole comprises: The method for manufacturing a multilayer ceramic electronic component according to claim 8, wherein the method is performed in a state where the constraining layers are stacked. 前記生の親積層体の前記第１の主面上に、樹脂材料からなる樹脂層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記樹脂層が積層された状態で実施される、請求項１ないし７のいずれかに記載の積層型セラミック電子部品の製造方法。The method further includes a step of laminating a resin layer made of a resin material on the first main surface of the raw parent laminate, and the step of forming the through hole is performed in a state where the resin layer is laminated. The method for manufacturing a multilayer ceramic electronic component according to claim 1. 前記貫通孔を形成する工程の後、前記生の親積層体の前記第１の主面側に弾性体を配置した状態で、前記生の親積層体を積層方向にプレスする工程をさらに備える、請求項１ないし１０のいずれかに記載の積層型セラミック電子部品の製造方法。After the step of forming the through-holes, the method further includes a step of pressing the raw parent laminate in a laminating direction while an elastic body is arranged on the first main surface side of the raw parent laminate. A method for manufacturing a multilayer ceramic electronic component according to claim 1. 前記プレスする工程において、前記生の親積層体と前記弾性体との間に、前記貫通孔に対応する開口が設けられた剛体板が配置される、請求項１１に記載の積層型セラミック電子部品の製造方法。The multilayer ceramic electronic component according to claim 11, wherein in the pressing step, a rigid plate provided with an opening corresponding to the through hole is disposed between the raw parent laminate and the elastic body. Manufacturing method. 前記生の親積層体の前記第１の主面側に、前記焼成工程において焼結しない無機材料を含む拘束層を積層する工程をさらに備え、前記焼成工程は、前記拘束層が積層された前記生の親積層体を焼成するように実施され、前記１次積層構造物に積層される残りの前記セラミックグリーンシートのうち、少なくとも前記貫通孔の底面を与えるセラミックグリーンシートは、前記１次積層構造物を構成する前記セラミックグリーンシートより多くのガラス成分を含む、請求項２に記載の積層型セラミック電子部品の製造方法。The raw parent laminate further includes, on the first main surface side, a step of laminating a constraining layer containing an inorganic material that is not sintered in the firing step, wherein the firing step includes laminating the constraining layer. The ceramic green sheet, which is performed so as to sinter the raw parent laminate and provides at least the bottom surface of the through hole among the remaining ceramic green sheets laminated on the primary laminated structure, is the primary laminated structure The method for manufacturing a multilayer ceramic electronic component according to claim 2, wherein the multilayer ceramic electronic component includes more glass components than the ceramic green sheet constituting the product. 積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、積層体を備え、
前記積層体の前記側面には、前記第１の主面から前記第２の主面に向かって延びる溝が形成され、前記溝の内周面と前記第１の主面とが交差する角の部分には、面取り部が形成され、
前記溝の内周面上から前記面取り部上を通って前記第１の主面上にまで一連に延びる膜状の外部電極が設けられている、積層型セラミック電子部品。It is constituted by a plurality of laminated ceramic layers, has a circuit element provided therein, and has first and second main surfaces facing each other and side surfaces connecting between the first and second main surfaces. Equipped with a laminate,
A groove extending from the first main surface toward the second main surface is formed on the side surface of the stacked body, and an inner peripheral surface of the groove and an angle at which the first main surface intersects the groove. A chamfer is formed in the part,
A multilayer ceramic electronic component provided with a film-like external electrode extending continuously from the inner peripheral surface of the groove to the first main surface through the chamfered portion. 前記溝は、前記第１の主面から前記第２の主面にまで貫通するように延びている、請求項１４に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 14, wherein the groove extends so as to penetrate from the first main surface to the second main surface. 前記外部電極は、前記溝の、前記第２の主面側の端部にまで届くように延びている、請求項１５に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 15, wherein the external electrode extends so as to reach an end of the groove on the second main surface side. 前記外部電極は、前記溝の、前記第２の主面側の端部にまで届かないように延びている、請求項１５に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 15, wherein the external electrode extends so as not to reach an end of the groove on the second main surface side. 前記溝には、特定の前記セラミック層を厚み方向に貫通するビアホール導体の一部によって与えられる外部導体が露出しかつ前記外部電極に連なるように設けられている、請求項１７に記載の積層型セラミック電子部品。The multilayer type according to claim 17, wherein the groove is provided so that an external conductor provided by a part of a via-hole conductor penetrating the specific ceramic layer in a thickness direction is exposed and connected to the external electrode. Ceramic electronic components. 前記溝は、前記第２の主面にまで届かないように延びている、請求項１４に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 14, wherein the groove extends so as not to reach the second main surface. 前記外部電極の、前記溝の内周面上で延びる部分に接続されるように、前記積層体の内部には、特定の前記セラミック層を貫通するビアホール導体が設けられている、請求項１４ないし１９のいずれかに記載の積層型セラミック電子部品。The via-hole conductor penetrating the specific ceramic layer is provided inside the laminate so as to be connected to a portion of the external electrode extending on the inner peripheral surface of the groove, wherein 20. The multilayer ceramic electronic component according to any one of 19. 前記回路要素は、前記セラミック層間の特定の界面に沿って延びる内部導体膜を備え、前記内部導体膜は、前記ビアホール導体に接続されている、請求項２０に記載の積層型セラミック電子部品。21. The multilayer ceramic electronic component according to claim 20, wherein the circuit element includes an internal conductive film extending along a specific interface between the ceramic layers, and the internal conductive film is connected to the via-hole conductor. 前記回路要素は、前記セラミック層間の特定の界面に沿って延びる内部導体膜を備え、前記内部導体膜は、前記外部電極の、前記溝の内周面上で延びる部分に接続されている、請求項１４ないし２１のいずれかに記載の積層型セラミック電子部品。The circuit element includes an internal conductor film extending along a specific interface between the ceramic layers, and the internal conductor film is connected to a portion of the external electrode extending on an inner peripheral surface of the groove. Item 22. The multilayer ceramic electronic component according to any one of Items 14 to 21. 前記外部電極は、当該積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる、請求項１４ないし２２のいずれかに記載の積層型セラミック電子部品。23. The multilayer ceramic electronic component according to claim 14, wherein the external electrode is used so as to be electrically connected to a motherboard on which the multilayer ceramic electronic component is mounted. 前記第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項１４ないし２３のいずれかに記載の積層型セラミック電子部品。24. The multilayer ceramic electronic component according to claim 14, further comprising a mounting component mounted on at least one of the first and second main surfaces. 前記外部電極は、前記搭載部品を覆うように前記積層体にに装着される金属キャップを固定するために用いられる、請求項２４に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 24, wherein the external electrode is used to fix a metal cap attached to the laminate so as to cover the mounted component.
JP2002328129A 2002-11-12 2002-11-12 Laminated ceramic electronic component and its manufacturing method Pending JP2004165343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002328129A JP2004165343A (en) 2002-11-12 2002-11-12 Laminated ceramic electronic component and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002328129A JP2004165343A (en) 2002-11-12 2002-11-12 Laminated ceramic electronic component and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004165343A true JP2004165343A (en) 2004-06-10

Family

ID=32806513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002328129A Pending JP2004165343A (en) 2002-11-12 2002-11-12 Laminated ceramic electronic component and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004165343A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009110286A1 (en) * 2008-03-07 2009-09-11 株式会社村田製作所 Electronic component and method for manufacturing the same
JP2009533880A (en) * 2006-04-14 2009-09-17 ブアンズ・インコーポレイテッド Conductive polymer electronic device capable of surface mounting and manufacturing method thereof
JP2010056413A (en) * 2008-08-29 2010-03-11 Tdk Corp Laminated chip varistor
WO2013118229A1 (en) * 2012-02-10 2013-08-15 太陽インキ製造株式会社 Wiring circuit, wiring board, and method for manufacturing wiring board
JP2015159139A (en) * 2014-02-21 2015-09-03 京セラ株式会社 Wiring board, electronic apparatus, and electronic module

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014140083A (en) * 2006-04-14 2014-07-31 Bourns Inc Conductive polymer ptc devices with surface mountable configuration and methods for manufacturing the same
US9552909B2 (en) 2006-04-14 2017-01-24 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
TWI427646B (en) * 2006-04-14 2014-02-21 Bourns Inc Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
US8542086B2 (en) 2006-04-14 2013-09-24 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JP2009533880A (en) * 2006-04-14 2009-09-17 ブアンズ・インコーポレイテッド Conductive polymer electronic device capable of surface mounting and manufacturing method thereof
JP2013254971A (en) * 2006-04-14 2013-12-19 Bourns Inc Surface mountable conductive polymer electronic devices and methods for manufacturing the same
US9697934B2 (en) 2006-04-14 2017-07-04 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JP4784689B2 (en) * 2008-03-07 2011-10-05 株式会社村田製作所 Electronic component and manufacturing method thereof
WO2009110286A1 (en) * 2008-03-07 2009-09-11 株式会社村田製作所 Electronic component and method for manufacturing the same
JP2010056413A (en) * 2008-08-29 2010-03-11 Tdk Corp Laminated chip varistor
WO2013118229A1 (en) * 2012-02-10 2013-08-15 太陽インキ製造株式会社 Wiring circuit, wiring board, and method for manufacturing wiring board
TWI556292B (en) * 2012-02-10 2016-11-01 Taiyo Ink Mfg Co Ltd Wiring circuit, wiring board, and wiring board
CN103947307A (en) * 2012-02-10 2014-07-23 太阳油墨制造株式会社 Wiring circuit, wiring board, and method for manufacturing wiring board
JP2015159139A (en) * 2014-02-21 2015-09-03 京セラ株式会社 Wiring board, electronic apparatus, and electronic module

Similar Documents

Publication Publication Date Title
JP4404139B2 (en) Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
JP3322199B2 (en) Multilayer ceramic substrate and method of manufacturing the same
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP2001267453A (en) Laminated ceramic electronic component, method of manufacturing the same, and electronic device
JP5278149B2 (en) Circuit board and circuit module
JP2001291955A (en) Multilayered ceramic substrate and manufacturing method therefor, designing method therefor and electronic device
KR20060110331A (en) Composite ceramic substrate
JP5409261B2 (en) Manufacturing method of electronic component mounting board
JP2003188538A (en) Multilayer board and multilayer module
JP4581903B2 (en) Manufacturing method of ceramic electronic component
JP2007048844A (en) Ceramic electronic component and manufacturing method thereof
JP4284782B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP4826253B2 (en) Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP3227648B2 (en) Multilayer circuit board and method of manufacturing the same
JP2004103607A (en) Multilayered ceramic substrate
JP4826348B2 (en) Method for producing multilayer ceramic electronic component with protruding electrodes
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
JP2009147160A (en) Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JPH10200257A (en) Multi-layer circuit board and its manufacture
JP2004207592A (en) Method of producing multilayer ceramics substrate
JP6258679B2 (en) Wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007