JP4284782B2 - Multilayer ceramic substrate and manufacturing method thereof - Google Patents
Multilayer ceramic substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP4284782B2 JP4284782B2 JP28769499A JP28769499A JP4284782B2 JP 4284782 B2 JP4284782 B2 JP 4284782B2 JP 28769499 A JP28769499 A JP 28769499A JP 28769499 A JP28769499 A JP 28769499A JP 4284782 B2 JP4284782 B2 JP 4284782B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer ceramic
- ceramic substrate
- laminate
- shrinkage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、多層セラミック基板を得るための焼成工程において、平面方向の収縮を実質的に生じさせないようにすることができる、多層セラミック基板の製造方法に関するもので、特に、焼成工程において、得られた多層セラミック基板の主面上にバンプ電極やスペーサ等として機能させることができる突起を形成するように改良された、多層セラミック基板の製造方法およびこの方法によって製造された多層セラミック基板に関するものである。
【0002】
【従来の技術】
多層セラミック基板をより多機能化、高密度化、高性能化するためには、このような多層セラミック基板において、高密度に配線を施すことが有効である。
【0003】
しかしながら、多層セラミック基板を得るための焼成工程では、多層セラミック基板の収縮を伴い、また、このような収縮のばらつきも避け難く、そのため、収縮、特に平面方向での収縮およびそのばらつきは、多層セラミック基板における配線の高密度化を阻害する要因となっている。
【0004】
このような背景の下、多層セラミック基板を得るための焼成工程において、平面方向での収縮を抑制できる、いわゆる無収縮プロセスが提案されている。
【0005】
無収縮プロセスでは、セラミック材料を含む複数の基板用グリーンシートが用意されるとともに、基板用グリーンシートの焼成温度では焼結しないセラミックを含む収縮抑制用グリーンシートが用意され、複数の基板用グリーンシートを積層してなる生の基板用積層体をたとえば挟むように、収縮抑制用グリーンシートが配置された、複合積層体が作製され、この複合積層体に対して焼成工程が適用される。
【0006】
この焼成工程においては、基板用積層体を多層セラミック基板とするように、基板用積層体のみが焼結され、収縮抑制用グリーンシートは未焼結の状態で収縮抑制用支持体として存在し、これによる収縮を抑制する力、すなわち拘束力を基板用積層体に作用させることによって、基板用積層体の平面方向での収縮が抑制される。なお、基板用積層体は、この焼成工程において、厚み方向には収縮する。
【0007】
このように、無収縮プロセスによれば、基板用積層体の平面方向での収縮が生じにくいため、得られた多層セラミック基板の平面方向での寸法精度を高めることができ、したがって、多層セラミック基板における配線を有利に高密度化することが可能になる。
【0008】
【発明が解決しようとする課題】
ところで、上述したような多層セラミック基板は、たとえばICを搭載したパッケージやモジュール基板として用いられるが、近年では、ICを複数個搭載したマルチチップモジュール(MCM)基板にも応用されるようになってきている。
【0009】
このような用途に向けられる多層セラミック基板にあっては、配線の高密度化に伴い、マザーボードに搭載して電気的接続を達成するための入出力端子の数も飛躍的に増加しており、そのため、入出力端子において採用される接続形態として、基板表面に2次元的に配列した入出力パッドを半田ボールで接続するボールグリッドアレイ(BGA)タイプが主流となってきている。
【0010】
このようなBGAタイプの多層セラミック基板にあっては、入出力端子の接続を主に半田バンプによって行なっており、一般的には、入出力端子用の導体が充填されたビアホールからオフセットしたランド上にバンプを形成している。
【0011】
しかし、実装密度が高くなるに従って、上述したオフセットはもちろん、ビアホール上でのランド形成さえも困難になってくる。また、半田バンプにおいては比較的多量の半田が用いられるため、たとえば、ビアホール導体に対して、直接、バンプ接続すると、これらビアホール導体と半田バンプと基板との各界面部にストレスが集中しやすくなり、半田または基板に亀裂等の欠陥が生じやすい。
【0012】
一方、ランド上にバンプを形成せずに、直接、薄い半田膜を介して接続する方法もある。
【0013】
しかし、ビアホールに充填された導体の表面と基板の表面とは、同一平面上にないことが多く、たとえば、ビアホール導体の表面が基板の表面より低い位置にあると、接続においてオープン不良が生じやすい。また、基板の反りやうねりについても、これが生じないように高精度に管理する必要がある。基板の平面性を良好にするには、研削、研磨等の後加工を施すことが有効であるが、基板表面全体を加工する必要があり、そのためのコストが嵩むため、あまり実用的であるとは言えない。
【0014】
そこで、この発明の目的は、上述した問題の解決に有効な多層セラミック基板の製造方法およびこの製造方法によって得られる多層セラミック基板を提供しようとすることである。
【0015】
【課題を解決するための手段】
この発明は、まず、セラミック材料からなる積層された複数のセラミック層および配線導体を備える、多層セラミック基板を製造する方法に向けられる。この製造方法では、次のような工程が実施される。
【0016】
セラミック材料を含む複数の基板用グリーンシートが用意されるとともに、基板用グリーンシートの焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシートが用意される。
【0017】
基板用グリーンシートの特定のものには、配線導体が形成され、また、収縮抑制用グリーンシートの特定のものには、穴が設けられる。
【0018】
次いで、複数の基板用グリーンシートを積層してなるもので、配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、およびこの生の基板用積層体の各主面上にそれぞれ積層される収縮抑制用グリーンシートを備える、複合積層体が作製される。この複合積層体においては、生の基板用積層体の少なくとも一方の主面によって閉じられる開口端を有するキャビティが、収縮抑制用グリーンシートに設けられた穴によって形成されている。
【0019】
次に、上述の複合積層体が焼成される。この焼成工程では、多層セラミック基板を得るために基板用積層体を焼結させるが、収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させるとともに、収縮抑制用支持体による拘束力を基板用積層体に作用させて、基板用積層体の平面方向での収縮を抑制しながら、基板用積層体を厚み方向にのみ実質的に収縮させることによって、基板用積層体の一部を前述したキャビティの内面に沿って盛り上がらせるようにされる。
【0020】
次いで、上述した収縮抑制用支持体が除去される。
【0021】
この発明に係る多層セラミック基板の製造方法において、前述のキャビティは、有底の凹部を形成するものであっても、貫通孔を形成するものであってもよい。
【0022】
また、この発明に係る多層セラミック基板の製造方法において、配線導体が、ビアホール導体を備えているとき、生の基板用積層体の主面の、キャビティの開口端を閉じている部分には、このビアホール導体の一方端が位置されていてもよい。
【0023】
また、この発明に係る多層セラミック基板の製造方法において、キャビティの開口端は、スポット形状をなしていても、長手形状をなしていてもよい。
【0024】
また、この発明に係る多層セラミック基板の製造方法において、配線導体は、Ag、Ag−Pt合金、Ag−Pd合金、Cu、Ni、Pt、Pd、W、MoおよびAuからなる群から選ばれた少なくとも1種を主成分とすることが好ましい。
【0025】
また、この発明に係る多層セラミック基板の製造方法において、複合積層体を焼成する工程は、1000℃以下の温度で実施されることが好ましい。
【0026】
上述の場合、収縮抑制用グリーンシートが、アルミナ、ジルコニアおよびマグネシアから選ばれた少なくとも1種を含むことが好ましい。
【0027】
また、この発明に係る多層セラミック基板の製造方法において、複合積層体を焼成するとき、積層方向に10kg/cm2 以下の荷重を加えることが好ましい。
【0028】
この発明は、また、上述したような製造方法によって製造された多層セラミック基板にも向けられる。
【0033】
【発明の実施の形態】
図1ないし図5は、この発明の一実施形態を説明するための図である。ここで、図4には、この実施形態に係る多層セラミック基板1が断面図で示され、図1ないし図3には、この多層セラミック基板1を製造するために実施される工程が順次示され、図5には、多層セラミック基板1の用途の一例が示されている。
【0034】
まず、図4を参照して、多層セラミック基板1の構造について説明する。
【0035】
多層セラミック基板1は、セラミック材料からなる積層された複数のセラミック層2および種々の配線導体を備えている。配線導体としては、セラミック層2間の特定の界面に沿って形成される内部導体3,4,…、ならびに、特定のセラミック層2の厚み方向に貫通して延びるビアホール導体5,6,…を備えている。また、多層セラミック基板1の一方の主面7上には、接続用電極8,9,10,11,12,13,…が形成されている。
【0036】
また、多層セラミック基板1の他方の主面14上には、セラミック層2を構成するセラミック材料からなる突起15,16,…がセラミック層2と一体的に形成されている。図示した突起15および16の各々の頂部には、ビアホール導体5および6の各々の一方端が位置されている。
【0037】
上述したように、ビアホール導体5および6をそれぞれ露出させている突起15および16は、バンプ電極として機能させることができる。
【0038】
図5には、多層セラミック基板1が、図4に示した姿勢と上下逆の姿勢で示されている。図5に示すように、多層セラミック基板1の主面7上には、接続用電極8および9に接続されるようにICチップ17が実装され、接続用電極10および11に接続されるようにチップコンデンサ18が実装され、また、接続用電極12および13に接続されるように厚膜抵抗体19が形成される。
【0039】
このようにして、多層セラミック基板1は、機能モジュールを構成し、たとえばプリント回路基板で構成されるマザーボード20上に搭載される。
【0040】
マザーボード20の一方主面21上には、多層セラミック基板1の突起15および16の各位置に対応して、導電ランド22および23が形成されている。図5に示すように、突起15および16が導電ランド22および23とそれぞれ位置合わせされた状態で、ビアホール導体5および6と導電ランド22および23とをそれぞれ互いに電気的に接続するように半田(図示を省略)が付与される。これによって、多層セラミック基板1のマザーボード20上への搭載が完了する。
【0041】
このような多層セラミック基板1の製造方法について、図1ないし図3を順次参照して説明する。
【0042】
まず、図1を参照して、セラミック層2となるべきセラミック材料を含む複数の基板用グリーンシート24が用意される。基板用グリーンシート24は、たとえば、有機ビヒクル中にアルミナ粉末およびホウ珪酸ガラスからなる混合粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより作製することができる。
【0043】
基板用グリーンシート24は、1000℃以下の温度で焼結可能であることが好ましく、そのため、絶縁材料、磁性材料または誘電体材料としてのセラミック成分に、800℃以下の軟化点を有するガラスを含有することが好ましい。この場合、ガラス成分/セラミック成分の重量比は、100/0ないし5/95の範囲内に選ばれることが好ましい。
【0044】
また、基板用グリーンシート24に含まれるセラミック材料は、900℃以下の温度で液相を生じる液相形成物を含有することが好ましい。この場合、液相形成物の含有量は、セラミック材料全体に対して5〜100重量%の範囲内に選ばれることが好ましい。
【0045】
基板用グリーンシート24の特定のものには、前述した配線導体としての内部導体3,4,…およびビアホール導体5,6,…が形成される。これら配線導体は、Ag、Ag−Pt合金、Ag−Pd合金、Cu、Ni、Pt、Pd、W、MoおよびAuからなる群から少なくとも1種を主成分とするもので、たとえば、このような金属を導電成分として含む導電性ペーストを付与することによって形成されることができる。なお、上述した金属のうち、特に、Ag、Ag−Pt合金、Ag−Pd合金およびCuは、比抵抗が小さいことから、配線導体においてより好適に用いられることができる。
【0046】
また、上述した基板用グリーンシート24の焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシート25および26が用意される。これら収縮抑制用グリーンシート25および26は、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって得ることができる。このようにして得られた収縮抑制用グリーンシート25および26の焼結温度は、1500〜1600℃である。
【0047】
上述したアルミナ粉末に代えて、あるいは、これに加えて、ジルコニアまたはマグネシア等のセラミック粉末を用いることもできる。また、収縮抑制用グリーンシート25および26には、前述した基板用グリーンシート24に含まれるセラミック成分と共通のものを含むことが好ましい。
【0048】
収縮抑制用グリーンシート25および26の特定のもの、すなわち収縮抑制用グリーンシート25には、穴27,28,…が設けられる。これら穴27および28は、基板用グリーンシート24に形成されたビアホール導体5および6の各位置に対応する位置にそれぞれ設けられる。
【0049】
次に、基板用グリーンシート24ならびに収縮抑制用グリーンシート25および26が、図1に示すような順序で積み重ねられ、図2に示すような複合積層体29が作製される。
【0050】
より詳細には、複合積層体29は、複数の基板用グリーンシート24を積層してなる生の基板用積層体30を備えている。基板用積層体30は、図4に示した多層セラミック基板1となるべきもので、配線導体としての内部導体3,4,…ならびにビアホール導体5,6,…を形成している。
【0051】
上述の生の基板用積層体30の一方の主面31上には、穴27および28が設けられた複数の収縮抑制用グリーンシート25が積層され、他方の主面32上には、穴が設けられていない複数の収縮抑制用グリーンシート26が積層されている。
【0052】
基板用積層体30の主面31側に注目すると、収縮用グリーンシート25に設けられた穴27および28は、それぞれ、一連のキャビティ33および34を形成している。これらキャビティ33および34の各々の開口端35および36は、基板用積層体30の主面31によって閉じられている。そして、基板用積層体30の主面31の、キャビティ33および34の開口端35および36を閉じている部分には、ビアホール導体5および6の各一方端がそれぞれ位置されている。
【0053】
図2に示した複合積層体29は、次いで、その積層方向にプレスされる。このプレスには、たとえば、200〜1000kg/cm2 の水圧プレスが適用される。なお、図2には図示しないが、このプレスの結果、キャビティ33および34の開口端35および36を閉じている部分において、基板用積層体30の一部が多少盛り上がることがある。
【0054】
次いで、複合積層体29は、たとえば1000℃以下の温度で焼成される。この焼成工程において、積層方向に10kg/cm2 以下の荷重を加えることが好ましい。
【0055】
上述の焼成の結果、図3に示すように、基板用積層体30が焼結されて、多層セラミック基板1が得られる。また、収縮抑制用グリーンシート25および26は、未焼結の状態で収縮抑制用支持体37および38として存在している。より具体的には、収縮抑制用支持体37および38は、収縮抑制用グリーンシート25および26に含まれていた有機バインダが飛散し、アルミナ多孔質状態となっている。
【0056】
上述したような焼成工程において、収縮抑制用支持体37および38は、未焼結の状態を維持しているので、それによる拘束力を、焼結されようとする基板用積層体30に及ぼし、基板用積層体30の平面方向での収縮を抑制しながら、基板用積層体30を厚み方向にのみ実質的に収縮させるように作用する。その結果、キャビティ33および34の開口端35および36を閉じている部分において、基板用積層体30の一部は、キャビティ33および34の各内面に沿って盛り上がり、焼結された多層セラミック基板1において、突起15および16を形成する。
【0057】
なお、特定的な実施例において、焼結後の多層セラミック基板1の厚みは、焼結前の基板用積層体30の厚みの約0.6倍となることが確認されている。また、複数の収縮抑制用グリーンシート25の合計厚みおよび複数の収縮抑制用グリーンシート26の合計厚みを0.8〜1.0mm程度とし、生の基板用積層体30の厚みを1.2mm程度としながら、穴27および28の各々の断面形状を円形とし、その直径を2mmとした場合、形成される突起15および16は、高さ数100μmで直径2mm程度となることが確認されている。
【0058】
突起15および16の高さは、基板用積層体30の構成材料および厚み、プレス時に付与される圧力、焼成条件、穴27および28の寸法等によって変動するものであるが、これらのパラメータを調節することによって、突起15および16の寸法を種々に変更することができる。
【0059】
次に、収縮抑制用支持体37および38が除去されることによって、図4に示すように、多層セラミック基板1が取り出される。この除去には、湿式ホーニング法、サンドブラスト法、超音波振動法等が適用され、収縮抑制用支持体37および38をたとえば剥離しながら除去するようにされる。
【0060】
その後、前述した接続用電極8〜13が、多層セラミック基板1の主面7上に形成され、ICチップ17、チップコンデンサ18および厚膜抵抗体19等が実装されることによって、機能モジュールとしての多層セラミック基板1が完成される。
【0061】
このようにして得られた多層セラミック基板1によれば、突起15および16が、その各頂部にビアホール導体5および6の各一方端を位置させていてバンプ電極を与えているので、これら突起15および16の各々の高ささえ揃っていれば、主面14に多少の凹凸があっても、図5に示すように、マザーボード20上に問題なく搭載することができる。
【0062】
なお、突起15および16の各高さが揃っていない場合には、たとえば研磨することによって、これら高さを揃えることができ、多層セラミック基板1の主面14の凹凸をなくすための加工を施す場合に比べて、突起15および16の各高さを揃えるための加工は比較にならないほど容易である。
【0063】
ビアホール導体5および6は、セラミックで構成される突起15および16によって補強された状態となっているのでバンプ電極の機械的強度が高く、また、そのため、多層セラミック基板1の取扱性を良好なものとすることができる。
【0064】
図6および図7は、この発明の他の実施形態を説明するための図2および図3にそれぞれ相当する図である。図6および図7において、図2および図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0065】
図2および図3を参照して説明した実施形態では、キャビティ33および34が貫通孔を形成していたが、この実施形態では、キャビティ33aおよび34aが有底の凹部を形成していることを特徴としている。
【0066】
そのため、図6に示すように、基板用積層体30の主面31側においては、穴27および28が設けられた収縮抑制用グリーンシート25が主面31に接するように積層されるが、その上には、穴が設けられていない収縮抑制用グリーンシート26が積層される。
【0067】
したがって、図7に示すように、複合積層体29aの焼成工程を終えたとき、突起15aおよび16aは、キャビティ33aおよび34aの内周面だけでなく、上端面にも規制されて形成されることができる。このことから、突起15aおよび16aの高さを、より厳密に設定することが可能になる。
【0068】
図8は、この発明に従って製造される他の実施形態による多層セラミック基板39を概略的に示す断面図である。この多層セラミック基板39は、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【0069】
このような多層セラミック基板39の一方の主面40上には、接続用電極41および42ならびに突起43および44が形成されている。これら突起43および44は、前述した突起15および16と同様の方法によって形成されたものである。
【0070】
また、多層セラミック基板39の主面40側には、接続用電極41および42に半田付けされかつ突起43および44によって主面40との間隔が規定された状態でICチップのような電子部品45が実装されている。
【0071】
また、多層セラミック基板39は、その他方の主面47上に、半田バンプによる複数の端子電極48を形成している。
【0072】
前述したように、電子部品45を多層セラミック基板39上に実装する場合、電子部品45側に半田46を形成し、これを接続用電極41および42と接触させた状態で、リフローが適用される。このとき、一般に、半田46は比較的柔らかいので、つぶれ等の変形が生じ、接続不良を発生しやすく、そのため、半田46の量や実装の際に電子部品45に加える力の微妙なコントロールが必要である。これに対して、この実施形態によれば、突起43および44がスペーサとして機能するので、このような半田46の量や実装時に加える力の微妙なコントロールが不要となり、したがって、実装のための工程における作業効率を向上させることができる。
【0073】
なお、図8に示した突起43および44は、図5に示すように、マザーボード20上に搭載する場合のスペーサとしても適用することができる。
【0074】
図9は、この発明に従って製造されるさらに他の実施形態による多層セラミック基板49を概略的に示す断面図である。この多層セラミック基板49においても、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【0075】
多層セラミック基板49の一方の主面50上には、セラミック材料からなる2条のリブ状の突起51および52が互いに間隔を置いて形成されている。これら突起51および52は、前述した突起15および16と同様の方法によって形成されたものである。
【0076】
突起51および52が形成された主面50側には、いくつかの電子部品53が実装され、これら電子部品53を覆うように、キャップ54が配置されている。キャップ54は、その下端縁を2条のリブ状の突起51および52に間に位置させながら、樹脂55によって固着される。このキャップ54は、シールド機能を果たすものである。
【0077】
この実施形態において、突起51および52は、ポッティングによって付与される樹脂55の流れ出しを防ぐダムとして機能している。
【0078】
なお、このような突起51および52は、半田の流れ出しを防ぐためのダムとしても機能させることができる。
【0079】
図10は、この発明に従って製造されるさらに他の実施形態による多層セラミック基板56を概略的に示す断面図である。この多層セラミック基板56においても、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【0080】
多層セラミック基板56の一方の主面57上には、セラミック材料からなる囲まれた壁状の突起58が形成されている。この突起58も、前述した突起15および16と同様の方法によって形成されたものである。
【0081】
この突起58が形成された主面57側であって、突起58によって囲まれた領域内には、いくつかの電子部品59が実装されている。そして、壁状の突起58によって囲まれた空間を閉じるように、蓋60が配置されている。この蓋60は、たとえばシールド機能を果たすものであるが、それ以外に、温度補償水晶発振器(TCXO)等のように回路モジュール構成を担うものであってもよい。
【0082】
以上、この発明を図示したいくつかの実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形が可能である。
【0083】
たとえば、図4に示した多層セラミック基板1における配線導体の設計は、単なる一例にすぎず、その他、種々の回路設計を多層セラミック基板において採用することができる。また、多層セラミック基板内に、たとえば、コンデンサ、インダクタ、抵抗等の受動部品が内蔵されていてもよい。この場合、特にコンデンサおよびインダクタについては、ブロック状の部品とすることが望ましい。
【0084】
また、多層セラミック基板1の図4における下方の主面7上にも、突起15および16と同様の方法によって、突起が形成されてもよい。この突起は、たとえば、図8に示す突起43および44と同様、電子部品を実装する際のスペーサとして用いることができる。
【0085】
【発明の効果】
以上のように、この発明に係る多層セラミック基板の製造方法によれば、複数の基板用グリーンシートを積層してなるもので、配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、およびこの生の基板用積層体の各主面上にそれぞれ積層される収縮抑制用グリーンシートを備える、複合積層体を作製した上で、この複合積層体を焼成することによって、収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させながら、基板用積層体を焼結させて多層セラミック基板を得るようにしているので、基板用積層体の平面方向での収縮が抑制され、また、この収縮のばらつきも低減されるので、得られた多層セラミック基板の寸法精度を高くすることができ、配線導体による配線の高密度化を図ることができる。
【0086】
また、焼成工程に付される上述の複合積層体は、生の基板用積層体の少なくとも一方の主面によって閉じられる開口端を有するキャビティが、収縮抑制用グリーンシートに設けられた穴によって形成されている。したがって、焼成工程において、収縮抑制用支持体による拘束力を基板用積層体に作用させて、基板用積層体の平面方向での収縮を抑制しながら、基板用積層体を厚み方向にのみ実質的に収縮させることができるので、基板用積層体の一部をキャビティの内面に沿って盛り上がらせ、それによって、突起を容易に形成することができる。
【0087】
この突起の形状は、キャビティの開口端の形状に左右され、たとえば、キャビティの開口端がスポット形状をなしている場合には、スポット状に突出する突起が形成され、キャビティの開口端が長手形状をなしている場合には、長手方向に延びる突起が形成されることができる。
【0088】
また、前述した複合積層体において、生の基板用積層体の主面の、キャビティの開口端を閉じている部分に、ビアホール導体の一方端が位置されていると、突起の頂部に、ビアホール導体の一方端を位置させることができ、このような突起をバンプ電極として機能させることができる。この場合、この発明によれば、多数の突起を比較的狭い面積内に形成することができるので、バンプ電極の分布密度を高めることができ、多層セラミック基板の配線の高密度化に対応することができる。また、バンプ電極となる突起の高さを揃えることも容易であり、したがって、これによる電気的接続においてオープン不良を招きにくくすることができる。
【0089】
また、この発明によれば、上述したようなバンプ電極として機能する突起の他、多層セラミック基板上に実装される電子部品との間で適正な半田付けを達成するためのスペーサとして機能する突起や、キャップの下端縁を位置決めしかつこれを固着するための樹脂の流れ出しを防止するためのリブ状の突起や、蓋が配置され閉じられた空間を規定するための壁状の突起等を備える、多層セラミック基板を容易に製造することができる。
【0090】
また、この発明に係る多層セラミック基板の製造方法に備える複合積層体を焼成する工程において、積層方向に10kg/cm以下の荷重を加えるようにすれば、得られた多層セラミック基板に反りやうねりなどの不所望な変形が生じることを有利に防止できるとともに、突起の形成のための基板用積層体の一部の盛り上がりをより確実に生じさせることができる。
【0091】
また、盛り上がりをその内部において生じさせるキャビティが有底の凹部を形成していると、突起の高さをより厳密にコントロールすることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態による多層セラミック基板の製造方法において用意される複数の基板用グリーンシート24ならびに複数の収縮抑制用グリーンシート25および26を、これらの積層順序に従って配列して示す断面図である。
【図2】図1に示した基板用グリーンシート24ならびに収縮抑制用グリーンシート25および26を積層して得られた複合積層体29を示す断面図である。
【図3】図2に示した複合積層体29を焼成した後の状態を示す断面図である。
【図4】図3に示した収縮抑制用支持体37および38を除去して得られた多層セラミック基板1を示す断面図である。
【図5】図4に示した多層セラミック基板1をマザーボード20上に搭載した状態を示す断面図である。
【図6】この発明の他の実施形態を説明するための図2に相当する図であって、複合積層体29aを示す断面図である。
【図7】図6に示した複合積層体29aの焼成後の状態を示す、図3に相当する断面図である。
【図8】この発明に従って製造される他の実施形態による多層セラミック基板39を概略的に示す断面図である。
【図9】この発明に従って製造されるさらに他の実施形態による多層セラミック基板49を概略的に示す断面図である。
【図10】この発明に従って製造されるさらに他の実施形態による多層セラミック基板56を概略的に示す断面図である。
【符号の説明】
1,39,49,56 多層セラミック基板
2 セラミック層
3,4 内部導体
5,6 ビアホール導体
7,14,31,32,40,47,50,57 主面
8〜13,41,42 接続用電極
15,16,15a,16a,43,44,51,52,58 突起
24 基板用グリーンシート
25,26 収縮抑制用グリーンシート
27,28 穴
29,29a 複合積層体
30 基板用積層体
33,34,33a,34a キャビティ
35,36 開口端
37,38 収縮抑制用支持体
45 電子部品
46 半田
54 キャップ
60 蓋[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer ceramic substrate that can substantially prevent shrinkage in a planar direction in a firing step for obtaining a multilayer ceramic substrate, and is particularly obtained in the firing step. The present invention relates to a method for manufacturing a multilayer ceramic substrate and a multilayer ceramic substrate manufactured by this method, which are improved to form protrusions that can function as bump electrodes, spacers, etc. on the main surface of the multilayer ceramic substrate. .
[0002]
[Prior art]
In order to increase the functionality, density, and performance of a multilayer ceramic substrate, it is effective to provide wiring at a high density in such a multilayer ceramic substrate.
[0003]
However, the firing process for obtaining a multilayer ceramic substrate involves shrinkage of the multilayer ceramic substrate and it is difficult to avoid such variations in shrinkage. This is a factor that hinders the high density of wiring on the substrate.
[0004]
Under such a background, a so-called non-shrinking process has been proposed that can suppress shrinkage in a planar direction in a firing step for obtaining a multilayer ceramic substrate.
[0005]
In the non-shrink process, a plurality of substrate green sheets containing a ceramic material are prepared, and a shrinkage-suppressing green sheet containing a ceramic that is not sintered at the firing temperature of the substrate green sheet is prepared. For example, a composite laminate in which a green sheet for suppressing shrinkage is disposed so as to sandwich a raw laminate for a substrate obtained by laminating a substrate is produced, and a firing process is applied to the composite laminate.
[0006]
In this firing step, only the substrate laminate is sintered so that the substrate laminate is a multilayer ceramic substrate, and the shrinkage suppressing green sheet exists as a shrinkage suppressing support in an unsintered state, By applying a force that suppresses shrinkage, that is, a restraining force, to the substrate laminate, shrinkage in the planar direction of the substrate laminate is suppressed. The substrate laminate shrinks in the thickness direction in this firing step.
[0007]
As described above, according to the non-shrinkage process, it is difficult to cause shrinkage in the planar direction of the laminate for a substrate, so that the dimensional accuracy in the planar direction of the obtained multilayer ceramic substrate can be increased. It is possible to advantageously increase the density of the wiring in.
[0008]
[Problems to be solved by the invention]
By the way, the multilayer ceramic substrate as described above is used, for example, as a package or module substrate on which an IC is mounted. Recently, however, it has been applied to a multichip module (MCM) substrate on which a plurality of ICs are mounted. ing.
[0009]
In multilayer ceramic substrates intended for such applications, the number of input / output terminals for achieving electrical connection by mounting on a motherboard has increased dramatically with the increase in wiring density. For this reason, a ball grid array (BGA) type in which input / output pads arranged two-dimensionally on a substrate surface are connected by solder balls has become the mainstream as a connection form adopted in the input / output terminals.
[0010]
In such a BGA type multi-layer ceramic substrate, the input / output terminals are connected mainly by solder bumps. In general, on the land offset from the via hole filled with the conductor for the input / output terminals. Bumps are formed on.
[0011]
However, as the mounting density increases, not only the offset described above but also the land formation on the via hole becomes difficult. In addition, since a relatively large amount of solder is used in the solder bumps, for example, if the bump connection is made directly to the via hole conductor, the stress tends to concentrate on each interface portion between the via hole conductor, the solder bump, and the substrate. Defects such as cracks are likely to occur in the solder or the substrate.
[0012]
On the other hand, there is also a method of connecting directly via a thin solder film without forming bumps on the lands.
[0013]
However, the surface of the conductor filled in the via hole and the surface of the substrate are often not on the same plane. For example, if the surface of the via hole conductor is lower than the surface of the substrate, an open defect is likely to occur in connection. . Further, it is necessary to manage the substrate warpage and waviness with high accuracy so that this does not occur. In order to improve the flatness of the substrate, post-processing such as grinding and polishing is effective. However, it is necessary to process the entire surface of the substrate, and the cost for that is increased, so that it is not practical. I can't say that.
[0014]
Accordingly, an object of the present invention is to provide a method for producing a multilayer ceramic substrate effective for solving the above-described problems and a multilayer ceramic substrate obtained by this production method.
[0015]
[Means for Solving the Problems]
The present invention is first directed to a method of manufacturing a multilayer ceramic substrate comprising a plurality of laminated ceramic layers and wiring conductors made of a ceramic material. In this manufacturing method, the following steps are performed.
[0016]
A plurality of substrate green sheets containing a ceramic material are prepared, and a plurality of shrinkage suppressing green sheets containing a ceramic that is not sintered at the firing temperature of the substrate green sheet.
[0017]
A wiring conductor is formed in a specific green sheet for a substrate, and a hole is provided in a specific green sheet for shrinkage suppression.
[0018]
Next, a plurality of green sheets for a substrate are laminated, forming a wiring conductor, a raw substrate laminate to be a multilayer ceramic substrate, and each main surface of the raw substrate laminate A composite laminate including the shrinkage-suppressing green sheets that are laminated to each other is produced. In this composite laminate, a cavity having an open end closed by at least one main surface of the raw substrate laminate is formed by a hole provided in the shrinkage-suppressing green sheet.
[0019]
Next, the composite laminate described above is fired. In this firing step, the laminate for substrate is sintered in order to obtain a multilayer ceramic substrate, but the shrinkage-suppressing green sheet is present as a shrinkage-suppressing support in an unsintered state, and the shrinkage-suppressing support is used. A restraint force is applied to the substrate laminate so that the substrate laminate is substantially contracted only in the thickness direction while suppressing shrinkage in the plane direction of the substrate laminate. The portion is raised along the inner surface of the cavity described above.
[0020]
Next, the above-described shrinkage suppression support is removed.
[0021]
In the method for manufacturing a multilayer ceramic substrate according to the present invention, the aforementioned cavity may form a bottomed recess or a through hole.
[0022]
Further, in the method for manufacturing a multilayer ceramic substrate according to the present invention, when the wiring conductor includes a via-hole conductor, the portion of the main surface of the raw substrate laminate that closes the open end of the cavity One end of the via-hole conductor may be positioned.
[0023]
In the method for manufacturing a multilayer ceramic substrate according to the present invention, the open end of the cavity may have a spot shape or a longitudinal shape.
[0024]
In the method for manufacturing a multilayer ceramic substrate according to the present invention, the wiring conductor is selected from the group consisting of Ag, Ag—Pt alloy, Ag—Pd alloy, Cu, Ni, Pt, Pd, W, Mo, and Au. It is preferable to use at least one kind as a main component.
[0025]
In the method for producing a multilayer ceramic substrate according to the present invention, the step of firing the composite laminate is preferably performed at a temperature of 1000 ° C. or lower.
[0026]
In the case described above, it is preferable that the shrinkage-suppressing green sheet contains at least one selected from alumina, zirconia and magnesia.
[0027]
Further, in the method for producing a multilayer ceramic substrate according to the present invention, when the composite laminate is fired, 10 kg / cm in the lamination direction.2It is preferable to apply the following loads.
[0028]
The present invention is also directed to a multilayer ceramic substrate manufactured by the manufacturing method as described above..
[0033]
DETAILED DESCRIPTION OF THE INVENTION
1 to 5 are diagrams for explaining an embodiment of the present invention. Here, FIG. 4 shows a cross-sectional view of the multilayer
[0034]
First, the structure of the multilayer
[0035]
The multilayer
[0036]
Further, on the other
[0037]
As described above, the
[0038]
In FIG. 5, the multilayer
[0039]
In this way, the multilayer
[0040]
[0041]
A method for manufacturing such a multilayer
[0042]
First, referring to FIG. 1, a plurality of
[0043]
The substrate
[0044]
Moreover, it is preferable that the ceramic material contained in the substrate
[0045]
The
[0046]
Further, a plurality of shrinkage-suppressing
[0047]
In place of or in addition to the above-mentioned alumina powder, ceramic powder such as zirconia or magnesia can also be used. The shrinkage-suppressing
[0048]
A specific one of the shrinkage suppressing
[0049]
Next, the substrate
[0050]
More specifically, the composite laminate 29 includes a
[0051]
A plurality of shrinkage-suppressing
[0052]
When attention is paid to the
[0053]
The composite laminate 29 shown in FIG. 2 is then pressed in the lamination direction. For this press, for example, 200 to 1000 kg / cm2The hydraulic press is applied. Although not shown in FIG. 2, as a result of this pressing, a part of the
[0054]
Next, the composite laminate 29 is fired at a temperature of 1000 ° C. or lower, for example. In this firing step, 10 kg / cm in the stacking direction2It is preferable to apply the following loads.
[0055]
As a result of the above-mentioned firing, as shown in FIG. 3, the multilayer body for
[0056]
In the firing step as described above, the shrinkage-suppressing
[0057]
In a specific example, it has been confirmed that the thickness of the multilayer
[0058]
The heights of the
[0059]
Next, by removing the shrinkage suppression supports 37 and 38, the multilayer
[0060]
Thereafter, the above-described
[0061]
According to the multilayer
[0062]
If the heights of the
[0063]
Since the via-
[0064]
FIGS. 6 and 7 are diagrams corresponding to FIGS. 2 and 3 for describing another embodiment of the present invention, respectively. 6 and 7, elements corresponding to those shown in FIGS. 2 and 3 are denoted by the same reference numerals, and redundant description is omitted.
[0065]
In the embodiment described with reference to FIGS. 2 and 3, the
[0066]
Therefore, as shown in FIG. 6, on the
[0067]
Therefore, as shown in FIG. 7, when the firing process of the
[0068]
FIG. 8 is a sectional view schematically showing a multilayer ceramic substrate 39 manufactured according to another embodiment of the present invention. Although not shown, the multilayer ceramic substrate 39 includes a plurality of laminated ceramic layers and wiring conductors made of a ceramic material.
[0069]
On one
[0070]
Further, on the
[0071]
The multilayer ceramic substrate 39 has a plurality of
[0072]
As described above, when the
[0073]
The
[0074]
FIG. 9 is a sectional view schematically showing a multilayer
[0075]
On one
[0076]
Several
[0077]
In this embodiment, the
[0078]
[0079]
FIG. 10 is a cross-sectional view schematically showing a multilayer
[0080]
On one
[0081]
Several
[0082]
Although the present invention has been described above with reference to some illustrated embodiments, various other modifications are possible within the scope of the present invention.
[0083]
For example, the design of the wiring conductor in the multilayer
[0084]
Also, protrusions may be formed on the lower main surface 7 of the multilayer
[0085]
【The invention's effect】
As described above, according to the method for manufacturing a multilayer ceramic substrate according to the present invention, a raw substrate which is formed by laminating a plurality of substrate green sheets and which forms a wiring conductor and is to be a multilayer ceramic substrate A composite laminate comprising a laminate for use and a shrinkage-suppressing green sheet that is laminated on each main surface of the raw substrate laminate, and then shrinking by firing the composite laminate While the suppression green sheet is present as a support for suppressing shrinkage in an unsintered state, the multilayer body for the substrate is obtained by sintering the multilayer body for the substrate. Since shrinkage is suppressed and variation in shrinkage is also reduced, it is possible to increase the dimensional accuracy of the obtained multilayer ceramic substrate and to increase the density of wiring by the wiring conductor. Kill.
[0086]
Further, in the above-described composite laminate subjected to the firing step, a cavity having an open end closed by at least one main surface of the raw substrate laminate is formed by a hole provided in the shrinkage-suppressing green sheet. ing. Therefore, in the firing step, the substrate laminate is substantially only in the thickness direction while restraining the shrinkage in the plane direction of the substrate laminate by causing the restraint force by the shrinkage suppression support to act on the substrate laminate. Therefore, a part of the laminated body for the substrate is raised along the inner surface of the cavity, whereby the protrusion can be easily formed.
[0087]
The shape of the protrusion depends on the shape of the opening end of the cavity. For example, when the opening end of the cavity has a spot shape, a protrusion protruding in a spot shape is formed, and the opening end of the cavity has a longitudinal shape. In this case, a protrusion extending in the longitudinal direction can be formed.
[0088]
Further, in the composite laminate described above, when one end of the via-hole conductor is located in a portion of the main surface of the raw substrate laminate that closes the open end of the cavity, the via-hole conductor is formed on the top of the protrusion. One end of the projection can be positioned, and such a projection can function as a bump electrode. In this case, according to the present invention, since a large number of protrusions can be formed in a relatively small area, the distribution density of the bump electrodes can be increased, and the wiring density of the multilayer ceramic substrate can be increased. Can do. In addition, it is easy to make the heights of the projections to be bump electrodes uniform, and therefore it is possible to make it difficult to cause open defects in the electrical connection.
[0089]
Further, according to the present invention, in addition to the protrusions functioning as bump electrodes as described above, the protrusions functioning as spacers for achieving proper soldering with electronic components mounted on the multilayer ceramic substrate, , Including a rib-like protrusion for positioning the lower end edge of the cap and preventing the resin from flowing out for fixing the cap, a wall-like protrusion for defining a closed space where the lid is disposed, and the like. A multilayer ceramic substrate can be easily manufactured.
[0090]
Further, in the step of firing the composite laminate provided for the method for producing a multilayer ceramic substrate according to the present invention, if a load of 10 kg / cm or less is applied in the laminating direction, the obtained multilayer ceramic substrate is warped or waved. Undesirable deformation of the substrate can be advantageously prevented, and a part of the substrate laminate for the formation of protrusions can be more reliably raised.
[0091]
In addition, if the cavity that causes the swell in the inside forms a bottomed recess, the height of the protrusion can be controlled more strictly.
[Brief description of the drawings]
FIG. 1 shows a plurality of substrate
2 is a cross-sectional view showing a composite laminate 29 obtained by laminating the substrate
FIG. 3 is a cross-sectional view showing a state after firing the composite laminate 29 shown in FIG.
4 is a cross-sectional view showing a multilayer
5 is a cross-sectional view showing a state in which the multilayer
6 is a view corresponding to FIG. 2 for explaining another embodiment of the present invention, and is a cross-sectional view showing a
7 is a cross-sectional view corresponding to FIG. 3, showing a state after firing of the
FIG. 8 is a cross-sectional view schematically showing a multilayer ceramic substrate 39 according to another embodiment manufactured according to the present invention.
FIG. 9 is a cross-sectional view schematically showing a multilayer
FIG. 10 is a cross-sectional view schematically showing a multilayer
[Explanation of symbols]
1,39,49,56 Multilayer ceramic substrate
2 Ceramic layer
3, 4 Inner conductor
5,6 Via-hole conductor
7, 14, 31, 32, 40, 47, 50, 57 Main surface
8-13, 41, 42 Connecting electrode
15, 16, 15a, 16a, 43, 44, 51, 52, 58 Projection
24 Green sheet for substrates
25,26 Green sheet for shrinkage suppression
27, 28 holes
29, 29a Composite laminate
30 Laminate for substrate
33, 34, 33a, 34a cavity
35, 36 Open end
37,38 Shrinkage suppression support
45 Electronic components
46 Solder
54 cap
60 lids
Claims (11)
前記セラミック材料を含む複数の基板用グリーンシートを用意する工程と、
前記基板用グリーンシートの焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシートを用意する工程と、
前記基板用グリーンシートの特定のものに前記配線導体を形成する工程と、
前記収縮抑制用グリーンシートの特定のものに穴を設ける工程と、
複数の前記基板用グリーンシートを積層してなるもので、前記配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、および前記生の基板用積層体の各主面上にそれぞれ積層される前記収縮抑制用グリーンシートを備え、かつ、前記生の基板用積層体の少なくとも一方の前記主面によって閉じられる開口端を有するキャビティが、前記収縮抑制用グリーンシートに設けられた前記穴によって形成されている、そのような複合積層体を作製する工程と、
多層セラミック基板を得るために前記基板用積層体を焼結させるが、前記収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させるとともに、前記収縮抑制用支持体による拘束力を前記基板用積層体に作用させて、前記基板用積層体の平面方向での収縮を抑制しながら、前記基板用積層体を厚み方向にのみ実質的に収縮させることによって、前記基板用積層体の一部を前記キャビティの内面に沿って盛り上がらせるように、前記複合積層体を焼成する工程と、
前記収縮抑制用支持体を除去する工程と
を備える、多層セラミック基板の製造方法。A method for producing a multilayer ceramic substrate comprising a plurality of laminated ceramic layers and wiring conductors made of a ceramic material,
Preparing a plurality of substrate green sheets containing the ceramic material;
Preparing a plurality of shrinkage-suppressing green sheets containing ceramic that is not sintered at the firing temperature of the substrate green sheet;
Forming the wiring conductor on a specific one of the substrate green sheets;
Providing a hole in a specific one of the shrinkage-suppressing green sheets;
A laminate of a plurality of green sheets for a substrate, forming the wiring conductor, on a main substrate laminate to be a multilayer ceramic substrate, and on each main surface of the raw substrate laminate The shrinkage-suppressing green sheet is provided with a cavity having an opening end that is closed by at least one of the main surfaces of the raw substrate laminate. Forming such a composite laminate formed by the holes;
In order to obtain the multilayer ceramic substrate, the substrate laminate is sintered, but the shrinkage-suppressing green sheet is present as a shrinkage-suppressing support in an unsintered state, and the restraining force by the shrinkage-suppressing support The substrate laminate is substantially contracted only in the thickness direction while suppressing shrinkage in the plane direction of the substrate laminate by causing the substrate laminate to act on the substrate laminate. Firing the composite laminate so that a part of the cavity is raised along the inner surface of the cavity;
And a step of removing the shrinkage-suppressing support.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28769499A JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28769499A JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111223A JP2001111223A (en) | 2001-04-20 |
JP4284782B2 true JP4284782B2 (en) | 2009-06-24 |
Family
ID=17720533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28769499A Expired - Fee Related JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4284782B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102083269A (en) * | 2011-01-22 | 2011-06-01 | 苏州达方电子有限公司 | Ceramic circuit substrate and manufacturing method thereof |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008217A (en) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | Method of manufacturing low-temperature baking ceramic board having cavity |
JP2003249756A (en) * | 2002-02-26 | 2003-09-05 | Kyocera Corp | Method for producing glass ceramic substrate |
US7381283B2 (en) | 2002-03-07 | 2008-06-03 | Yageo Corporation | Method for reducing shrinkage during sintering low-temperature-cofired ceramics |
JP4577479B2 (en) | 2003-04-15 | 2010-11-10 | Tdk株式会社 | Sheet forming method having different material parts and sheet having different material parts used for multilayer wiring board formation |
DE102004043273A1 (en) * | 2003-09-09 | 2005-05-04 | Ngk Spark Plug Co | Process for producing a ceramic substrate and ceramic substrate |
KR20060108908A (en) * | 2005-04-13 | 2006-10-18 | 삼성전기주식회사 | Method of manufacturing layer-built type ceramic substrate |
EP1954111B1 (en) | 2005-11-25 | 2011-12-14 | Murata Manufacturing Co., Ltd. | Process for producing multilayer ceramic substrate |
KR101073873B1 (en) * | 2006-06-02 | 2011-10-14 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic substrate, method for producing the same and electronic component |
KR101142574B1 (en) * | 2010-06-11 | 2012-05-11 | 이광무 | The liquid container that discharge control is possible |
-
1999
- 1999-10-08 JP JP28769499A patent/JP4284782B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102083269A (en) * | 2011-01-22 | 2011-06-01 | 苏州达方电子有限公司 | Ceramic circuit substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2001111223A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8304661B2 (en) | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component | |
US8003438B2 (en) | Circuit module and manufacturing method thereof | |
JP3687484B2 (en) | Method for manufacturing ceramic substrate and unfired ceramic substrate | |
JP3531573B2 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device | |
WO2007049458A1 (en) | Stacked electronic component, electronic device and method for manufacturing stacked electronic component | |
JP5278149B2 (en) | Circuit board and circuit module | |
US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
JP4284782B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4826356B2 (en) | Manufacturing method of ceramic substrate | |
JP2005209881A (en) | Ceramic laminated substrate and high frequency electronic component | |
US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
JP4899645B2 (en) | Module parts and manufacturing method thereof | |
US20030015277A1 (en) | Process for the manufacture of multilayer ceramic substrates | |
JP2004247334A (en) | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
JP4565383B2 (en) | Multilayer ceramic substrate with cavity and method for manufacturing the same | |
US20210304951A1 (en) | Method of manufacturing coil component | |
JP4370663B2 (en) | MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP2006108483A (en) | Multilayered ceramic board having cavity and its manufacturing method | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP4038610B2 (en) | Manufacturing method of ceramic substrate | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
WO2022270299A1 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
JP2004207592A (en) | Method of producing multilayer ceramics substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4284782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |