JP2001111223A - Multilayer ceramic board and manufacturing method therefor - Google Patents
Multilayer ceramic board and manufacturing method thereforInfo
- Publication number
- JP2001111223A JP2001111223A JP28769499A JP28769499A JP2001111223A JP 2001111223 A JP2001111223 A JP 2001111223A JP 28769499 A JP28769499 A JP 28769499A JP 28769499 A JP28769499 A JP 28769499A JP 2001111223 A JP2001111223 A JP 2001111223A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer ceramic
- laminate
- ceramic substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、多層セラミック
基板を得るための焼成工程において、平面方向の収縮を
実質的に生じさせないようにすることができる、多層セ
ラミック基板の製造方法に関するもので、特に、焼成工
程において、得られた多層セラミック基板の主面上にバ
ンプ電極やスペーサ等として機能させることができる突
起を形成するように改良された、多層セラミック基板の
製造方法およびこの方法によって製造された多層セラミ
ック基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic substrate, which can substantially prevent shrinkage in a planar direction in a firing step for obtaining a multilayer ceramic substrate. In the firing step, a method for manufacturing a multilayer ceramic substrate and an improved method for forming a projection which can function as a bump electrode, a spacer, or the like on a main surface of the obtained multilayer ceramic substrate, and a method for manufacturing the multilayer ceramic substrate. The present invention relates to a multilayer ceramic substrate.
【０００２】[0002]
【従来の技術】多層セラミック基板をより多機能化、高
密度化、高性能化するためには、このような多層セラミ
ック基板において、高密度に配線を施すことが有効であ
る。2. Description of the Related Art In order to increase the functionality, density and performance of a multilayer ceramic substrate, it is effective to provide high-density wiring in such a multilayer ceramic substrate.
【０００３】しかしながら、多層セラミック基板を得る
ための焼成工程では、多層セラミック基板の収縮を伴
い、また、このような収縮のばらつきも避け難く、その
ため、収縮、特に平面方向での収縮およびそのばらつき
は、多層セラミック基板における配線の高密度化を阻害
する要因となっている。However, the firing step for obtaining the multilayer ceramic substrate involves shrinkage of the multilayer ceramic substrate, and it is difficult to avoid such variation in shrinkage. This is a factor that hinders high-density wiring in the multilayer ceramic substrate.
【０００４】このような背景の下、多層セラミック基板
を得るための焼成工程において、平面方向での収縮を抑
制できる、いわゆる無収縮プロセスが提案されている。[0004] Against this background, a so-called non-shrinkage process has been proposed that can suppress shrinkage in a planar direction in a firing step for obtaining a multilayer ceramic substrate.
【０００５】無収縮プロセスでは、セラミック材料を含
む複数の基板用グリーンシートが用意されるとともに、
基板用グリーンシートの焼成温度では焼結しないセラミ
ックを含む収縮抑制用グリーンシートが用意され、複数
の基板用グリーンシートを積層してなる生の基板用積層
体をたとえば挟むように、収縮抑制用グリーンシートが
配置された、複合積層体が作製され、この複合積層体に
対して焼成工程が適用される。In the non-shrinkage process, a plurality of substrate green sheets containing a ceramic material are prepared,
A shrinkage suppressing green sheet including a ceramic that does not sinter at the firing temperature of the substrate green sheet is prepared, and a shrinkage suppressing green sheet is sandwiched, for example, by sandwiching a raw substrate laminate obtained by laminating a plurality of substrate green sheets. A composite laminate in which the sheets are arranged is produced, and a firing step is applied to the composite laminate.
【０００６】この焼成工程においては、基板用積層体を
多層セラミック基板とするように、基板用積層体のみが
焼結され、収縮抑制用グリーンシートは未焼結の状態で
収縮抑制用支持体として存在し、これによる収縮を抑制
する力、すなわち拘束力を基板用積層体に作用させるこ
とによって、基板用積層体の平面方向での収縮が抑制さ
れる。なお、基板用積層体は、この焼成工程において、
厚み方向には収縮する。In this firing step, only the substrate laminate is sintered so that the substrate laminate becomes a multilayer ceramic substrate, and the shrinkage suppressing green sheet is used as a shrinkage suppressing support in an unsintered state. Existence, and a force for suppressing shrinkage due to this, that is, a restraining force is applied to the laminate for a substrate, so that the contraction of the laminate for a substrate in the planar direction is suppressed. In addition, the laminated body for a substrate, in this firing step,
Shrinks in the thickness direction.
【０００７】このように、無収縮プロセスによれば、基
板用積層体の平面方向での収縮が生じにくいため、得ら
れた多層セラミック基板の平面方向での寸法精度を高め
ることができ、したがって、多層セラミック基板におけ
る配線を有利に高密度化することが可能になる。As described above, according to the non-shrinkage process, the shrinkage of the laminated body for a substrate in the plane direction is unlikely to occur, so that the dimensional accuracy of the obtained multilayer ceramic substrate in the plane direction can be improved. It is possible to advantageously increase the density of wiring in the multilayer ceramic substrate.
【０００８】[0008]
【発明が解決しようとする課題】ところで、上述したよ
うな多層セラミック基板は、たとえばＩＣを搭載したパ
ッケージやモジュール基板として用いられるが、近年で
は、ＩＣを複数個搭載したマルチチップモジュール（Ｍ
ＣＭ）基板にも応用されるようになってきている。By the way, the above-mentioned multilayer ceramic substrate is used, for example, as a package or a module substrate on which ICs are mounted. In recent years, a multi-chip module (M) having a plurality of ICs mounted thereon has been used.
(CM) substrates.
【０００９】このような用途に向けられる多層セラミッ
ク基板にあっては、配線の高密度化に伴い、マザーボー
ドに搭載して電気的接続を達成するための入出力端子の
数も飛躍的に増加しており、そのため、入出力端子にお
いて採用される接続形態として、基板表面に２次元的に
配列した入出力パッドを半田ボールで接続するボールグ
リッドアレイ（ＢＧＡ）タイプが主流となってきてい
る。[0009] In a multilayer ceramic substrate intended for such an application, the number of input / output terminals for achieving electrical connection by mounting on a motherboard has dramatically increased with the increase in wiring density. Therefore, as a connection form adopted for the input / output terminals, a ball grid array (BGA) type in which input / output pads arranged two-dimensionally on a substrate surface are connected by solder balls has become mainstream.
【００１０】このようなＢＧＡタイプの多層セラミック
基板にあっては、入出力端子の接続を主に半田バンプに
よって行なっており、一般的には、入出力端子用の導体
が充填されたビアホールからオフセットしたランド上に
バンプを形成している。[0010] In such a BGA type multilayer ceramic substrate, input / output terminals are connected mainly by solder bumps, and are generally offset from via holes filled with conductors for input / output terminals. A bump is formed on the land that has been set.
【００１１】しかし、実装密度が高くなるに従って、上
述したオフセットはもちろん、ビアホール上でのランド
形成さえも困難になってくる。また、半田バンプにおい
ては比較的多量の半田が用いられるため、たとえば、ビ
アホール導体に対して、直接、バンプ接続すると、これ
らビアホール導体と半田バンプと基板との各界面部にス
トレスが集中しやすくなり、半田または基板に亀裂等の
欠陥が生じやすい。However, as the mounting density increases, it becomes more difficult to form the land on the via hole as well as the offset described above. Also, since a relatively large amount of solder is used in the solder bumps, for example, if the bumps are directly connected to the via-hole conductors, the stress tends to concentrate on each interface between the via-hole conductors, the solder bumps, and the substrate, Defects such as cracks are likely to occur in the solder or the substrate.
【００１２】一方、ランド上にバンプを形成せずに、直
接、薄い半田膜を介して接続する方法もある。On the other hand, there is a method of connecting directly via a thin solder film without forming a bump on a land.
【００１３】しかし、ビアホールに充填された導体の表
面と基板の表面とは、同一平面上にないことが多く、た
とえば、ビアホール導体の表面が基板の表面より低い位
置にあると、接続においてオープン不良が生じやすい。
また、基板の反りやうねりについても、これが生じない
ように高精度に管理する必要がある。基板の平面性を良
好にするには、研削、研磨等の後加工を施すことが有効
であるが、基板表面全体を加工する必要があり、そのた
めのコストが嵩むため、あまり実用的であるとは言えな
い。However, the surface of the conductor filled in the via hole and the surface of the substrate are often not on the same plane. For example, if the surface of the via hole conductor is lower than the surface of the substrate, open failure occurs in connection. Tends to occur.
In addition, it is necessary to control the warpage and undulation of the substrate with high precision so that this does not occur. In order to improve the flatness of the substrate, it is effective to perform post-processing such as grinding and polishing, but it is necessary to process the entire substrate surface, and the cost for that increases, which is not practical. I can't say.
【００１４】そこで、この発明の目的は、上述した問題
の解決に有効な多層セラミック基板の製造方法およびこ
の製造方法によって得られる多層セラミック基板を提供
しようとすることである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a multilayer ceramic substrate which is effective in solving the above-mentioned problems, and to provide a multilayer ceramic substrate obtained by this manufacturing method.
【００１５】[0015]
【課題を解決するための手段】この発明は、まず、セラ
ミック材料からなる積層された複数のセラミック層およ
び配線導体を備える、多層セラミック基板を製造する方
法に向けられる。この製造方法では、次のような工程が
実施される。SUMMARY OF THE INVENTION The present invention is first directed to a method of manufacturing a multilayer ceramic substrate having a plurality of stacked ceramic layers of ceramic material and wiring conductors. In this manufacturing method, the following steps are performed.
【００１６】セラミック材料を含む複数の基板用グリー
ンシートが用意されるとともに、基板用グリーンシート
の焼成温度では焼結しないセラミックを含む複数の収縮
抑制用グリーンシートが用意される。A plurality of substrate green sheets containing a ceramic material are prepared, and a plurality of shrinkage suppressing green sheets containing a ceramic which does not sinter at the firing temperature of the substrate green sheet are prepared.
【００１７】基板用グリーンシートの特定のものには、
配線導体が形成され、また、収縮抑制用グリーンシート
の特定のものには、穴が設けられる。[0017] Specific green sheets for substrates include:
Wiring conductors are formed, and holes are provided in specific shrinkage suppressing green sheets.
【００１８】次いで、複数の基板用グリーンシートを積
層してなるもので、配線導体を形成している、多層セラ
ミック基板となるべき生の基板用積層体、およびこの生
の基板用積層体の各主面上にそれぞれ積層される収縮抑
制用グリーンシートを備える、複合積層体が作製され
る。この複合積層体においては、生の基板用積層体の少
なくとも一方の主面によって閉じられる開口端を有する
キャビティが、収縮抑制用グリーンシートに設けられた
穴によって形成されている。Next, a laminate of a green substrate to be a multilayer ceramic substrate, which is formed by laminating a plurality of green sheets for a substrate and which forms a wiring conductor, and each of the laminate for a green substrate A composite laminate having a shrinkage-suppressing green sheet laminated on each of the main surfaces is produced. In this composite laminate, a cavity having an open end closed by at least one main surface of the raw substrate laminate is formed by a hole provided in the shrinkage suppressing green sheet.
【００１９】次に、上述の複合積層体が焼成される。こ
の焼成工程では、多層セラミック基板を得るために基板
用積層体を焼結させるが、収縮抑制用グリーンシートを
未焼結の状態で収縮抑制用支持体として存在させるとと
もに、収縮抑制用支持体による拘束力を基板用積層体に
作用させて、基板用積層体の平面方向での収縮を抑制し
ながら、基板用積層体を厚み方向にのみ実質的に収縮さ
せることによって、基板用積層体の一部を前述したキャ
ビティの内面に沿って盛り上がらせるようにされる。Next, the above-described composite laminate is fired. In this firing step, the laminate for a substrate is sintered to obtain a multilayer ceramic substrate, but the green sheet for shrinkage suppression is present as a support for shrinkage suppression in an unsintered state, and the shrinkage suppression support is used. By applying a restraining force to the substrate laminate to suppress contraction of the substrate laminate in the planar direction and substantially contracting the substrate laminate only in the thickness direction, one of the substrate laminates is reduced. The portion is raised along the inner surface of the cavity described above.
【００２０】次いで、上述した収縮抑制用支持体が除去
される。Next, the shrinkage-suppressing support described above is removed.
【００２１】この発明に係る多層セラミック基板の製造
方法において、前述のキャビティは、有底の凹部を形成
するものであっても、貫通孔を形成するものであっても
よい。In the method for manufacturing a multilayer ceramic substrate according to the present invention, the cavity may be one having a bottomed concave portion or one having a through hole.
【００２２】また、この発明に係る多層セラミック基板
の製造方法において、配線導体が、ビアホール導体を備
えているとき、生の基板用積層体の主面の、キャビティ
の開口端を閉じている部分には、このビアホール導体の
一方端が位置されていてもよい。In the method for manufacturing a multilayer ceramic substrate according to the present invention, when the wiring conductor includes a via-hole conductor, a portion of the main surface of the raw substrate laminate closes the opening end of the cavity. May be located at one end of the via-hole conductor.
【００２３】また、この発明に係る多層セラミック基板
の製造方法において、キャビティの開口端は、スポット
形状をなしていても、長手形状をなしていてもよい。In the method for manufacturing a multilayer ceramic substrate according to the present invention, the open end of the cavity may have a spot shape or a long shape.
【００２４】また、この発明に係る多層セラミック基板
の製造方法において、配線導体は、Ａｇ、Ａｇ−Ｐｔ合
金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍ
ｏおよびＡｕからなる群から選ばれた少なくとも１種を
主成分とすることが好ましい。In the method of manufacturing a multilayer ceramic substrate according to the present invention, the wiring conductor is made of Ag, Ag-Pt alloy, Ag-Pd alloy, Cu, Ni, Pt, Pd, W, M
It is preferable that at least one selected from the group consisting of o and Au is a main component.
【００２５】また、この発明に係る多層セラミック基板
の製造方法において、複合積層体を焼成する工程は、１
０００℃以下の温度で実施されることが好ましい。In the method for manufacturing a multilayer ceramic substrate according to the present invention, the step of firing the composite laminate includes the following steps.
It is preferably carried out at a temperature below 000 ° C.
【００２６】上述の場合、収縮抑制用グリーンシート
が、アルミナ、ジルコニアおよびマグネシアから選ばれ
た少なくとも１種を含むことが好ましい。In the above case, the shrinkage suppressing green sheet preferably contains at least one selected from alumina, zirconia and magnesia.
【００２７】また、この発明に係る多層セラミック基板
の製造方法において、複合積層体を焼成するとき、積層
方向に１０ｋｇ／ｃｍ2 以下の荷重を加えることが好ま
しい。In the method for manufacturing a multilayer ceramic substrate according to the present invention, when firing the composite laminate, it is preferable to apply a load of 10 kg / cm 2 or less in the laminating direction.
【００２８】この発明は、また、上述したような製造方
法によって製造された多層セラミック基板にも向けられ
る。この多層セラミック基板の具体的態様としては、た
とえば、次のようなものがある。The present invention is also directed to a multilayer ceramic substrate manufactured by the above-described manufacturing method. Specific examples of the multilayer ceramic substrate include the following, for example.
【００２９】第１の態様では、多層セラミック基板は、
セラミック基板からなる積層された複数のセラミック層
および配線導体を備え、配線導体は、ビアホール導体を
備え、一方の主面上には、セラミック材料からなる突起
が形成され、この突起の頂部には、ビアホール導体の一
方端が位置されている。In a first embodiment, the multilayer ceramic substrate comprises:
It comprises a plurality of stacked ceramic layers made of a ceramic substrate and a wiring conductor, the wiring conductor comprises a via-hole conductor, and a projection made of a ceramic material is formed on one main surface, and on the top of this projection, One end of the via-hole conductor is located.
【００３０】第２の態様では、多層セラミック基板は、
セラミック材料からなる積層された複数のセラミック層
および配線導体を備え、一方の主面上には、接続用電極
およびセラミック材料からなる突起が形成され、この主
面側には、接続用電極に半田付けされかつ突起によって
主面との間隔が規定された状態で電子部品が実装されて
いる。In a second aspect, the multilayer ceramic substrate comprises:
A plurality of ceramic layers and wiring conductors made of a ceramic material are stacked, and a connection electrode and a projection made of a ceramic material are formed on one main surface, and the connection electrode is soldered to the main surface. The electronic component is mounted in a state where it is attached and the distance from the main surface is defined by the protrusion.
【００３１】第３の態様では、多層セラミック基板は、
セラミック材料からなる積層された複数のセラミック層
および配線導体を備え、一方の主面上には、セラミック
材料からなる２条のリブ状の突起が互いに間隔を置いて
形成され、この主面側には、２条のリブ状の突起の間に
下端縁を位置させかつ樹脂によって固着された状態でキ
ャップが配置されている。In a third aspect, the multilayer ceramic substrate comprises:
It comprises a plurality of stacked ceramic layers made of a ceramic material and wiring conductors, and two rib-shaped projections made of a ceramic material are formed on one main surface at an interval from each other. The cap is arranged with the lower edge positioned between two rib-shaped protrusions and fixed with resin.
【００３２】第４の態様では、多層セラミック基板は、
セラミック材料からなる積層された複数のセラミック層
および配線導体を備え、一方の主面上には、セラミック
材料からなる囲まれた壁状の突起が形成され、この主面
側には、壁状の突起によって囲まれた空間を閉じる蓋が
配置されている。In a fourth embodiment, the multilayer ceramic substrate comprises:
It comprises a plurality of stacked ceramic layers made of a ceramic material and a wiring conductor, and on one main surface, an enclosed wall-shaped projection made of a ceramic material is formed, and on this main surface side, a wall-shaped projection is formed. A lid that closes a space surrounded by the protrusion is arranged.
【００３３】[0033]
【発明の実施の形態】図１ないし図５は、この発明の一
実施形態を説明するための図である。ここで、図４に
は、この実施形態に係る多層セラミック基板１が断面図
で示され、図１ないし図３には、この多層セラミック基
板１を製造するために実施される工程が順次示され、図
５には、多層セラミック基板１の用途の一例が示されて
いる。1 to 5 are views for explaining an embodiment of the present invention. Here, FIG. 4 is a cross-sectional view of the multilayer ceramic substrate 1 according to this embodiment, and FIGS. 1 to 3 sequentially show steps performed to manufacture the multilayer ceramic substrate 1. FIG. 5 shows an example of the application of the multilayer ceramic substrate 1.
【００３４】まず、図４を参照して、多層セラミック基
板１の構造について説明する。First, the structure of the multilayer ceramic substrate 1 will be described with reference to FIG.
【００３５】多層セラミック基板１は、セラミック材料
からなる積層された複数のセラミック層２および種々の
配線導体を備えている。配線導体としては、セラミック
層２間の特定の界面に沿って形成される内部導体３，
４，…、ならびに、特定のセラミック層２の厚み方向に
貫通して延びるビアホール導体５，６，…を備えてい
る。また、多層セラミック基板１の一方の主面７上に
は、接続用電極８，９，１０，１１，１２，１３，…が
形成されている。The multilayer ceramic substrate 1 includes a plurality of stacked ceramic layers 2 made of a ceramic material and various wiring conductors. As the wiring conductor, an internal conductor 3 formed along a specific interface between the ceramic layers 2,
, And via-hole conductors 5, 6,... Extending through the specific ceramic layer 2 in the thickness direction. On one main surface 7 of the multilayer ceramic substrate 1, connection electrodes 8, 9, 10, 11, 12, 13,... Are formed.
【００３６】また、多層セラミック基板１の他方の主面
１４上には、セラミック層２を構成するセラミック材料
からなる突起１５，１６，…がセラミック層２と一体的
に形成されている。図示した突起１５および１６の各々
の頂部には、ビアホール導体５および６の各々の一方端
が位置されている。On the other main surface 14 of the multilayer ceramic substrate 1, projections 15, 16,... Made of a ceramic material constituting the ceramic layer 2 are formed integrally with the ceramic layer 2. One end of each of the via-hole conductors 5 and 6 is located at the top of each of the protrusions 15 and 16 shown.
【００３７】上述したように、ビアホール導体５および
６をそれぞれ露出させている突起１５および１６は、バ
ンプ電極として機能させることができる。As described above, the projections 15 and 16 exposing the via-hole conductors 5 and 6, respectively, can function as bump electrodes.
【００３８】図５には、多層セラミック基板１が、図４
に示した姿勢と上下逆の姿勢で示されている。図５に示
すように、多層セラミック基板１の主面７上には、接続
用電極８および９に接続されるようにＩＣチップ１７が
実装され、接続用電極１０および１１に接続されるよう
にチップコンデンサ１８が実装され、また、接続用電極
１２および１３に接続されるように厚膜抵抗体１９が形
成される。FIG. 5 shows a multilayer ceramic substrate 1 shown in FIG.
The posture shown in FIG. As shown in FIG. 5, an IC chip 17 is mounted on the main surface 7 of the multilayer ceramic substrate 1 so as to be connected to the connection electrodes 8 and 9, and is connected to the connection electrodes 10 and 11. A chip capacitor 18 is mounted, and a thick film resistor 19 is formed so as to be connected to the connection electrodes 12 and 13.
【００３９】このようにして、多層セラミック基板１
は、機能モジュールを構成し、たとえばプリント回路基
板で構成されるマザーボード２０上に搭載される。Thus, the multilayer ceramic substrate 1
Constitute a functional module, and are mounted on a motherboard 20 formed of, for example, a printed circuit board.
【００４０】マザーボード２０の一方主面２１上には、
多層セラミック基板１の突起１５および１６の各位置に
対応して、導電ランド２２および２３が形成されてい
る。図５に示すように、突起１５および１６が導電ラン
ド２２および２３とそれぞれ位置合わせされた状態で、
ビアホール導体５および６と導電ランド２２および２３
とをそれぞれ互いに電気的に接続するように半田（図示
を省略）が付与される。これによって、多層セラミック
基板１のマザーボード２０上への搭載が完了する。On one main surface 21 of the motherboard 20,
Conductive lands 22 and 23 are formed corresponding to the respective positions of protrusions 15 and 16 of multilayer ceramic substrate 1. As shown in FIG. 5, with the protrusions 15 and 16 aligned with the conductive lands 22 and 23, respectively,
Via hole conductors 5 and 6 and conductive lands 22 and 23
And solder (not shown) are provided so as to electrically connect to each other. Thus, the mounting of the multilayer ceramic substrate 1 on the motherboard 20 is completed.
【００４１】このような多層セラミック基板１の製造方
法について、図１ないし図３を順次参照して説明する。A method for manufacturing such a multilayer ceramic substrate 1 will be described with reference to FIGS.
【００４２】まず、図１を参照して、セラミック層２と
なるべきセラミック材料を含む複数の基板用グリーンシ
ート２４が用意される。基板用グリーンシート２４は、
たとえば、有機ビヒクル中にアルミナ粉末およびホウ珪
酸ガラスからなる混合粉末を分散させてスラリーを調製
し、これをキャスティング法によってシート状に成形す
ることにより作製することができる。First, referring to FIG. 1, a plurality of substrate green sheets 24 containing a ceramic material to be ceramic layer 2 are prepared. The green sheet 24 for the substrate
For example, it can be produced by dispersing a mixed powder composed of alumina powder and borosilicate glass in an organic vehicle to prepare a slurry, and forming this into a sheet by a casting method.
【００４３】基板用グリーンシート２４は、１０００℃
以下の温度で焼結可能であることが好ましく、そのた
め、絶縁材料、磁性材料または誘電体材料としてのセラ
ミック成分に、８００℃以下の軟化点を有するガラスを
含有することが好ましい。この場合、ガラス成分／セラ
ミック成分の重量比は、１００／０ないし５／９５の範
囲内に選ばれることが好ましい。The green sheet 24 for the substrate is heated to 1000 ° C.
Sintering is preferably performed at the following temperature. Therefore, it is preferable that the ceramic component as an insulating material, a magnetic material, or a dielectric material contains glass having a softening point of 800 ° C. or less. In this case, the weight ratio of the glass component / ceramic component is preferably selected within the range of 100/0 to 5/95.
【００４４】また、基板用グリーンシート２４に含まれ
るセラミック材料は、９００℃以下の温度で液相を生じ
る液相形成物を含有することが好ましい。この場合、液
相形成物の含有量は、セラミック材料全体に対して５〜
１００重量％の範囲内に選ばれることが好ましい。The ceramic material contained in the substrate green sheet 24 preferably contains a liquid phase-forming substance that generates a liquid phase at a temperature of 900 ° C. or less. In this case, the content of the liquid phase-forming substance is 5 to 5 with respect to the entire ceramic material.
Preferably, it is selected within the range of 100% by weight.
【００４５】基板用グリーンシート２４の特定のものに
は、前述した配線導体としての内部導体３，４，…およ
びビアホール導体５，６，…が形成される。これら配線
導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃ
ｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、ＭｏおよびＡｕからなる群
から少なくとも１種を主成分とするもので、たとえば、
このような金属を導電成分として含む導電性ペーストを
付与することによって形成されることができる。なお、
上述した金属のうち、特に、Ａｇ、Ａｇ−Ｐｔ合金、Ａ
ｇ−Ｐｄ合金およびＣｕは、比抵抗が小さいことから、
配線導体においてより好適に用いられることができる。On the specific one of the substrate green sheets 24, the internal conductors 3, 4,... And the via-hole conductors 5, 6,. These wiring conductors are Ag, Ag-Pt alloy, Ag-Pd alloy, C
u, Ni, Pt, Pd, W, Mo, and at least one of the group consisting of Au as a main component, for example,
It can be formed by applying a conductive paste containing such a metal as a conductive component. In addition,
Among the above-mentioned metals, in particular, Ag, Ag-Pt alloy, A
Since the g-Pd alloy and Cu have small specific resistances,
It can be more suitably used in a wiring conductor.
【００４６】また、上述した基板用グリーンシート２４
の焼成温度では焼結しないセラミックを含む複数の収縮
抑制用グリーンシート２５および２６が用意される。こ
れら収縮抑制用グリーンシート２５および２６は、たと
えば、有機ビヒクル中にアルミナ粉末を分散させてスラ
リーを調製し、これをキャスティング法によってシート
状に成形することによって得ることができる。このよう
にして得られた収縮抑制用グリーンシート２５および２
６の焼結温度は、１５００〜１６００℃である。The above-mentioned substrate green sheet 24
A plurality of shrinkage suppressing green sheets 25 and 26 containing ceramics that are not sintered at the firing temperature of are prepared. These shrinkage suppressing green sheets 25 and 26 can be obtained, for example, by preparing a slurry by dispersing alumina powder in an organic vehicle and forming the slurry into a sheet by a casting method. The thus obtained shrinkage suppressing green sheets 25 and 2
The sintering temperature of No. 6 is 1500-1600 ° C.
【００４７】上述したアルミナ粉末に代えて、あるい
は、これに加えて、ジルコニアまたはマグネシア等のセ
ラミック粉末を用いることもできる。また、収縮抑制用
グリーンシート２５および２６には、前述した基板用グ
リーンシート２４に含まれるセラミック成分と共通のも
のを含むことが好ましい。A ceramic powder such as zirconia or magnesia can be used instead of or in addition to the above-mentioned alumina powder. Further, it is preferable that the shrinkage suppressing green sheets 25 and 26 include the same material as the ceramic component contained in the substrate green sheet 24 described above.
【００４８】収縮抑制用グリーンシート２５および２６
の特定のもの、すなわち収縮抑制用グリーンシート２５
には、穴２７，２８，…が設けられる。これら穴２７お
よび２８は、基板用グリーンシート２４に形成されたビ
アホール導体５および６の各位置に対応する位置にそれ
ぞれ設けられる。Green sheets 25 and 26 for suppressing shrinkage
, Ie, shrinkage suppressing green sheet 25
Are provided with holes 27, 28,. The holes 27 and 28 are provided at positions corresponding to the positions of the via-hole conductors 5 and 6 formed in the substrate green sheet 24, respectively.
【００４９】次に、基板用グリーンシート２４ならびに
収縮抑制用グリーンシート２５および２６が、図１に示
すような順序で積み重ねられ、図２に示すような複合積
層体２９が作製される。Next, the substrate green sheet 24 and the shrinkage suppressing green sheets 25 and 26 are stacked in the order shown in FIG. 1 to produce the composite laminate 29 shown in FIG.
【００５０】より詳細には、複合積層体２９は、複数の
基板用グリーンシート２４を積層してなる生の基板用積
層体３０を備えている。基板用積層体３０は、図４に示
した多層セラミック基板１となるべきもので、配線導体
としての内部導体３，４，…ならびにビアホール導体
５，６，…を形成している。More specifically, the composite laminate 29 includes a raw substrate laminate 30 formed by laminating a plurality of substrate green sheets 24. The substrate laminate 30 is to be the multilayer ceramic substrate 1 shown in FIG. 4, and has inner conductors 3, 4,... As via conductors and via-hole conductors 5, 6,.
【００５１】上述の生の基板用積層体３０の一方の主面
３１上には、穴２７および２８が設けられた複数の収縮
抑制用グリーンシート２５が積層され、他方の主面３２
上には、穴が設けられていない複数の収縮抑制用グリー
ンシート２６が積層されている。A plurality of shrinkage suppressing green sheets 25 provided with holes 27 and 28 are laminated on one main surface 31 of the above-mentioned raw substrate laminate 30, and the other main surface 32.
On the upper side, a plurality of shrinkage suppressing green sheets 26 having no holes are laminated.
【００５２】基板用積層体３０の主面３１側に注目する
と、収縮用グリーンシート２５に設けられた穴２７およ
び２８は、それぞれ、一連のキャビティ３３および３４
を形成している。これらキャビティ３３および３４の各
々の開口端３５および３６は、基板用積層体３０の主面
３１によって閉じられている。そして、基板用積層体３
０の主面３１の、キャビティ３３および３４の開口端３
５および３６を閉じている部分には、ビアホール導体５
および６の各一方端がそれぞれ位置されている。Focusing on the main surface 31 side of the substrate laminate 30, the holes 27 and 28 provided in the shrinking green sheet 25 are formed with a series of cavities 33 and 34, respectively.
Is formed. The open ends 35 and 36 of these cavities 33 and 34 are closed by the main surface 31 of the substrate laminate 30. And the laminate 3 for a substrate
0, the open end 3 of the cavities 33 and 34 of the main surface 31
5 and 36 are closed by via-hole conductors 5.
And one end of each of them is located respectively.
【００５３】図２に示した複合積層体２９は、次いで、
その積層方向にプレスされる。このプレスには、たとえ
ば、２００〜１０００ｋｇ／ｃｍ2 の水圧プレスが適用
される。なお、図２には図示しないが、このプレスの結
果、キャビティ３３および３４の開口端３５および３６
を閉じている部分において、基板用積層体３０の一部が
多少盛り上がることがある。The composite laminate 29 shown in FIG.
It is pressed in the stacking direction. For this press, for example, a hydraulic press of 200 to 1000 kg / cm 2 is applied. Although not shown in FIG. 2, as a result of this pressing, open ends 35 and 36 of cavities 33 and 34 are formed.
In a portion where is closed, a part of the substrate laminate 30 may be slightly raised.
【００５４】次いで、複合積層体２９は、たとえば１０
００℃以下の温度で焼成される。この焼成工程におい
て、積層方向に１０ｋｇ／ｃｍ2 以下の荷重を加えるこ
とが好ましい。Next, the composite laminate 29 is, for example, 10
It is fired at a temperature of 00 ° C. or less. In this firing step, it is preferable to apply a load of 10 kg / cm 2 or less in the laminating direction.
【００５５】上述の焼成の結果、図３に示すように、基
板用積層体３０が焼結されて、多層セラミック基板１が
得られる。また、収縮抑制用グリーンシート２５および
２６は、未焼結の状態で収縮抑制用支持体３７および３
８として存在している。より具体的には、収縮抑制用支
持体３７および３８は、収縮抑制用グリーンシート２５
および２６に含まれていた有機バインダが飛散し、アル
ミナ多孔質状態となっている。As a result of the above-described firing, as shown in FIG. 3, the substrate laminate 30 is sintered, and the multilayer ceramic substrate 1 is obtained. Further, the shrinkage suppressing green sheets 25 and 26 are unsintered, and the shrinkage suppressing supports 37 and 3 are unsintered.
It exists as 8. More specifically, the shrinkage suppressing supports 37 and 38 are formed of the shrinkage suppressing green sheet 25.
The organic binder contained in and 26 is scattered and is in an alumina porous state.
【００５６】上述したような焼成工程において、収縮抑
制用支持体３７および３８は、未焼結の状態を維持して
いるので、それによる拘束力を、焼結されようとする基
板用積層体３０に及ぼし、基板用積層体３０の平面方向
での収縮を抑制しながら、基板用積層体３０を厚み方向
にのみ実質的に収縮させるように作用する。その結果、
キャビティ３３および３４の開口端３５および３６を閉
じている部分において、基板用積層体３０の一部は、キ
ャビティ３３および３４の各内面に沿って盛り上がり、
焼結された多層セラミック基板１において、突起１５お
よび１６を形成する。In the firing step as described above, since the shrinkage suppressing supports 37 and 38 are kept in an unsintered state, the restraining force due to the unsintered state is applied to the substrate laminate 30 to be sintered. And acts to substantially contract the substrate laminate 30 only in the thickness direction while suppressing the contraction of the substrate laminate 30 in the planar direction. as a result,
At portions where the open ends 35 and 36 of the cavities 33 and 34 are closed, a part of the substrate laminate 30 rises along the inner surfaces of the cavities 33 and 34,
The protrusions 15 and 16 are formed on the sintered multilayer ceramic substrate 1.
【００５７】なお、特定的な実施例において、焼結後の
多層セラミック基板１の厚みは、焼結前の基板用積層体
３０の厚みの約０．６倍となることが確認されている。
また、複数の収縮抑制用グリーンシート２５の合計厚み
および複数の収縮抑制用グリーンシート２６の合計厚み
を０．８〜１．０ｍｍ程度とし、生の基板用積層体３０
の厚みを１．２ｍｍ程度としながら、穴２７および２８
の各々の断面形状を円形とし、その直径を２ｍｍとした
場合、形成される突起１５および１６は、高さ数１００
μｍで直径２ｍｍ程度となることが確認されている。In the specific example, it has been confirmed that the thickness of the multilayer ceramic substrate 1 after sintering is about 0.6 times the thickness of the substrate laminate 30 before sintering.
Further, the total thickness of the plurality of shrinkage suppressing green sheets 25 and the total thickness of the plurality of shrinkage suppressing green sheets 26 are set to about 0.8 to 1.0 mm, and the raw substrate laminate 30 is formed.
While the thickness of the holes 27 and 28 is about 1.2 mm.
Are circular and the diameter is 2 mm, the projections 15 and 16 formed have a height of 100
It has been confirmed that the diameter is about 2 mm in μm.
【００５８】突起１５および１６の高さは、基板用積層
体３０の構成材料および厚み、プレス時に付与される圧
力、焼成条件、穴２７および２８の寸法等によって変動
するものであるが、これらのパラメータを調節すること
によって、突起１５および１６の寸法を種々に変更する
ことができる。The height of the projections 15 and 16 varies depending on the constituent material and thickness of the substrate laminate 30, the pressure applied during pressing, the firing conditions, the dimensions of the holes 27 and 28, and the like. By adjusting the parameters, the dimensions of the projections 15 and 16 can be varied.
【００５９】次に、収縮抑制用支持体３７および３８が
除去されることによって、図４に示すように、多層セラ
ミック基板１が取り出される。この除去には、湿式ホー
ニング法、サンドブラスト法、超音波振動法等が適用さ
れ、収縮抑制用支持体３７および３８をたとえば剥離し
ながら除去するようにされる。Next, as shown in FIG. 4, the multilayer ceramic substrate 1 is taken out by removing the shrinkage suppressing supports 37 and 38. For this removal, a wet honing method, a sand blast method, an ultrasonic vibration method, or the like is applied, and the shrinkage suppressing supports 37 and 38 are removed while being peeled off, for example.
【００６０】その後、前述した接続用電極８〜１３が、
多層セラミック基板１の主面７上に形成され、ＩＣチッ
プ１７、チップコンデンサ１８および厚膜抵抗体１９等
が実装されることによって、機能モジュールとしての多
層セラミック基板１が完成される。Thereafter, the connection electrodes 8 to 13 described above
The multilayer ceramic substrate 1 as a functional module is completed by being formed on the main surface 7 of the multilayer ceramic substrate 1 and mounting the IC chip 17, the chip capacitor 18, the thick film resistor 19, and the like.
【００６１】このようにして得られた多層セラミック基
板１によれば、突起１５および１６が、その各頂部にビ
アホール導体５および６の各一方端を位置させていてバ
ンプ電極を与えているので、これら突起１５および１６
の各々の高ささえ揃っていれば、主面１４に多少の凹凸
があっても、図５に示すように、マザーボード２０上に
問題なく搭載することができる。According to the multilayer ceramic substrate 1 obtained in this manner, the projections 15 and 16 have the bump electrodes with one end of each of the via-hole conductors 5 and 6 positioned at the top thereof. These projections 15 and 16
5 can be mounted on the motherboard 20 without any problem, as shown in FIG. 5, even if the main surface 14 has some irregularities.
【００６２】なお、突起１５および１６の各高さが揃っ
ていない場合には、たとえば研磨することによって、こ
れら高さを揃えることができ、多層セラミック基板１の
主面１４の凹凸をなくすための加工を施す場合に比べ
て、突起１５および１６の各高さを揃えるための加工は
比較にならないほど容易である。When the heights of the projections 15 and 16 are not uniform, the heights can be made uniform by, for example, polishing, and the unevenness of the main surface 14 of the multilayer ceramic substrate 1 is eliminated. Processing for making the heights of the protrusions 15 and 16 uniform is easier than the case where the processing is performed.
【００６３】ビアホール導体５および６は、セラミック
で構成される突起１５および１６によって補強された状
態となっているのでバンプ電極の機械的強度が高く、ま
た、そのため、多層セラミック基板１の取扱性を良好な
ものとすることができる。Since the via-hole conductors 5 and 6 are reinforced by the projections 15 and 16 made of ceramic, the mechanical strength of the bump electrodes is high, and therefore, the handleability of the multilayer ceramic substrate 1 is improved. It can be good.
【００６４】図６および図７は、この発明の他の実施形
態を説明するための図２および図３にそれぞれ相当する
図である。図６および図７において、図２および図３に
示した要素に相当する要素には同様の参照符号を付し、
重複する説明は省略する。FIGS. 6 and 7 are views corresponding to FIGS. 2 and 3, respectively, for explaining another embodiment of the present invention. 6 and 7, elements corresponding to the elements shown in FIGS. 2 and 3 are denoted by the same reference numerals,
Duplicate description will be omitted.
【００６５】図２および図３を参照して説明した実施形
態では、キャビティ３３および３４が貫通孔を形成して
いたが、この実施形態では、キャビティ３３ａおよび３
４ａが有底の凹部を形成していることを特徴としてい
る。In the embodiment described with reference to FIGS. 2 and 3, the cavities 33 and 34 form through holes. In this embodiment, the cavities 33a and 33
4a is characterized in that it forms a bottomed concave portion.
【００６６】そのため、図６に示すように、基板用積層
体３０の主面３１側においては、穴２７および２８が設
けられた収縮抑制用グリーンシート２５が主面３１に接
するように積層されるが、その上には、穴が設けられて
いない収縮抑制用グリーンシート２６が積層される。Therefore, as shown in FIG. 6, on the main surface 31 side of the substrate laminate 30, the shrinkage suppression green sheet 25 provided with the holes 27 and 28 is laminated so as to be in contact with the main surface 31. However, a shrinkage suppressing green sheet 26 having no holes is laminated thereon.
【００６７】したがって、図７に示すように、複合積層
体２９ａの焼成工程を終えたとき、突起１５ａおよび１
６ａは、キャビティ３３ａおよび３４ａの内周面だけで
なく、上端面にも規制されて形成されることができる。
このことから、突起１５ａおよび１６ａの高さを、より
厳密に設定することが可能になる。Therefore, as shown in FIG. 7, when the firing process of the composite laminate 29a is completed, the protrusions 15a and 1
6a can be formed not only on the inner peripheral surfaces of the cavities 33a and 34a but also on the upper end surface.
This makes it possible to set the heights of the protrusions 15a and 16a more strictly.
【００６８】図８は、この発明に従って製造される他の
実施形態による多層セラミック基板３９を概略的に示す
断面図である。この多層セラミック基板３９は、図示を
省略するが、セラミック材料からなる積層された複数の
セラミック層および配線導体を備えている。FIG. 8 is a sectional view schematically showing a multilayer ceramic substrate 39 according to another embodiment manufactured according to the present invention. Although not shown, the multilayer ceramic substrate 39 includes a plurality of stacked ceramic layers made of a ceramic material and wiring conductors.
【００６９】このような多層セラミック基板３９の一方
の主面４０上には、接続用電極４１および４２ならびに
突起４３および４４が形成されている。これら突起４３
および４４は、前述した突起１５および１６と同様の方
法によって形成されたものである。On one main surface 40 of such a multilayer ceramic substrate 39, connection electrodes 41 and 42 and projections 43 and 44 are formed. These projections 43
And 44 are formed by the same method as the projections 15 and 16 described above.
【００７０】また、多層セラミック基板３９の主面４０
側には、接続用電極４１および４２に半田付けされかつ
突起４３および４４によって主面４０との間隔が規定さ
れた状態でＩＣチップのような電子部品４５が実装され
ている。The main surface 40 of the multilayer ceramic substrate 39
On the side, an electronic component 45 such as an IC chip is mounted in a state where it is soldered to the connection electrodes 41 and 42 and the distance from the main surface 40 is defined by the projections 43 and 44.
【００７１】また、多層セラミック基板３９は、その他
方の主面４７上に、半田バンプによる複数の端子電極４
８を形成している。The multilayer ceramic substrate 39 has a plurality of terminal electrodes 4 formed by solder bumps on the other main surface 47.
8 are formed.
【００７２】前述したように、電子部品４５を多層セラ
ミック基板３９上に実装する場合、電子部品４５側に半
田４６を形成し、これを接続用電極４１および４２と接
触させた状態で、リフローが適用される。このとき、一
般に、半田４６は比較的柔らかいので、つぶれ等の変形
が生じ、接続不良を発生しやすく、そのため、半田４６
の量や実装の際に電子部品４５に加える力の微妙なコン
トロールが必要である。これに対して、この実施形態に
よれば、突起４３および４４がスペーサとして機能する
ので、このような半田４６の量や実装時に加える力の微
妙なコントロールが不要となり、したがって、実装のた
めの工程における作業効率を向上させることができる。As described above, when the electronic component 45 is mounted on the multilayer ceramic substrate 39, the solder 46 is formed on the electronic component 45, and the solder 46 is brought into contact with the connection electrodes 41 and 42. Applied. At this time, since the solder 46 is generally relatively soft, deformation such as crushing occurs and connection failure is likely to occur.
It is necessary to delicately control the amount of power and the force applied to the electronic component 45 during mounting. On the other hand, according to this embodiment, since the projections 43 and 44 function as spacers, it is not necessary to finely control the amount of the solder 46 and the force applied at the time of mounting. Work efficiency can be improved.
【００７３】なお、図８に示した突起４３および４４
は、図５に示すように、マザーボード２０上に搭載する
場合のスペーサとしても適用することができる。The projections 43 and 44 shown in FIG.
Can also be applied as a spacer when mounted on the motherboard 20, as shown in FIG.
【００７４】図９は、この発明に従って製造されるさら
に他の実施形態による多層セラミック基板４９を概略的
に示す断面図である。この多層セラミック基板４９にお
いても、図示を省略するが、セラミック材料からなる積
層された複数のセラミック層および配線導体を備えてい
る。FIG. 9 is a sectional view schematically showing a multilayer ceramic substrate 49 according to still another embodiment manufactured according to the present invention. Although not shown, the multilayer ceramic substrate 49 also includes a plurality of stacked ceramic layers made of a ceramic material and wiring conductors.
【００７５】多層セラミック基板４９の一方の主面５０
上には、セラミック材料からなる２条のリブ状の突起５
１および５２が互いに間隔を置いて形成されている。こ
れら突起５１および５２は、前述した突起１５および１
６と同様の方法によって形成されたものである。One main surface 50 of multilayer ceramic substrate 49
On the top, two rib-shaped protrusions 5 made of a ceramic material
1 and 52 are formed spaced apart from each other. The projections 51 and 52 are the same as the projections 15 and 1 described above.
6 was formed by the same method as in FIG.
【００７６】突起５１および５２が形成された主面５０
側には、いくつかの電子部品５３が実装され、これら電
子部品５３を覆うように、キャップ５４が配置されてい
る。キャップ５４は、その下端縁を２条のリブ状の突起
５１および５２に間に位置させながら、樹脂５５によっ
て固着される。このキャップ５４は、シールド機能を果
たすものである。Main surface 50 on which protrusions 51 and 52 are formed
On the side, some electronic components 53 are mounted, and a cap 54 is arranged so as to cover these electronic components 53. The cap 54 is fixed by the resin 55 with its lower edge positioned between the two rib-shaped protrusions 51 and 52. The cap 54 performs a shielding function.
【００７７】この実施形態において、突起５１および５
２は、ポッティングによって付与される樹脂５５の流れ
出しを防ぐダムとして機能している。In this embodiment, the projections 51 and 5
2 functions as a dam for preventing the resin 55 applied by potting from flowing out.
【００７８】なお、このような突起５１および５２は、
半田の流れ出しを防ぐためのダムとしても機能させるこ
とができる。Note that such projections 51 and 52 are
It can also function as a dam for preventing solder from flowing out.
【００７９】図１０は、この発明に従って製造されるさ
らに他の実施形態による多層セラミック基板５６を概略
的に示す断面図である。この多層セラミック基板５６に
おいても、図示を省略するが、セラミック材料からなる
積層された複数のセラミック層および配線導体を備えて
いる。FIG. 10 is a sectional view schematically showing a multilayer ceramic substrate 56 according to still another embodiment manufactured according to the present invention. Although not shown, the multilayer ceramic substrate 56 also includes a plurality of stacked ceramic layers made of a ceramic material and wiring conductors.
【００８０】多層セラミック基板５６の一方の主面５７
上には、セラミック材料からなる囲まれた壁状の突起５
８が形成されている。この突起５８も、前述した突起１
５および１６と同様の方法によって形成されたものであ
る。One main surface 57 of multilayer ceramic substrate 56
On top are enclosed wall-shaped projections 5 made of a ceramic material.
8 are formed. The protrusion 58 is also the same as the protrusion 1 described above.
5 and 16 are formed by the same method.
【００８１】この突起５８が形成された主面５７側であ
って、突起５８によって囲まれた領域内には、いくつか
の電子部品５９が実装されている。そして、壁状の突起
５８によって囲まれた空間を閉じるように、蓋６０が配
置されている。この蓋６０は、たとえばシールド機能を
果たすものであるが、それ以外に、温度補償水晶発振器
（ＴＣＸＯ）等のように回路モジュール構成を担うもの
であってもよい。Several electronic components 59 are mounted on the side of the main surface 57 where the projections 58 are formed, and in a region surrounded by the projections 58. The lid 60 is arranged so as to close the space surrounded by the wall-shaped projection 58. The lid 60 fulfills, for example, a shielding function, but may have a circuit module configuration such as a temperature-compensated crystal oscillator (TCXO).
【００８２】以上、この発明を図示したいくつかの実施
形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形が可能である。Although the present invention has been described with reference to several embodiments shown in the drawings, various other modifications are possible within the scope of the present invention.
【００８３】たとえば、図４に示した多層セラミック基
板１における配線導体の設計は、単なる一例にすぎず、
その他、種々の回路設計を多層セラミック基板において
採用することができる。また、多層セラミック基板内
に、たとえば、コンデンサ、インダクタ、抵抗等の受動
部品が内蔵されていてもよい。この場合、特にコンデン
サおよびインダクタについては、ブロック状の部品とす
ることが望ましい。For example, the design of the wiring conductor in the multilayer ceramic substrate 1 shown in FIG. 4 is merely an example,
In addition, various circuit designs can be adopted for the multilayer ceramic substrate. Further, for example, passive components such as a capacitor, an inductor, and a resistor may be built in the multilayer ceramic substrate. In this case, it is particularly desirable that the capacitors and inductors be block-shaped components.
【００８４】また、多層セラミック基板１の図４におけ
る下方の主面７上にも、突起１５および１６と同様の方
法によって、突起が形成されてもよい。この突起は、た
とえば、図８に示す突起４３および４４と同様、電子部
品を実装する際のスペーサとして用いることができる。Also, projections may be formed on the lower main surface 7 of FIG. 4 of multilayer ceramic substrate 1 by the same method as projections 15 and 16. This projection can be used, for example, as a spacer when mounting an electronic component, similarly to the projections 43 and 44 shown in FIG.
【００８５】[0085]
【発明の効果】以上のように、この発明に係る多層セラ
ミック基板の製造方法によれば、複数の基板用グリーン
シートを積層してなるもので、配線導体を形成してい
る、多層セラミック基板となるべき生の基板用積層体、
およびこの生の基板用積層体の各主面上にそれぞれ積層
される収縮抑制用グリーンシートを備える、複合積層体
を作製した上で、この複合積層体を焼成することによっ
て、収縮抑制用グリーンシートを未焼結の状態で収縮抑
制用支持体として存在させながら、基板用積層体を焼結
させて多層セラミック基板を得るようにしているので、
基板用積層体の平面方向での収縮が抑制され、また、こ
の収縮のばらつきも低減されるので、得られた多層セラ
ミック基板の寸法精度を高くすることができ、配線導体
による配線の高密度化を図ることができる。As described above, according to the method for manufacturing a multilayer ceramic substrate according to the present invention, a multilayer ceramic substrate formed by laminating a plurality of substrate green sheets and forming a wiring conductor is provided. The laminate for raw substrates to be formed,
A shrinkage suppressing green sheet is prepared by preparing a composite laminate and baking the composite laminate, comprising a shrinkage suppressing green sheet laminated on each main surface of the raw substrate laminate. While the unsintered state is present as a support for shrinkage suppression, since the substrate laminate is sintered to obtain a multilayer ceramic substrate,
The shrinkage in the planar direction of the substrate laminate is suppressed, and the variation in the shrinkage is also reduced, so that the dimensional accuracy of the obtained multilayer ceramic substrate can be increased, and the density of wiring by the wiring conductor can be increased. Can be achieved.
【００８６】また、焼成工程に付される上述の複合積層
体は、生の基板用積層体の少なくとも一方の主面によっ
て閉じられる開口端を有するキャビティが、収縮抑制用
グリーンシートに設けられた穴によって形成されてい
る。したがって、焼成工程において、収縮抑制用支持体
による拘束力を基板用積層体に作用させて、基板用積層
体の平面方向での収縮を抑制しながら、基板用積層体を
厚み方向にのみ実質的に収縮させることができるので、
基板用積層体の一部をキャビティの内面に沿って盛り上
がらせ、それによって、突起を容易に形成することがで
きる。In the above-described composite laminate subjected to the firing step, the cavity having an open end closed by at least one main surface of the green laminate for a substrate may have a hole provided in the shrinkage suppressing green sheet. Is formed by Therefore, in the baking step, the restraining force of the shrinkage-suppressing support is applied to the laminate for the substrate to suppress shrinkage in the planar direction of the laminate for the substrate, and the laminate for the substrate is substantially reduced only in the thickness direction. Can be shrunk to
A part of the substrate laminate is raised along the inner surface of the cavity, whereby the projection can be easily formed.
【００８７】この突起の形状は、キャビティの開口端の
形状に左右され、たとえば、キャビティの開口端がスポ
ット形状をなしている場合には、スポット状に突出する
突起が形成され、キャビティの開口端が長手形状をなし
ている場合には、長手方向に延びる突起が形成されるこ
とができる。The shape of the projection depends on the shape of the opening end of the cavity. For example, when the opening end of the cavity has a spot shape, a projection projecting in a spot shape is formed, and the opening end of the cavity is formed. Has a longitudinal shape, a protrusion extending in the longitudinal direction can be formed.
【００８８】また、前述した複合積層体において、生の
基板用積層体の主面の、キャビティの開口端を閉じてい
る部分に、ビアホール導体の一方端が位置されている
と、突起の頂部に、ビアホール導体の一方端を位置させ
ることができ、このような突起をバンプ電極として機能
させることができる。この場合、この発明によれば、多
数の突起を比較的狭い面積内に形成することができるの
で、バンプ電極の分布密度を高めることができ、多層セ
ラミック基板の配線の高密度化に対応することができ
る。また、バンプ電極となる突起の高さを揃えることも
容易であり、したがって、これによる電気的接続におい
てオープン不良を招きにくくすることができる。In the composite laminate described above, if one end of the via-hole conductor is located in a portion of the main surface of the raw substrate laminate that closes the opening end of the cavity, the top of the protrusion is formed. One end of the via hole conductor can be positioned, and such a projection can function as a bump electrode. In this case, according to the present invention, since a large number of protrusions can be formed within a relatively small area, the distribution density of the bump electrodes can be increased, and the wiring density of the multilayer ceramic substrate can be increased. Can be. Further, it is easy to make the heights of the projections serving as the bump electrodes uniform, and therefore, it is possible to make it difficult to cause an open failure in the electrical connection.
【００８９】また、この発明によれば、上述したような
バンプ電極として機能する突起の他、多層セラミック基
板上に実装される電子部品との間で適正な半田付けを達
成するためのスペーサとして機能する突起や、キャップ
の下端縁を位置決めしかつこれを固着するための樹脂の
流れ出しを防止するためのリブ状の突起や、蓋が配置さ
れ閉じられた空間を規定するための壁状の突起等を備え
る、多層セラミック基板を容易に製造することができ
る。According to the present invention, in addition to the projection functioning as a bump electrode as described above, the spacer functions as a spacer for achieving proper soldering with an electronic component mounted on a multilayer ceramic substrate. Projections, rib-shaped projections for positioning the lower edge of the cap and preventing the resin from flowing out, and wall-shaped projections for defining a closed space in which the lid is arranged. The multilayer ceramic substrate provided with the above can be easily manufactured.
【００９０】また、この発明に係る多層セラミック基板
の製造方法に備える複合積層体を焼成する工程におい
て、積層方向に１０ｋｇ／ｃｍ以下の荷重を加えるよう
にすれば、得られた多層セラミック基板に反りやうねり
などの不所望な変形が生じることを有利に防止できると
ともに、突起の形成のための基板用積層体の一部の盛り
上がりをより確実に生じさせることができる。In the step of firing the composite laminate provided in the method for manufacturing a multilayer ceramic substrate according to the present invention, if a load of 10 kg / cm or less is applied in the laminating direction, the obtained multilayer ceramic substrate may be warped. Undesirable deformation such as undulation can be advantageously prevented, and a part of the substrate laminate for forming the protrusion can be more reliably raised.
【００９１】また、盛り上がりをその内部において生じ
させるキャビティが有底の凹部を形成していると、突起
の高さをより厳密にコントロールすることができる。Further, when the cavity which causes the bulge to form inside has a concave portion having a bottom, the height of the protrusion can be more strictly controlled.
【図１】この発明の一実施形態による多層セラミック基
板の製造方法において用意される複数の基板用グリーン
シート２４ならびに複数の収縮抑制用グリーンシート２
５および２６を、これらの積層順序に従って配列して示
す断面図である。FIG. 1 shows a plurality of substrate green sheets 24 and a plurality of shrinkage suppressing green sheets 2 prepared in a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention.
It is sectional drawing which shows 5 and 26 arranged according to these lamination | stacking order.
【図２】図１に示した基板用グリーンシート２４ならび
に収縮抑制用グリーンシート２５および２６を積層して
得られた複合積層体２９を示す断面図である。FIG. 2 is a cross-sectional view showing a composite laminate 29 obtained by laminating the substrate green sheet 24 and the shrinkage suppressing green sheets 25 and 26 shown in FIG.
【図３】図２に示した複合積層体２９を焼成した後の状
態を示す断面図である。FIG. 3 is a cross-sectional view showing a state after firing the composite laminate 29 shown in FIG.
【図４】図３に示した収縮抑制用支持体３７および３８
を除去して得られた多層セラミック基板１を示す断面図
である。FIG. 4 is a shrinkage suppressing support 37 and 38 shown in FIG.
FIG. 4 is a cross-sectional view showing a multilayer ceramic substrate 1 obtained by removing the substrate.
【図５】図４に示した多層セラミック基板１をマザーボ
ード２０上に搭載した状態を示す断面図である。5 is a cross-sectional view showing a state where the multilayer ceramic substrate 1 shown in FIG. 4 is mounted on a motherboard 20.
【図６】この発明の他の実施形態を説明するための図２
に相当する図であって、複合積層体２９ａを示す断面図
である。FIG. 6 is a view for explaining another embodiment of the present invention.
It is a figure corresponding to and is sectional drawing which shows the composite laminated body 29a.
【図７】図６に示した複合積層体２９ａの焼成後の状態
を示す、図３に相当する断面図である。FIG. 7 is a cross-sectional view corresponding to FIG. 3, showing a state after firing of the composite laminate 29a shown in FIG.
【図８】この発明に従って製造される他の実施形態によ
る多層セラミック基板３９を概略的に示す断面図であ
る。FIG. 8 is a sectional view schematically showing a multilayer ceramic substrate 39 according to another embodiment manufactured according to the present invention.
【図９】この発明に従って製造されるさらに他の実施形
態による多層セラミック基板４９を概略的に示す断面図
である。FIG. 9 is a sectional view schematically showing a multilayer ceramic substrate 49 manufactured according to still another embodiment of the present invention.
【図１０】この発明に従って製造されるさらに他の実施
形態による多層セラミック基板５６を概略的に示す断面
図である。FIG. 10 is a cross-sectional view schematically showing a multilayer ceramic substrate 56 according to still another embodiment manufactured according to the present invention.
１，３９，４９，５６ 多層セラミック基板 ２ セラミック層 ３，４ 内部導体 ５，６ ビアホール導体 ７，１４，３１，３２，４０，４７，５０，５７ 主面 ８〜１３，４１，４２ 接続用電極 １５，１６，１５ａ，１６ａ，４３，４４，５１，５
２，５８ 突起 ２４ 基板用グリーンシート ２５，２６ 収縮抑制用グリーンシート ２７，２８ 穴 ２９，２９ａ 複合積層体 ３０ 基板用積層体 ３３，３４，３３ａ，３４ａ キャビティ ３５，３６ 開口端 ３７，３８ 収縮抑制用支持体 ４５ 電子部品 ４６ 半田 ５４ キャップ ６０ 蓋1, 39, 49, 56 Multilayer ceramic substrate 2 Ceramic layer 3, 4 Inner conductor 5, 6 Via hole conductor 7, 14, 31, 32, 40, 47, 50, 57 Main surface 8 to 13, 41, 42 Connecting electrode 15, 16, 15a, 16a, 43, 44, 51, 5
2,58 Projection 24 Green sheet for substrate 25,26 Green sheet for shrinkage suppression 27,28 hole 29,29a Composite laminate 30 Stack for substrate 33,34,33a, 34a Cavity 35,36 Open end 37,38 Shrinkage suppression Support 45 Electronic component 46 Solder 54 Cap 60 Lid
フロントページの続き (72)発明者 鷹木 洋 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E346 AA42 AA43 CC16 CC32 CC35 CC36 CC39 EE24 EE25 EE27 EE28 EE29 GG08 GG09 GG15 HH07 HH31 Continued on the front page (72) Inventor Hiroshi Takagi 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (reference) 5E346 AA42 AA43 CC16 CC32 CC35 CC36 CC39 EE24 EE25 EE27 EE28 EE29 GG08 GG09 GG15 HH07 HH31
Claims (15)
のセラミック層および配線導体を備える、多層セラミッ
ク基板を製造する方法であって、 前記セラミック材料を含む複数の基板用グリーンシート
を用意する工程と、 前記基板用グリーンシートの焼成温度では焼結しないセ
ラミックを含む複数の収縮抑制用グリーンシートを用意
する工程と、 前記基板用グリーンシートの特定のものに前記配線導体
を形成する工程と、 前記収縮抑制用グリーンシートの特定のものに穴を設け
る工程と、 複数の前記基板用グリーンシートを積層してなるもの
で、前記配線導体を形成している、多層セラミック基板
となるべき生の基板用積層体、および前記生の基板用積
層体の各主面上にそれぞれ積層される前記収縮抑制用グ
リーンシートを備え、かつ、前記生の基板用積層体の少
なくとも一方の前記主面によって閉じられる開口端を有
するキャビティが、前記収縮抑制用グリーンシートに設
けられた前記穴によって形成されている、そのような複
合積層体を作製する工程と、 多層セラミック基板を得るために前記基板用積層体を焼
結させるが、前記収縮抑制用グリーンシートを未焼結の
状態で収縮抑制用支持体として存在させるとともに、前
記収縮抑制用支持体による拘束力を前記基板用積層体に
作用させて、前記基板用積層体の平面方向での収縮を抑
制しながら、前記基板用積層体を厚み方向にのみ実質的
に収縮させることによって、前記基板用積層体の一部を
前記キャビティの内面に沿って盛り上がらせるように、
前記複合積層体を焼成する工程と、 前記収縮抑制用支持体を除去する工程とを備える、多層
セラミック基板の製造方法。1. A method for manufacturing a multilayer ceramic substrate comprising a plurality of stacked ceramic layers made of a ceramic material and a wiring conductor, comprising: preparing a plurality of substrate green sheets containing the ceramic material; A step of preparing a plurality of shrinkage suppressing green sheets including a ceramic that does not sinter at the firing temperature of the substrate green sheet; a step of forming the wiring conductor on a specific one of the substrate green sheets; A step of providing a hole in a specific one of the green sheets, and a laminate of a plurality of the green sheets for the substrate, forming the wiring conductor, and forming a multilayer ceramic substrate for a raw substrate. And comprising the shrinkage suppressing green sheet respectively laminated on each main surface of the raw substrate laminate, and Producing such a composite laminate in which a cavity having an open end closed by at least one of the main surfaces of the raw substrate laminate is formed by the holes provided in the shrinkage suppressing green sheet. Sintering the laminate for a substrate to obtain a multilayer ceramic substrate, wherein the green sheet for shrinkage suppression is present as a support for shrinkage suppression in an unsintered state, and the support for shrinkage suppression is provided. By applying the restraining force on the substrate laminate to suppress contraction of the substrate laminate in a planar direction, while substantially shrinking the substrate laminate only in the thickness direction, the substrate So that a part of the laminate for swelling along the inner surface of the cavity,
A method for producing a multilayer ceramic substrate, comprising: a step of firing the composite laminate; and a step of removing the shrinkage suppressing support.
る、請求項１に記載の多層セラミック基板の製造方法。2. The method according to claim 1, wherein the cavity forms a bottomed concave portion.
請求項１に記載の多層セラミック基板の製造方法。3. The cavity forms a through hole.
A method for manufacturing a multilayer ceramic substrate according to claim 1.
え、前記生の基板用積層体の前記主面の、前記キャビテ
ィの開口端を閉じている部分には、前記ビアホール導体
の一方端が位置されている、請求項１ないし３のいずれ
かに記載の多層セラミック基板の製造方法。4. The wiring conductor includes a via-hole conductor, and one end of the via-hole conductor is located at a portion of the main surface of the raw substrate laminate that closes an opening end of the cavity. The method for manufacturing a multilayer ceramic substrate according to any one of claims 1 to 3, wherein:
状をなす、請求項１ないし４のいずれかに記載の多層セ
ラミック基板の製造方法。5. The method according to claim 1, wherein an opening end of the cavity has a spot shape.
なす、請求項１ないし４のいずれかに記載の多層セラミ
ック基板の製造方法。6. The method for manufacturing a multilayer ceramic substrate according to claim 1, wherein an open end of said cavity has a longitudinal shape.
金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍ
ｏおよびＡｕからなる群から選ばれた少なくとも１種を
主成分とする、請求項１ないし６のいずれかに記載の多
層セラミック基板の製造方法。7. The wiring conductor is made of Ag, Ag-Pt alloy, Ag-Pd alloy, Cu, Ni, Pt, Pd, W, M
The method for producing a multilayer ceramic substrate according to any one of claims 1 to 6, wherein at least one selected from the group consisting of o and Au is used as a main component.
００℃以下の温度で実施される、請求項１ないし７のい
ずれかに記載の多層セラミック基板の製造方法。8. The step of firing the composite laminate comprises:
The method for manufacturing a multilayer ceramic substrate according to claim 1, wherein the method is performed at a temperature of 00 ° C. or less.
ミナ、ジルコニアおよびマグネシアから選ばれた少なく
とも１種を含む、請求項８に記載の多層セラミック基板
の製造方法。9. The method for manufacturing a multilayer ceramic substrate according to claim 8, wherein the shrinkage suppressing green sheet includes at least one selected from alumina, zirconia, and magnesia.
て、積層方向に１０ｋｇ／ｃｍ2 以下の荷重を加える、
請求項１ないし９のいずれかに記載の多層セラミック基
板の製造方法。10. In the step of firing the composite laminate, a load of 10 kg / cm 2 or less is applied in a laminating direction.
A method for manufacturing a multilayer ceramic substrate according to claim 1.
の製造方法によって製造された多層セラミック基板。11. A multilayer ceramic substrate manufactured by the manufacturing method according to claim 1.
数のセラミック層および配線導体を備え、前記配線導体
は、ビアホール導体を備え、一方の主面上には、前記セ
ラミック材料からなる突起が形成され、前記突起の頂部
には、前記ビアホール導体の一方端が位置されている、
多層セラミック基板。12. A semiconductor device comprising: a plurality of stacked ceramic layers made of a ceramic material; and a wiring conductor, wherein the wiring conductor includes a via-hole conductor, and a projection made of the ceramic material is formed on one main surface; At the top of the protrusion, one end of the via-hole conductor is located,
Multilayer ceramic substrate.
数のセラミック層および配線導体を備え、一方の主面上
には、接続用電極および前記セラミック材料からなる突
起が形成され、前記主面側には、前記接続用電極に半田
付けされかつ前記突起によって前記主面との間隔が規定
された状態で電子部品が実装されている、多層セラミッ
ク基板。13. A semiconductor device comprising a plurality of stacked ceramic layers made of a ceramic material and a wiring conductor, a connection electrode and a projection made of the ceramic material formed on one main surface, and a projection made of the ceramic material formed on one main surface. A multilayer ceramic substrate on which an electronic component is mounted in a state where the electronic component is soldered to the connection electrode and a distance from the main surface is defined by the protrusion.
数のセラミック層および配線導体を備え、一方の主面上
には、前記セラミック材料からなる２条のリブ状の突起
が互いに間隔を置いて形成され、前記主面側には、前記
２条のリブ状の突起の間に下端縁を位置させかつ樹脂に
よって固着された状態でキャップが配置されている、多
層セラミック基板。14. A semiconductor device comprising a plurality of stacked ceramic layers made of a ceramic material and a wiring conductor, and two rib-shaped projections made of the ceramic material are formed on one main surface at intervals. A multilayer ceramic substrate having a cap disposed on the main surface side with a lower end positioned between the two rib-shaped protrusions and fixed with resin.
数のセラミック層および配線導体を備え、一方の主面上
には、前記セラミック材料からなる囲まれた壁状の突起
が形成され、前記主面側には、前記壁状の突起によって
囲まれた空間を閉じる蓋が配置されている、多層セラミ
ック基板。15. A semiconductor device comprising: a plurality of stacked ceramic layers made of a ceramic material; and a wiring conductor; and an enclosed wall-shaped projection made of the ceramic material formed on one main surface; , A lid for closing a space surrounded by the wall-shaped projections is disposed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769499A JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769499A JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111223A true JP2001111223A (en) | 2001-04-20 |
| JP4284782B2 JP4284782B2 (en) | 2009-06-24 |
Family
ID=17720533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28769499A Expired - Fee Related JP4284782B2 (en) | 1999-10-08 | 1999-10-08 | Multilayer ceramic substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4284782B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008217A (en) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | Method of manufacturing low-temperature baking ceramic board having cavity |
| JP2003249756A (en) * | 2002-02-26 | 2003-09-05 | Kyocera Corp | Method for producing glass ceramic substrate |
| US7105070B2 (en) * | 2003-09-09 | 2006-09-12 | Ngk Spark Plug Co., Ltd. | Method for producing ceramic substrate, and ceramic substrate |
| KR20060108908A (en) * | 2005-04-13 | 2006-10-18 | 삼성전기주식회사 | Method of manufacturing layer-built type ceramic substrate |
| US7381283B2 (en) | 2002-03-07 | 2008-06-03 | Yageo Corporation | Method for reducing shrinkage during sintering low-temperature-cofired ceramics |
| US7601235B2 (en) | 2005-11-25 | 2009-10-13 | Murata Manufacturing Co., Ltd. | Manufacturing method of multilayer ceramic board |
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
| JP2012001279A (en) * | 2010-06-11 | 2012-01-05 | Kwang Mu Lee | Liquid container |
| JP4957723B2 (en) * | 2006-06-02 | 2012-06-20 | 株式会社村田製作所 | Multilayer ceramic substrate, method for manufacturing the same, and electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102083269A (en) * | 2011-01-22 | 2011-06-01 | 苏州达方电子有限公司 | Ceramic circuit substrate and manufacturing method thereof |
-
1999
- 1999-10-08 JP JP28769499A patent/JP4284782B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008217A (en) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | Method of manufacturing low-temperature baking ceramic board having cavity |
| JP2003249756A (en) * | 2002-02-26 | 2003-09-05 | Kyocera Corp | Method for producing glass ceramic substrate |
| US7381283B2 (en) | 2002-03-07 | 2008-06-03 | Yageo Corporation | Method for reducing shrinkage during sintering low-temperature-cofired ceramics |
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
| US7105070B2 (en) * | 2003-09-09 | 2006-09-12 | Ngk Spark Plug Co., Ltd. | Method for producing ceramic substrate, and ceramic substrate |
| KR20060108908A (en) * | 2005-04-13 | 2006-10-18 | 삼성전기주식회사 | Method of manufacturing layer-built type ceramic substrate |
| US7601235B2 (en) | 2005-11-25 | 2009-10-13 | Murata Manufacturing Co., Ltd. | Manufacturing method of multilayer ceramic board |
| JP4957723B2 (en) * | 2006-06-02 | 2012-06-20 | 株式会社村田製作所 | Multilayer ceramic substrate, method for manufacturing the same, and electronic component |
| JP2012001279A (en) * | 2010-06-11 | 2012-01-05 | Kwang Mu Lee | Liquid container |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4284782B2 (en) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509531B2 (en) | Monolithic ceramic electronic component, method for manufacturing the same, and electronic device | |
| US6753218B2 (en) | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias | |
| JP5278149B2 (en) | Circuit board and circuit module | |
| JPS6348172B2 (en) | ||
| JP2005072095A (en) | Electronic circuit unit and manufacturing method therefor | |
| WO2007049458A1 (en) | Stacked electronic component, electronic device and method for manufacturing stacked electronic component | |
| JPH0218573B2 (en) | ||
| JP2001060767A (en) | Method for manufacturing ceramic board and unfired ceramic board | |
| JP2004055965A (en) | Wiring board, semiconductor device, manufacturing method of them, circuit board, and electronic apparatus | |
| US6011683A (en) | Thin multilayer ceramic capacitors | |
| JP4284782B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| JP4899645B2 (en) | Module parts and manufacturing method thereof | |
| US6676784B2 (en) | Process for the manufacture of multilayer ceramic substrates | |
| JP2839092B2 (en) | Piezoelectric composite component and method of manufacturing the same | |
| JP3508905B2 (en) | Wiring board and its manufacturing method | |
| EP0359513A2 (en) | Semiconductor chip carrier and method of making it | |
| JP4501524B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP4411839B2 (en) | Ceramic structure, method for manufacturing ceramic structure, and nonreciprocal circuit device | |
| JP4038610B2 (en) | Manufacturing method of ceramic substrate | |
| JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
| JPH11345734A (en) | Laminated ceramic capacitor | |
| JPH0734511B2 (en) | Electronic component mounting structure of multilayer board and mounting method thereof | |
| JP2002270989A (en) | Ceramic electronic part and manufacturing method therefor | |
| JP7438656B2 (en) | collective board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4284782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |