JP4048974B2 - Method for manufacturing electronic component including multilayer ceramic substrate - Google Patents

Method for manufacturing electronic component including multilayer ceramic substrate Download PDF

Info

Publication number
JP4048974B2
JP4048974B2 JP2003045303A JP2003045303A JP4048974B2 JP 4048974 B2 JP4048974 B2 JP 4048974B2 JP 2003045303 A JP2003045303 A JP 2003045303A JP 2003045303 A JP2003045303 A JP 2003045303A JP 4048974 B2 JP4048974 B2 JP 4048974B2
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic substrate
substrate
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003045303A
Other languages
Japanese (ja)
Other versions
JP2004259714A (en
Inventor
泰伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003045303A priority Critical patent/JP4048974B2/en
Publication of JP2004259714A publication Critical patent/JP2004259714A/en
Application granted granted Critical
Publication of JP4048974B2 publication Critical patent/JP4048974B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、キャビティが設けられた多層セラミック基板を備える電子部品の製造方法に関するもので、特に、製造工程中における多層セラミック基板の破損を防止するための技術に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある技術として、たとえば特開２００１−２３０５４８号公報（特許文献１）に記載された多層セラミック基板の製造方法がある。この特許文献１に記載された多層セラミック基板の製造方法について、図８および図９を参照して説明する。
【０００３】
図８には、焼成前の生の多層セラミック基板１が図示され、図９には、焼成後の多層セラミック基板２が図示されている。なお、図８および図９において、生の多層セラミック基板１および焼成後の多層セラミック基板２が各々有する積層構造や配線導体については図示が省略されている。
【０００４】
焼成後の多層セラミック基板２には、その一方主面側に開口を位置させているキャビティ３が設けられ、そのため、このキャビティ３は、生の多層セラミック基板１の段階で形成されている。このようにキャビティ３が形成された生の多層セラミック基板１を焼成して多層セラミック基板２を製造しようとするとき、キャビティ３の底面壁の平坦性が損なわれ、キャビティ３の周辺部の変形や割れが生じやすいという問題に遭遇することがある。この問題を解決するため、上述の特許文献１に記載の技術では、次のような対策が講じられる。
【０００５】
すなわち、図８に示すように、生の多層セラミック基板１の各主面に沿って、収縮抑制層４および５がそれぞれ配置され、それによって、複合積層体６が作製される。収縮抑制層４および５は、生の多層セラミック基板１に含まれる基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末を含んでいる。また、一方の収縮抑制層４には、キャビティ３の開口に対応する貫通部７が設けられている。
【０００６】
次に、キャビティ３の周辺部と貫通部７を介してキャビティ３の底面壁とに互いに同じ圧力をかけて、複合積層体６が積層方向にプレスされる。
【０００７】
次に、複合積層体６は焼成され、この焼成後において、収縮抑制層４および５が除去される。その結果、図９に示すような焼結後の多層セラミック基板２が得られる。
【０００８】
このようにして、多層セラミック基板２を製造すれば、焼成工程において、収縮抑制層４および５が実質的に収縮しないため、これら収縮抑制層４および５による収縮抑制作用が生の多層セラミック基板１に及ぼされ、生の多層セラミック基板１において、焼成中の主面方向での収縮が抑制される。その結果、キャビティ３の底面壁の平坦性が損なわれず、また、キャビティ３の周辺部の変形や割れを抑制した状態で、寸法精度が高くかつ品質に優れた多層セラミック基板２を得ることができる。
【０００９】
【特許文献１】
特開２００１−２３０５４８号公報
【００１０】
【発明が解決しようとする課題】
上述した多層セラミック基板２を用いて所望の電子部品を製造しようとするとき、図９において破線で示すように、多層セラミック基板２のキャビティ３内に搭載部品８を実装したり、多層セラミック基板２の、キャビティ３の底面壁側の主面上に、チップ部品９を実装したりすることが行なわれる。
【００１１】
しかしながら、このような実装工程において、キャビティ３の底面壁が割れるなどして破損することがある。また、このような破損は、搭載部品８やチップ部品９を実装する場合に限らず、多層セラミック基板２を取り扱う場合にも生じ得る。
【００１２】
上述の破損は、たとえば０．５ｍｍ以下というように、キャビティ３の底面壁の厚みが薄くされたときに生じやすい。そのため、多層セラミック基板２を備える電子部品の製造の歩留まりを向上させるためには、キャビティ３の底面壁の厚みをそれほど薄くすることができず、この電子部品の低背化の妨げとなっている。
【００１３】
そこで、この発明の目的は、上述したような破損の問題を生じにくくすることができる、キャビティが設けられた多層セラミック基板を備える電子部品の製造方法を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る多層セラミック基板を備える電子部品の製造方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１５】
まず、一方主面側に開口を位置させているキャビティが設けられた多層セラミック基板と、多層セラミック基板の他方主面上に配置されかつキャビティの底面壁より機械的強度の高い補強層とを備える、複合積層体が作製される。
【００１６】
次に、上述の複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と、キャビティ内に樹脂を導入する工程とが実施され、その後、複合積層体から補強層を除去する工程が実施される。
【００１７】
この発明において、補強層を除去した後、多層セラミック基板の他方主面上にチップ部品を実装する工程がさらに実施されてもよい。
【００１８】
また、この発明において、キャビティ内に搭載部品を実装する工程および樹脂を導入する工程の前に、複合積層体の状態で、めっきを施す工程がさらに実施されてもよい。
【００１９】
この発明において、複合積層体は、好ましくは、次のように作製される。すなわち、生の多層セラミック基板を作製し、この生の多層セラミック基板の他方主面上に補強層を配置し、それによって、生の複合積層体を得るようにされる。そして、この生の複合積層体を焼成することによって、前述したような多層セラミック基板と補強層とを備える、複合積層体が得られる。この場合、補強層は、後での除去を容易にするため、焼成工程によって多層セラミック基板に固着した状態とならない材料から構成される。
【００２０】
上述した好ましい実施態様において、補強層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２１】
あるいは、補強層は、焼成工程によって多層セラミック基板に固着しないようにするための剥離容易性を担う剥離容易層と機械的強度を高くするための高強度性を担う高強度層とを備える複数層からなる構造を有していてもよい。この場合、剥離容易層が生の多層セラミック基板の他方主面に接するように配置される。
【００２２】
上述の剥離容易層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２３】
他方、高強度層は、たとえば、セラミック粉末を含む組成とされたり、あるいは、焼結させたセラミック板から構成されたりする。高強度層がセラミック板から構成される場合、焼成工程での焼成温度では、さらなる焼結が進まないものであることが好ましい。また、高強度層は、金属からなる板から構成されてもよい。
【００２４】
また、この好ましい実施態様において、生の多層セラミック基板は、次のようにして作製されることが好ましい。
【００２５】
すなわち、基板用セラミック材料粉末および基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末が用意される。そして、生の多層セラミック基板は、基板用セラミック材料粉末を含む複数の積層された基板用セラミックグリーン層および収縮抑制用無機材料粉末を含みかつ基板用セラミックセラミックグリーン層間の界面に沿って位置される層間拘束層をもって構成される。
【００２６】
そして、焼成工程では、基板用セラミック材料粉末が焼結する温度下で生の複合積層体が焼成される。これによって、基板用セラミックグリーン層が焼結し、他方、基板用セラミックグリーン層に含まれる材料の浸透によって層間拘束層が緻密化されかつ固化される。
【００２７】
前述したキャビティ内に搭載部品を実装する工程では、たとえば、ダイボンドおよびワイヤボンドが実施されたり、フリップチップ実装が実施されたりすることができる。
【００２８】
また、キャビティ内に樹脂を導入する工程では、キャビティの開口まで届くように樹脂を導入することが好ましい。
【００３０】
【発明の実施の形態】
図１ないし図６は、この発明の一実施形態を説明するためのものである。ここで、図６は、この実施形態によって得られた電子部品１１を示す断面図であり、図１ないし図５は、電子部品１１を製造するために実施される工程を順次示す断面図である。
【００３１】
まず、図６を参照して、電子部品１１の構成について説明する。
【００３２】
電子部品１１は、多層セラミック基板１２を備えている。多層セラミック基板１２は、積層された複数のセラミック層１３、１４および１５ならびにセラミック層１３〜１５間の界面に沿って位置される層間拘束層１６をもって構成される積層構造を有している。
【００３３】
また、多層セラミック基板１２には、その一方主面１７上に開口を位置させたキャビティ１８が設けられている。キャビティ１８は、この実施形態では、段部１９を有している。
【００３４】
また、多層セラミック基板１２に関連して、次のような配線導体が設けられている。配線導体としては、セラミック層１３〜１５または層間拘束層１６上に形成されるいくつかの導体膜２０や、セラミック層１３〜１５またはセラミック層１３〜１５および層間拘束層１６の双方を厚み方向に貫通するように設けられるいくつかのビアホール導体２１がある。
【００３５】
また、キャビティ１８内には、ベアチップのようなチップ状の搭載部品２２が実装されている。搭載部品２２は、キャビティ１８の底面壁２３に対して、ダイボンドによって接合されている。また、図６においてワイヤ２４が図示されているように、搭載部品２２は、ワイヤボンディングによって電気的接続が図られる。なお、このようなダイボンドおよびワイヤボンドに代えて、フリップチップ実装または通常の半田付けが適用されてもよい。
【００３６】
キャビティ１８内には樹脂２５が導入され、それによって、搭載部品２２が封止される。この場合、図示したように、キャビティ１８の開口まで届くように樹脂２５が充填されることが好ましい。なお、搭載部品２２の実装のために、フリップチップ実装が適用されるとき、樹脂２５はアンダーフィルを形成するように導入されてもよい。
【００３７】
多層セラミック基板１２の他方主面２６上には、いくつかのチップ部品２７が実装されている。この場合、多層セラミック基板１２の他方主面２６上に位置する導体膜２０が、これらチップ部品２７を電気的に接続しかつ機械的に固定するために用いられ、通常、この電気的接続および機械的固定のために半田付けが適用される。チップ部品２７は、たとえば、図示したような表面実装部品であっても、ＩＣパッケージであってもよい。
【００３８】
多層セラミック基板１２の一方主面１７上に位置する導体膜２０は、この電子部品１１を、図示しないプリント配線基板のようなマザーボード上に実装するときに用いられる。
【００３９】
このような電子部品１１を製造するため、まず、図１に示すような生の複合積層体３１が作製される。生の複合積層体３１は、多層セラミック基板１２となるべき生の多層セラミック基板３２および電気回路とは無関係な補強層３３から構成される。図１において、生の多層セラミック基板３２に備える要素であって、図６に示した要素に対応する要素には、図６において用いたのと同様の参照符号を付し、重複する説明は省略する。
【００４０】
生の多層セラミック基板３２は、後述する焼成工程の結果、図６に示したセラミック層１３、１４および１５とそれぞれなる複数の積層された基板用セラミックグリーン層３４、３５および３６を備え、基板用セラミックグリーン層３４〜３６間の界面に沿って、図６に示したのと同様の態様で層間拘束層１６が位置されている。また、図６に示したのと同様の態様をもって、キャビティ１８、導体膜２０およびビアホール導体２１が設けられている。
【００４１】
図１に示すような生の複合積層体３１を作製するため、たとえば、次のような各工程が実施される。
【００４２】
まず、基板用セラミックグリーン層３４〜３６となる複数の基板用セラミックグリーンシートが用意される。基板用セラミックグリーンシートは、基板用セラミック材料粉末に、バインダおよび可塑剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーをドクターブレード法等によってシート状に成形することによって得ることができる。
【００４３】
上述の基板用セラミック材料粉末は、後述する焼成工程において、たとえば銅を含む導体膜２０およびビアホール導体２１との同時焼成を可能とするため、ならびに、層間拘束層１６に含まれる収縮抑制用無機材料粉末の選択の幅を広げるため、たとえば１０００℃以下の温度で焼結させることが可能な低温焼結セラミック材料となる粉末であることが好ましい。
【００４４】
一例として、基板用セラミックグリーンシートは、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合した低温焼結セラミック材料粉末に、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、ドクターブレード法等により、有機フィルム上でシート状に成形し、これを乾燥させることによって得ることができる。
【００４５】
次に、上述した基板用セラミックグリーンシート上に、層間拘束層１６が形成される。層間拘束層１６は、上述した基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末に、バインダおよび溶剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーを、基板用セラミックグリーンシート上に印刷等の方法によって薄層状に付与することによって形成される。
【００４６】
前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、層間拘束層１６に含まれる収縮抑制用無機材料粉末としては、たとえば、アルミナ、ムライト、窒化アルミニウム、ジルコニア、アノーサイト、フォルステライトおよびコージライトの各粉末の少なくとも１種を好適に用いることができる。
【００４７】
一例として、層間拘束層１６は、上述した収縮抑制用無機材料粉末を主成分とし、軟化点７８０℃で粒径１．５μｍのホウケイ酸ガラス粉末を１５〜６０体積％含み、さらに、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、基板用セラミックグリーンシート上に印刷等により塗布し、これを乾燥させることによって形成されることができる。
【００４８】
なお、層間拘束層１６は、上述したスラリーをシート状に成形し、このシートを前述した基板用セラミックグリーンシート上に積層するようにしてもよい。
【００４９】
層間拘束層１６は、生の多層セラミック基板３２に備える複数の基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートのすべてに形成される必要はない。たとえば、図１に示した複数の基板用セラミックグリーン層３４〜３６のうち、最も上に位置している基板用セラミックグリーン層３６上には層間拘束層１６が形成されていないため、この基板用セラミックグリーン層３６を与える基板用セラミックグリーンシートには層間拘束層１６が形成されない。また、図示しないが、基板用セラミックグリーン層３４〜３６のうち、中間に位置するものを与える基板用セラミックグリーンシートにおいても、層間拘束層１６が形成されないものがあってもよい。
【００５０】
次に、基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートの特定のものに、ビアホール導体２１を設けるための貫通孔が、たとえば、パンチ、ドリルまたはレーザ加工等によって形成される。この場合、基板用セラミックグリーンシート上に層間拘束層１６が形成されている場合には、層間拘束層１６をも貫通するように貫通孔が設けられる。
【００５１】
次に、上述した貫通孔に、たとえば銅粉末を導電成分として含む導電性ペーストが充填され、それによって、ビアホール導体２１が形成される。なお、導電性ペーストとして、銅粉末を含むものの他、たとえば、銀、ニッケル、金、バラジウム等の粉末を含むものが用いられてもよい。
【００５２】
次に、基板用セラミックグリーンシート上または層間拘束層１６上に、同様の導電性ペーストを用いてたとえばスクリーン印刷を適用することによって、導体膜２０が形成される。なお、ビアホール導体２１の形成と導体膜２０の形成との順序を逆にしてもよい。
【００５３】
次に、生の多層セラミック基板３２に備える基板用セラミックグリーン層３４〜３６の各々を構成する基板用セラミックグリーンシートのうち、基板用セラミックグリーン層３５のための基板用セラミックグリーンシートには、キャビティ１８の底面側の部分を与えるための貫通部３７が設けられ、また、基板用セラミックグリーン層３６のための基板用セラミックグリーンシートには、キャビティ１８の開口側の部分を与えるための貫通部３８が設けられる。これら貫通部３７および３８は、たとえば、パンチ、ドリルまたはレーザ加工によって形成される。基板用セラミックグリーンシートが層間拘束層１６を形成している場合には、貫通部３７および３８は、層間拘束層１６をも貫通するように設けられる。
【００５４】
前述したように、キャビティ１８は段部１９を有しているので、このような段部１９を与えるため、上述した貫通部３７は貫通部３８より小さくされる。
【００５５】
次に、補強層３３となる補強シートが用意される、補強シートは、後述する焼成工程によって生の多層セラミック基板３２から得られた焼結後の多層セラミック基板１２に固着した状態とならないようにされる。そのため、補強層３３となる補強シートは、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含み、これに有機ビヒクルを添加し、これらを混合することによって得られたスラリーをシート状に成形したものによって与えることができる。この補強シートに含まれる無機材料粉末としては、前述した層間拘束層１６に含まれる収縮抑制用無機材料粉末と同様のものを用いることができる。
【００５６】
また、補強層３３となる補強シートは、生の多層セラミック基板３２のキャビティ１８における底面壁２３より高い機械的強度を有している。そのため、底面壁２３の厚みが、焼成後において、たとえば０．１５ｍｍとされるとき、補強シートの厚みが０．６ｍｍとされる、というように、底面壁２３の厚みより厚くされる。
【００５７】
次に、図１に示した生の複合積層体３１が得られるように、補強層３３となる補強シート上に、基板用セラミックグリーン層３４〜３６となる基板用セラミックグリーンシートが積層される。この積層工程において、１枚の基板用セラミックグリーンシートを積層する毎にプレスしても、プレスしなくてもよい。また、補強シートについては、厳密な位置合わせが不要であるので、生の多層セラミック基板３２のみを得るための積層を行なった後、後述するプレス工程において、補強シートと生の多層セラミック基板３２とを積み重ねるようにしてもよい。
【００５８】
このようにして、図１に示すように、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７とは逆の主面２６上に補強層３３が配置された、生の複合積層体３１が得られる。
【００５９】
次に、生の複合積層体３１全体が積層方向にプレスされる。このプレス工程は、生の複合積層体３１を金型内に入れ、かつ、弾性体を、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７上に配置した状態で、静水圧プレスを適用することによって実施されることが好ましい。なお、静水圧プレスに代えて、剛体プレスが適用されてもよい。
【００６０】
図１には、１個の多層セラミック基板１２のための生の多層セラミック基板３２が図示されているが、複数個の多層セラミック基板１２を与えるための集合基板の状態で生の多層セラミック基板３２が作製される場合には、上述のプレス工程を終えた後、集合状態にある生の多層セラミック基板３２に対して、後の分割工程での分割を容易にするための溝または切欠き等が生の多層セラミック基板３２に形成される。
【００６１】
次に、生の複合積層体３１は、基板用セラミックグリーン層３４〜３６に含まれる基板用セラミック材料粉末が焼結する温度下で焼成される。前述したように、導体膜２０およびビアホール導体２１にニッケルまたは銅が含まれる場合、この焼成工程は、還元性雰囲気下で実施される。
【００６２】
このような焼成工程を実施することによって、図２に示すような焼成後の複合積層体４１が得られる。この段階において、図６に示した焼結後の多層セラミック基板１２が得られている。この多層セラミック基板１２において、基板用セラミックグリーン層３４〜３６が焼結することによって、セラミック層１３〜１５が与えられ、また、導電性ペーストが焼き付けられ、導体膜２０およびビアホール導体２１が導電性ペーストの焼結体によって与えられる。
【００６３】
他方、層間拘束層１６に含まれる収縮抑制用無機材料粉末は、焼成工程において、実質的に焼結しないため、層間拘束層１６には実質的な収縮が生じない。そのため、層間拘束層１６による収縮抑制作用が、基板用セラミックグリーン層３４〜３６に及ぼされる。その結果、基板用セラミックグリーン層３４〜３６は、厚み方向にのみ実質的に収縮し、その主面方向への収縮が抑制される。したがって、図２に示した焼結後の多層セラミック基板１２の寸法精度を高くでき、導体膜２０およびビアホール導体２１によって与えられる配線の高密度化を高い信頼性をもって達成することができる。
【００６４】
層間拘束層１６は、図６に示す製品としての電子部品１１に備える多層セラミック基板１２に残されるので、その厚みを比較的薄くすることによって、焼成工程を終えた時点では、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されかつ固化されている。
【００６５】
補強層３３は、図１に示した生の複合積層体３１を得た後、上述の焼成工程を終えるまでの間、生の多層セラミック基板３２を補強し、生の多層セラミック基板３２において不所望な変形や破損が生じることを防止する。したがって、焼成後において、得られた多層セラミック基板１２、特にキャビティ１８の底面壁２３において、うねりなどの変形を生じにくくすることができる。
【００６６】
また、補強層３３は、前述した層間拘束層１６と同様の機能をも果たしている。すなわち、補強層３３に含まれる無機材料粉末についても、焼成工程において実質的に焼結しないため、補強層３３には実質的な収縮が生じない。したがって、補強層３３による収縮抑制作用をも、生の多層セラミック基板３２に及ぼすことができる。
【００６７】
次に、補強層３３が未だ除去されない複合積層体４１の状態で、多層セラミック基板１２の表面上に露出している導体膜２０に対して、めっき処理が施される。このとき、補強層３３と多層セラミック基板１２との密着性が良好であると、これらの界面にめっき液が浸透しないため、補強層３３に接している導体膜２０はめっきされない。
【００６８】
次に、同じく複合積層体４１の状態を維持したまま、図３に示すように、多層セラミック基板１２のキャビティ１８内に、搭載部品２２が、たとえばダイボンドおよびワイヤボンドを実施して実装される。この実装時において、キャビティ１８の底面壁２３には所定の衝撃が加えられるが、補強層３３によって補強されているため、底面壁２３において割れるなどの破損を生じさせにくくすることができる。
【００６９】
次に、複合積層体４１の状態で、図４に示すように、キャビティ１８内に樹脂２５が導入される。この樹脂２５は、前述したように、キャビティ１８の開口まで届くように導入されることが、多層セラミック基板１２の機械的強度を高める上で好ましい。
【００７０】
次に、水洗、ウェットブラスト、研磨あるいは作業者の手による方法などによって、補強層３３が除去され、それによって、図５に示すように、多層セラミック基板１２が取り出される。図５において、多層セラミック基板１２は、そのキャビティ１８の開口側の主面１７を下方へ向けた状態で図示されている。補強層３３は、層間拘束層１６より厚くされ、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されたり固化されたりすることはなく、そのため、焼成工程によって多層セラミック基板１２に固着した状態とはならない。したがって、補強層３３は、焼成工程の後であっても、これを容易に除去することができる。
【００７１】
上述のように除去される前の補強層３３に接していた多層セラミック基板１２上の導体膜２０にあっては、前述しためっき処理が施されていない。そのため、補強層３３を除去した後、これら導体膜２０に対して、必要に応じて、めっき処理、防錆処理またはフラックス塗布が実施される。これらの処理を実施する際の多層セラミック基板１２の取り扱いにおいて、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を生じさせにくくすることができる。
【００７２】
以上のように、補強層３３が存在する状態で、多層セラミック基板１２の表面に露出している導体膜２０に対するめっき処理を施し、補強層３３を除去した後で、この補強層３３に接していた導体膜２０に対して、めっき処理等を施すようにすれば、前者の導体膜２０と後者の導体膜２０との間で表面状態を互いに異ならせることができる。
【００７３】
次に、図６に示すように、多層セラミック基板１２の主面２６上に、チップ部品２７が実装される。この実装工程においても、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を招きにくくすることができる。
【００７４】
このようにして、多層セラミック基板１２を備える電子部品１１が完成される。
【００７５】
なお、多層セラミック基板１２が集合基板の状態で作製される場合には、集合基板を分割する工程が実施されるが、この分割工程は、図６に示した電子部品１１を得た後に実施しても、あるいは、生の複合積層体３１を焼成する前もしくは後、または補強層３３を除去した後に実施してもよい。
【００７６】
図７は、この発明の他の実施形態を説明するための図１に対応する図であって、生の複合積層体５１を示す断面図である。図７において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７７】
図７に示した実施形態は、補強層３３の構造に特徴がある。すなわち、補強層３３は、焼成工程によって多層セラミック基板１２（図２参照）に固着しないようにするための剥離容易性を担う剥離容易層５２と、機械的強度を高くするための高強度性を担う高強度層５３とを備える、少なくとも２層からなる構造を有していて、剥離容易層５２が生の多層セラミック基板３２に接するように配置される。
【００７８】
上述の剥離容易層５２は、図１の補強層３３の場合と同様、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成をもって構成される。
【００７９】
他方、高強度層５３は、焼成工程において耐え得る材料から構成されればよく、たとえば、基板用セラミック材料粉末のようなセラミック粉末を含む組成とされたり、セラミック材料粉末を焼結させたセラミック板から構成されたり、金属からなる板から構成されたりする。
【００８０】
高強度層５３において、セラミック板が用いられる場合には、このセラミック板は、焼成工程における焼成温度では、さらなる焼結が進まないものであることが好ましい。なぜなら、焼結されたセラミック板として、さらなる焼結が進むもの、たとえば、基板用セラミック材料粉末と同材料からなるセラミック板を用いると、さらなる焼結により、セラミック板にクラックが入るなどの問題が生じることがあるためである。前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、セラミック板の材料として、たとえば、アルミナ、フォルステライト、スピネル、ムライト、コージライト、ステアタイトなどを好適に用いることができる。
【００８１】
また、高強度層５３において、金属からなる板が用いられる場合、たとえば、銅、ニッケル、タングステン、鉄などの金属からなる板が好適に用いられる。
【００８２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００８３】
たとえば、多層セラミック基板１２に設けられる導体膜２０およびビアホール導体２１の形態、セラミック層１３〜１５の積層数、キャビティ１８の形態および大きさ等については、設計に応じて、任意に変更することができる。
【００８４】
また、図示の実施形態では、多層セラミック基板１２が層間拘束層１６を備えるものであったが、このような層間拘束層を備えない多層セラミック基板を備える電子部品に対しても、この発明を適用することができる。
【００８５】
また、生の複合積層体３１または５１において、生の多層セラミック基板３２の、キャビティ１８の開口を位置させている主面１７上にも、図８に示した収縮抑制層４のような態様で、補強層または収縮抑制層が配置されてもよい。
【００８６】
また、図２に示した複合積層体４１を得るため、焼結後の多層セラミック基板１２と補強層３３とを別々に用意した後、これらを図２に示すように互いに接合された状態としてもよい。
【００８７】
【発明の効果】
以上のように、この発明によれば、キャビティが設けられた多層セラミック基板を補強層によって補強した複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と樹脂を導入する工程とが実施されるので、このような搭載部品実装工程および樹脂導入工程において、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００８８】
また、多層セラミック基板の取り扱いが容易になるので、たとえば高価な搬送装置が不要になり、したがって、多層セラミック基板を備える電子部品の製造コストを低減することができる。
【００８９】
また、多層セラミック基板におけるキャビティの底面壁を薄くすることができるので、電子部品の低背化に寄与させることができる。
【００９０】
多層セラミック基板の、補強層が配置されている主面上にチップ部品を実装する場合、この実装工程は、補強層を除去した後に実施されなければならないが、補強層を除去する段階では、キャビティ内に樹脂が導入されているので、この樹脂によってキャビティの底面壁が補強され、したがって、チップ部品の実装工程においても、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００９１】
また、搭載部品実装工程および樹脂導入工程の前に、めっき工程が実施される場合、このめっき工程を複合積層体の状態で実施するようにすれば、めっき工程での多層セラミック基板の取り扱いに際して、多層セラミック基板に破損を生じさせにくくすることができる。
【００９２】
複合積層体を作製するため、生の多層セラミック基板を作製し、この生の多層セラミック基板の主面上に補強層を配置し、それによって、生の複合積層体を得た後、この生の複合積層体を焼成するようにしながら、補強層を、焼成工程によって多層セラミック基板の固着した状態とならない材料から構成すれば、焼成工程での多層セラミック基板の不所望な変形が補強層によって抑えられ、寸法精度の高い状態で多層セラミック基板を得ることができる。また、この場合には、補強層によって、生の多層セラミック基板を補強した状態とすることができるので、焼成前の段階での生の多層セラミック基板の取り扱い性を良好にすることができ、焼成前の生の多層セラミック基板の破損も生じにくくすることができる。
【００９３】
上述の場合、補強層において、焼成工程における焼成温度では焼結しにくい無機材料粉末が用いられたり、剥離容易層と高強度層とを備える複数層からなる構造が採用されたりすると、焼成工程での多層セラミック基板の主面方向での収縮が抑制され、したがって、焼結後の多層セラミック基板の寸法精度をより高めることができる。
【００９４】
上述の生の多層セラミック基板において、基板用セラミックグリーン層間の界面に沿って位置される層間拘束層が配置されていると、焼成後の多層セラミック基板の寸法精度を一層高めることができ、さらに補強層の存在により、たとえばうねりのような不所望な変形を生じさせにくくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法を実施するために作製される生の複合積層体３１を示す断面図である。
【図２】図１に示した生の複合積層体３１を焼成することによって得られた複合積層体４１を示す断面図である。
【図３】図２に示した多層セラミック基板１２のキャビティ１８内に搭載部品２２を実装した状態を示す断面図である。
【図４】図３に示したキャビティ１８内に樹脂２５を導入した状態を示す断面図である。
【図５】図４に示した補強層３３を除去した後に取り出される多層セラミック基板１２を示す断面図である。
【図６】図５に示した多層セラミック基板１２の主面２６上にチップ部品２７を実装して得られた、多層セラミック基板１２を備える電子部品１１を示す断面図である。
【図７】この発明の他の実施形態を説明するための図１に相当する図である。
【図８】多層セラミック基板を製造するための従来の方法において作製される複合積層体６を示す断面図である。
【図９】図８に示した複合積層体６を焼成しかつ収縮抑制層４および５を除去した後に取り出される多層セラミック基板２を示す断面図である。
【符号の説明】
１１ 電子部品
１２ 多層セラミック基板
１３〜１５ セラミック層
１６ 層間拘束層
１７，２６ 主面
１８ キャビティ
２０ 導体膜
２１ ビアホール導体
２２ 搭載部品
２３ 底面壁
２５ 樹脂
２７ チップ部品
３１，５１ 生の複合積層体
３２ 生の多層セラミック基板
３３ 補強層
３４〜３６ 基板用セラミックグリーン層
４１ 焼成後の複合積層体
５２ 剥離容易層
５３ 高強度層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic part comprising a multilayer ceramic substrate provided with a cavity. Goods The present invention relates to a manufacturing method, and particularly to a technique for preventing damage to a multilayer ceramic substrate during the manufacturing process.
[0002]
[Prior art]
An interesting technique for this invention is a method for manufacturing a multilayer ceramic substrate described in, for example, Japanese Patent Application Laid-Open No. 2001-230548 (Patent Document 1). A method of manufacturing the multilayer ceramic substrate described in Patent Document 1 will be described with reference to FIGS.
[0003]
FIG. 8 illustrates a raw multilayer ceramic substrate 1 before firing, and FIG. 9 illustrates a multilayer ceramic substrate 2 after firing. In FIGS. 8 and 9, the laminated structure and wiring conductors of the raw multilayer ceramic substrate 1 and the fired multilayer ceramic substrate 2 are not shown.
[0004]
The fired multilayer ceramic substrate 2 is provided with a cavity 3 having an opening located on one main surface side thereof. Therefore, the cavity 3 is formed at the stage of the raw multilayer ceramic substrate 1. Thus, when the multilayer ceramic substrate 2 is manufactured by firing the raw multilayer ceramic substrate 1 having the cavity 3 formed thereon, the flatness of the bottom wall of the cavity 3 is impaired, and the peripheral portion of the cavity 3 is not deformed. You may encounter the problem of being prone to cracking. In order to solve this problem, the technique described in Patent Document 1 described above takes the following measures.
[0005]
That is, as shown in FIG. 8, the shrinkage suppression layers 4 and 5 are arranged along the main surfaces of the raw multilayer ceramic substrate 1, whereby the composite laminate 6 is produced. The shrinkage suppression layers 4 and 5 include an inorganic material powder for shrinkage suppression that is difficult to sinter at the sintering temperature of the ceramic material powder for substrate contained in the raw multilayer ceramic substrate 1. One shrinkage suppression layer 4 is provided with a through portion 7 corresponding to the opening of the cavity 3.
[0006]
Next, the composite laminate 6 is pressed in the laminating direction by applying the same pressure to the peripheral portion of the cavity 3 and the bottom wall of the cavity 3 through the penetration portion 7.
[0007]
Next, the composite laminate 6 is fired, and after this firing, the shrinkage suppression layers 4 and 5 are removed. As a result, a sintered multilayer ceramic substrate 2 as shown in FIG. 9 is obtained.
[0008]
Thus, if the multilayer ceramic substrate 2 is manufactured, since the shrinkage suppression layers 4 and 5 do not substantially shrink in the firing step, the shrinkage suppression action by the shrinkage suppression layers 4 and 5 is a raw multilayer ceramic substrate 1. In the raw multilayer ceramic substrate 1, shrinkage in the main surface direction during firing is suppressed. As a result, the flatness of the bottom wall of the cavity 3 is not impaired, and the multilayer ceramic substrate 2 with high dimensional accuracy and excellent quality can be obtained in a state where deformation and cracking of the peripheral portion of the cavity 3 are suppressed. .
[0009]
[Patent Document 1]
JP 2001-230548 A
[0010]
[Problems to be solved by the invention]
When a desired electronic component is to be manufactured using the multilayer ceramic substrate 2 described above, a mounting component 8 is mounted in the cavity 3 of the multilayer ceramic substrate 2 as shown by a broken line in FIG. The chip component 9 is mounted on the main surface of the cavity 3 on the bottom wall side.
[0011]
However, in such a mounting process, the bottom wall of the cavity 3 may break and break. Such a breakage may occur not only when the mounting component 8 and the chip component 9 are mounted, but also when the multilayer ceramic substrate 2 is handled.
[0012]
The above-described damage is likely to occur when the thickness of the bottom wall of the cavity 3 is reduced, for example, 0.5 mm or less. For this reason, in order to improve the manufacturing yield of the electronic component including the multilayer ceramic substrate 2, the thickness of the bottom wall of the cavity 3 cannot be reduced so much, which hinders the reduction of the height of the electronic component. .
[0013]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing an electronic component including a multilayer ceramic substrate provided with a cavity, which can reduce the above-described damage problem. The law Is to try to provide.
[0014]
[Means for Solving the Problems]
In order to solve the above-described technical problem, a method for manufacturing an electronic component including a multilayer ceramic substrate according to the present invention is characterized by including the following configuration.
[0015]
First, a multilayer ceramic substrate having a cavity in which an opening is positioned on one main surface side, and a reinforcing layer disposed on the other main surface of the multilayer ceramic substrate and having higher mechanical strength than the bottom wall of the cavity are provided. A composite laminate is produced.
[0016]
Next, in the state of the composite laminate described above, a process of mounting a mounting component in the cavity of the multilayer ceramic substrate and a process of introducing a resin into the cavity are performed, and then the reinforcing layer is removed from the composite laminate. The process of carrying out is performed.
[0017]
In the present invention, after removing the reinforcing layer, a step of mounting the chip component on the other main surface of the multilayer ceramic substrate may be further performed.
[0018]
Moreover, in this invention, the process of plating in the state of a composite laminated body may be further implemented before the process of mounting mounting components in a cavity, and the process of introducing resin.
[0019]
In the present invention, the composite laminate is preferably produced as follows. That is, a raw multilayer ceramic substrate is produced, and a reinforcing layer is disposed on the other main surface of the raw multilayer ceramic substrate, thereby obtaining a raw composite laminate. Then, by firing this raw composite laminate, a composite laminate comprising the multilayer ceramic substrate and the reinforcing layer as described above is obtained. In this case, the reinforcing layer is made of a material that is not fixed to the multilayer ceramic substrate by the firing process in order to facilitate later removal.
[0020]
In the preferred embodiment described above, the reinforcing layer has, for example, a composition containing an inorganic material powder that is difficult to sinter at the firing temperature in the firing step.
[0021]
Alternatively, the reinforcing layer includes a plurality of easy-peeling layers that are easy to peel off so as not to be fixed to the multilayer ceramic substrate by a firing process, and multiple layers that are high-strength layers that bear high strength to increase mechanical strength. You may have the structure which consists of. In this case, it arrange | positions so that an easy peeling layer may contact | connect the other main surface of a raw multilayer ceramic substrate.
[0022]
The above easy-peeling layer has, for example, a composition containing inorganic material powder that is difficult to sinter at the firing temperature in the firing step.
[0023]
On the other hand, the high-strength layer is made of, for example, a composition containing ceramic powder, or is composed of a sintered ceramic plate. When the high-strength layer is composed of a ceramic plate, it is preferable that further sintering does not proceed at the firing temperature in the firing step. The high-strength layer may be composed of a metal plate.
[0024]
In this preferred embodiment, the raw multilayer ceramic substrate is preferably produced as follows.
[0025]
That is, the inorganic material powder for shrinkage | contraction suppression which is hard to sinter at the sintering temperature of the ceramic material powder for substrates and the ceramic material powder for substrates is prepared. The raw multilayer ceramic substrate includes a plurality of laminated ceramic green layers for substrate containing ceramic material powder for substrate and inorganic material powder for shrinkage suppression, and is positioned along an interface between the ceramic ceramic green layers for substrate Consists of interlayer constraining layers.
[0026]
In the firing step, the raw composite laminate is fired at a temperature at which the substrate ceramic material powder is sintered. As a result, the ceramic green layer for the substrate is sintered, and on the other hand, the interlayer constrained layer is densified and solidified by the penetration of the material contained in the ceramic green layer for the substrate.
[0027]
In the above-described process of mounting the mounting component in the cavity, for example, die bonding and wire bonding can be performed, or flip chip mounting can be performed.
[0028]
Further, in the step of introducing the resin into the cavity, it is preferable to introduce the resin so as to reach the opening of the cavity.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
1 to 6 are for explaining an embodiment of the present invention. Here, FIG. 6 is a cross-sectional view showing the electronic component 11 obtained by this embodiment, and FIGS. 1 to 5 are cross-sectional views sequentially showing steps performed for manufacturing the electronic component 11. .
[0031]
First, the configuration of the electronic component 11 will be described with reference to FIG.
[0032]
The electronic component 11 includes a multilayer ceramic substrate 12. The multilayer ceramic substrate 12 has a laminated structure including a plurality of laminated ceramic layers 13, 14 and 15 and an interlayer constraining layer 16 positioned along an interface between the ceramic layers 13 to 15.
[0033]
The multilayer ceramic substrate 12 is provided with a cavity 18 with an opening located on one main surface 17 thereof. The cavity 18 has a step portion 19 in this embodiment.
[0034]
Further, the following wiring conductors are provided in relation to the multilayer ceramic substrate 12. As the wiring conductor, several conductor films 20 formed on the ceramic layers 13 to 15 or the interlayer constraining layer 16 and both the ceramic layers 13 to 15 or the ceramic layers 13 to 15 and the interlayer constraining layer 16 in the thickness direction. There are several via-hole conductors 21 provided so as to penetrate therethrough.
[0035]
A chip-like mounting component 22 such as a bare chip is mounted in the cavity 18. The mounting component 22 is bonded to the bottom wall 23 of the cavity 18 by die bonding. Further, as shown in FIG. 6, the wire 24 is electrically connected to the mounting component 22 by wire bonding. Instead of such die bonding and wire bonding, flip-chip mounting or normal soldering may be applied.
[0036]
Resin 25 is introduced into the cavity 18, whereby the mounting component 22 is sealed. In this case, as illustrated, it is preferable that the resin 25 is filled so as to reach the opening of the cavity 18. When flip chip mounting is applied for mounting the mounting component 22, the resin 25 may be introduced so as to form an underfill.
[0037]
Several chip components 27 are mounted on the other main surface 26 of the multilayer ceramic substrate 12. In this case, the conductor film 20 located on the other main surface 26 of the multilayer ceramic substrate 12 is used to electrically connect and mechanically fix these chip components 27. Usually, this electrical connection and machine Soldering is applied for secure fixation. The chip component 27 may be, for example, a surface mount component as illustrated or an IC package.
[0038]
The conductor film 20 located on the one main surface 17 of the multilayer ceramic substrate 12 is used when the electronic component 11 is mounted on a mother board such as a printed wiring board (not shown).
[0039]
In order to manufacture such an electronic component 11, first, a raw composite laminate 31 as shown in FIG. 1 is produced. The raw composite laminate 31 includes a raw multilayer ceramic substrate 32 to be the multilayer ceramic substrate 12 and a reinforcing layer 33 irrelevant to the electric circuit. In FIG. 1, elements that are provided in the raw multilayer ceramic substrate 32 and that correspond to the elements shown in FIG. 6 are given the same reference numerals as those used in FIG. To do.
[0040]
The raw multilayer ceramic substrate 32 is provided with a plurality of laminated ceramic green layers 34, 35 and 36 for the substrate, which are respectively formed as the ceramic layers 13, 14 and 15 shown in FIG. Interlayer constraining layer 16 is located along the interface between ceramic green layers 34-36 in the same manner as shown in FIG. Moreover, the cavity 18, the conductor film 20, and the via-hole conductor 21 are provided in the same manner as shown in FIG.
[0041]
In order to produce the raw composite laminate 31 as shown in FIG. 1, for example, the following steps are performed.
[0042]
First, a plurality of substrate ceramic green sheets to be the substrate ceramic green layers 34 to 36 are prepared. The ceramic green sheet for a substrate is made by adding an organic vehicle composed of a binder and a plasticizer and other necessary additives to the ceramic material powder for the substrate, and mixing them to prepare a slurry. It can be obtained by molding into a sheet by the method or the like.
[0043]
The above-described ceramic material powder for a substrate enables the simultaneous firing of, for example, the conductor film 20 containing copper and the via-hole conductor 21 in the firing step described later, and the shrinkage-suppressing inorganic material contained in the interlayer constraining layer 16 In order to broaden the selection range of the powder, it is preferable that the powder be a low-temperature sintered ceramic material that can be sintered at a temperature of 1000 ° C. or lower.
[0044]
As an example, a ceramic green sheet for a substrate includes, for example, a low-temperature sintered ceramic material powder obtained by mixing each powder of barium oxide, silicon oxide, alumina, calcium oxide, and boron oxide, a binder made of polyvinyl butyral, and di-n-butyl. A slurry obtained by mixing a plasticizer composed of phthalate and a solvent composed of toluene and isopropylene alcohol can be obtained by forming a slurry on an organic film by a doctor blade method or the like and drying it. it can.
[0045]
Next, the interlayer constraining layer 16 is formed on the above-described ceramic green sheet for substrates. The interlayer constrained layer 16 adds an organic vehicle composed of a binder and a solvent and other necessary additives to the inorganic material powder for shrinkage suppression that is difficult to sinter at the sintering temperature of the ceramic material powder for a substrate described above. By mixing, a slurry is produced, and this slurry is formed on a ceramic green sheet for a substrate by applying it in a thin layer by a method such as printing.
[0046]
As described above, when the ceramic material powder for a substrate can be sintered at a temperature of 1000 ° C. or less, examples of the inorganic material powder for shrinkage suppression contained in the interlayer constrained layer 16 include alumina, mullite, aluminum nitride, zirconia. At least one of each powder of anorthite, forsterite and cordierite can be suitably used.
[0047]
As an example, the interlayer constrained layer 16 is mainly composed of the above-described shrinkage-inhibiting inorganic material powder, contains 15 to 60% by volume of a borosilicate glass powder having a softening point of 780 ° C. and a particle diameter of 1.5 μm, and further, from polyvinyl butyral A slurry obtained by mixing a binder and a plasticizer composed of di-n-butyl phthalate and a solvent composed of toluene and isopropylene alcohol is applied onto a ceramic green sheet for a substrate by printing or the like and dried. Can be formed.
[0048]
The interlayer constraining layer 16 may be formed by forming the above-described slurry into a sheet and laminating the sheet on the above-described ceramic green sheet for a substrate.
[0049]
The interlayer constraining layer 16 does not have to be formed on all of the substrate ceramic green sheets that provide each of the plurality of substrate ceramic green layers 34 to 36 included in the raw multilayer ceramic substrate 32. For example, since the interlayer constraining layer 16 is not formed on the uppermost ceramic green layer 36 for substrate among the plurality of ceramic green layers 34 to 36 for substrate shown in FIG. The interlayer constraining layer 16 is not formed on the ceramic green sheet for the substrate that provides the ceramic green layer 36. Moreover, although not shown in figure, the board | substrate ceramic green sheet which gives what is located in the middle among the board | substrate ceramic green layers 34-36 may have a layer in which the interlayer constrained layer 16 is not formed.
[0050]
Next, a through hole for providing the via-hole conductor 21 is formed, for example, by punching, drilling, laser processing, or the like in a specific one of the ceramic green sheets for substrate that provides each of the ceramic green layers 34 to 36 for substrate. . In this case, when the interlayer constraining layer 16 is formed on the ceramic green sheet for a substrate, a through hole is provided so as to also penetrate the interlayer constraining layer 16.
[0051]
Next, the through-hole described above is filled with a conductive paste containing, for example, copper powder as a conductive component, whereby the via-hole conductor 21 is formed. In addition to what contains copper powder, what contains powders, such as silver, nickel, gold | metal | money, a palladium, etc. may be used as an electrically conductive paste, for example.
[0052]
Next, the conductor film 20 is formed on the ceramic green sheet for substrate or the interlayer constraining layer 16 by applying, for example, screen printing using the same conductive paste. Note that the order of the formation of the via-hole conductor 21 and the formation of the conductor film 20 may be reversed.
[0053]
Next, among the ceramic green sheets for substrates that constitute each of the ceramic green layers for substrates 34 to 36 included in the raw multilayer ceramic substrate 32, the ceramic ceramic sheets for substrates for the ceramic green layers for substrates 35 include cavities. A through portion 37 for providing a portion on the bottom surface side of the substrate 18 is provided, and a through portion 38 for providing a portion on the opening side of the cavity 18 is provided in the ceramic green sheet for substrate for the substrate ceramic green layer 36. Is provided. These through portions 37 and 38 are formed by, for example, punching, drilling, or laser processing. When the substrate ceramic green sheet forms the interlayer constraining layer 16, the through portions 37 and 38 are provided so as to also penetrate the interlayer constraining layer 16.
[0054]
As described above, since the cavity 18 has the step portion 19, the above-described through portion 37 is made smaller than the through portion 38 in order to provide such a step portion 19.
[0055]
Next, a reinforcing sheet to be the reinforcing layer 33 is prepared. The reinforcing sheet is not fixed to the sintered multilayer ceramic substrate 12 obtained from the raw multilayer ceramic substrate 32 by a firing process described later. Is done. Therefore, the reinforcing sheet serving as the reinforcing layer 33 contains, for example, an inorganic material powder that is difficult to sinter at the firing temperature in the firing step, and an organic vehicle is added to this, and the slurry obtained by mixing them is formed into a sheet form. It can be given by what is molded into. As the inorganic material powder contained in the reinforcing sheet, the same material as the shrinkage-inhibiting inorganic material powder contained in the interlayer constraining layer 16 described above can be used.
[0056]
Further, the reinforcing sheet serving as the reinforcing layer 33 has higher mechanical strength than the bottom wall 23 in the cavity 18 of the raw multilayer ceramic substrate 32. Therefore, when the thickness of the bottom wall 23 is 0.15 mm after firing, the thickness of the reinforcing sheet is 0.6 mm, for example, so that the thickness of the reinforcing sheet is 0.6 mm.
[0057]
Next, the substrate ceramic green sheets to be the substrate ceramic green layers 34 to 36 are laminated on the reinforcement sheet to be the reinforcement layer 33 so that the raw composite laminate 31 shown in FIG. In this laminating step, pressing may be performed each time one ceramic green sheet for a substrate is laminated or not. In addition, since it is not necessary to strictly align the reinforcing sheet, after the lamination for obtaining only the raw multilayer ceramic substrate 32, the reinforcing sheet and the raw multilayer ceramic substrate 32 are used in a pressing process described later. May be stacked.
[0058]
In this manner, as shown in FIG. 1, a raw composite ceramic substrate 32 in which a reinforcing layer 33 is disposed on a main surface 26 opposite to the main surface 17 where the opening of the cavity 18 is located. A laminate 31 is obtained.
[0059]
Next, the entire raw composite laminate 31 is pressed in the lamination direction. In this pressing step, the raw composite laminate 31 is placed in a mold, and the elastic body is placed on the main surface 17 of the raw multilayer ceramic substrate 32 where the opening of the cavity 18 is located. It is preferably carried out by applying a hydraulic press. A rigid press may be applied instead of the hydrostatic press.
[0060]
Although FIG. 1 shows a raw multilayer ceramic substrate 32 for one multilayer ceramic substrate 12, the raw multilayer ceramic substrate 32 is in the form of a collective substrate for providing a plurality of multilayer ceramic substrates 12. When the above-described pressing process is completed, the raw multilayer ceramic substrate 32 in the assembled state has grooves or notches for facilitating division in the subsequent dividing process. Formed on a raw multilayer ceramic substrate 32.
[0061]
Next, the raw composite laminate 31 is fired at a temperature at which the substrate ceramic material powder included in the substrate ceramic green layers 34 to 36 is sintered. As described above, when nickel or copper is contained in the conductor film 20 and the via-hole conductor 21, this firing step is performed in a reducing atmosphere.
[0062]
By performing such a baking process, the composite laminated body 41 after baking as shown in FIG. 2 is obtained. At this stage, the sintered multilayer ceramic substrate 12 shown in FIG. 6 is obtained. In this multilayer ceramic substrate 12, the ceramic green layers 34 to 36 for the substrate are sintered to give ceramic layers 13 to 15, and the conductive paste is baked, so that the conductive film 20 and the via-hole conductor 21 are conductive. Given by the sintered body of paste.
[0063]
On the other hand, since the inorganic material powder for suppressing shrinkage contained in the interlayer constrained layer 16 is not substantially sintered in the firing step, the interlayer constrained layer 16 is not substantially contracted. Therefore, the shrinkage suppressing action by the interlayer constraining layer 16 is exerted on the ceramic green layers 34 to 36 for the substrate. As a result, the ceramic green layers 34 to 36 for the substrate substantially contract only in the thickness direction, and the contraction in the main surface direction is suppressed. Therefore, the dimensional accuracy of the sintered multilayer ceramic substrate 12 shown in FIG. 2 can be increased, and the density of the wiring provided by the conductor film 20 and the via-hole conductor 21 can be achieved with high reliability.
[0064]
Since the interlayer constrained layer 16 is left on the multilayer ceramic substrate 12 provided in the electronic component 11 as the product shown in FIG. 6, the ceramic green layer for the substrate is formed at the time when the firing process is finished by reducing the thickness relatively. It is densified and solidified by permeation of the materials contained in 34-36.
[0065]
The reinforcing layer 33 reinforces the raw multilayer ceramic substrate 32 until the above-described firing process is completed after obtaining the raw composite laminate 31 shown in FIG. Prevent any deformation or breakage. Therefore, after firing, the obtained multilayer ceramic substrate 12, particularly the bottom wall 23 of the cavity 18, can be made difficult to undergo deformation such as waviness.
[0066]
The reinforcing layer 33 also has the same function as the interlayer constraining layer 16 described above. That is, since the inorganic material powder contained in the reinforcing layer 33 is not substantially sintered in the firing step, the reinforcing layer 33 is not substantially contracted. Therefore, the shrinkage suppressing action by the reinforcing layer 33 can also be exerted on the raw multilayer ceramic substrate 32.
[0067]
Next, a plating process is performed on the conductor film 20 exposed on the surface of the multilayer ceramic substrate 12 in a state of the composite laminate 41 in which the reinforcing layer 33 is not yet removed. At this time, if the adhesion between the reinforcing layer 33 and the multilayer ceramic substrate 12 is good, the plating solution does not penetrate into these interfaces, so the conductor film 20 in contact with the reinforcing layer 33 is not plated.
[0068]
Next, while maintaining the state of the composite laminate 41, as shown in FIG. 3, the mounting component 22 is mounted in the cavity 18 of the multilayer ceramic substrate 12 by performing die bonding and wire bonding, for example. At the time of this mounting, a predetermined impact is applied to the bottom wall 23 of the cavity 18, but since it is reinforced by the reinforcing layer 33, it is difficult to cause breakage such as cracking in the bottom wall 23.
[0069]
Next, in the state of the composite laminate 41, the resin 25 is introduced into the cavity 18 as shown in FIG. 4. As described above, the resin 25 is preferably introduced so as to reach the opening of the cavity 18 in order to increase the mechanical strength of the multilayer ceramic substrate 12.
[0070]
Next, the reinforcing layer 33 is removed by washing with water, wet blasting, polishing, or a method by an operator's hand, thereby taking out the multilayer ceramic substrate 12 as shown in FIG. In FIG. 5, the multilayer ceramic substrate 12 is illustrated with the main surface 17 on the opening side of the cavity 18 facing downward. The reinforcing layer 33 is thicker than the interlayer constraining layer 16 and is not densified or solidified by the permeation of the material contained in the ceramic green layers 34 to 36 for the substrate. It will not be stuck. Therefore, the reinforcing layer 33 can be easily removed even after the firing step.
[0071]
The conductive film 20 on the multilayer ceramic substrate 12 that has been in contact with the reinforcing layer 33 before being removed as described above is not subjected to the above-described plating treatment. Therefore, after removing the reinforcing layer 33, the conductor film 20 is subjected to plating treatment, rust prevention treatment, or flux coating as necessary. In handling the multilayer ceramic substrate 12 when performing these processes, the bottom wall 23 of the cavity 18 is reinforced by the resin 25, so that it is difficult to cause breakage such as breaking of the bottom wall 23. .
[0072]
As described above, the conductive film 20 exposed on the surface of the multilayer ceramic substrate 12 is plated in the state where the reinforcing layer 33 is present, and after the reinforcing layer 33 is removed, the conductive layer 20 is in contact with the reinforcing layer 33. If the conductor film 20 is subjected to plating or the like, the surface state can be made different between the former conductor film 20 and the latter conductor film 20.
[0073]
Next, as shown in FIG. 6, a chip component 27 is mounted on the main surface 26 of the multilayer ceramic substrate 12. Also in this mounting process, since the bottom wall 23 of the cavity 18 is reinforced by the resin 25, it is possible to make it difficult to cause damage such as breaking of the bottom wall 23.
[0074]
In this way, the electronic component 11 including the multilayer ceramic substrate 12 is completed.
[0075]
In addition, when the multilayer ceramic substrate 12 is manufactured in a state of the collective substrate, a step of dividing the collective substrate is performed. This division step is performed after obtaining the electronic component 11 shown in FIG. Alternatively, it may be performed before or after the raw composite laminate 31 is fired or after the reinforcing layer 33 is removed.
[0076]
FIG. 7 is a cross-sectional view corresponding to FIG. 1 for explaining another embodiment of the present invention and showing a raw composite laminate 51. In FIG. 7, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
[0077]
The embodiment shown in FIG. 7 is characterized by the structure of the reinforcing layer 33. That is, the reinforcing layer 33 has an easily peelable layer 52 that bears ease of peeling so as not to be fixed to the multilayer ceramic substrate 12 (see FIG. 2) by the firing step, and high strength for increasing mechanical strength. It has a structure composed of at least two layers including a high-strength layer 53 serving as a carrier, and the peelable layer 52 is disposed so as to be in contact with the raw multilayer ceramic substrate 32.
[0078]
Similar to the case of the reinforcing layer 33 in FIG. 1, the above easy-peeling layer 52 has a composition containing an inorganic material powder that is difficult to sinter at the firing temperature in the firing step.
[0079]
On the other hand, the high-strength layer 53 only needs to be made of a material that can withstand the firing process. Or a plate made of metal.
[0080]
When a ceramic plate is used in the high-strength layer 53, it is preferable that the ceramic plate does not undergo further sintering at the firing temperature in the firing step. This is because if the sintered ceramic plate is further sintered, for example, if a ceramic plate made of the same material as the ceramic material powder for a substrate is used, the ceramic plate may crack due to further sintering. This is because it may occur. As described above, when the ceramic material powder for a substrate can be sintered at a temperature of 1000 ° C. or lower, for example, alumina, forsterite, spinel, mullite, cordierite, steatite, etc. are suitably used as the ceramic plate material. Can be used.
[0081]
Further, when a plate made of a metal is used in the high-strength layer 53, for example, a plate made of a metal such as copper, nickel, tungsten, or iron is preferably used.
[0082]
While the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
[0083]
For example, the form of the conductor film 20 and the via-hole conductor 21 provided on the multilayer ceramic substrate 12, the number of laminated ceramic layers 13 to 15, the form and size of the cavity 18, etc. can be arbitrarily changed according to the design. it can.
[0084]
In the illustrated embodiment, the multilayer ceramic substrate 12 includes the interlayer constraining layer 16. However, the present invention is also applied to an electronic component including a multilayer ceramic substrate that does not include such an interlayer constraining layer. can do.
[0085]
Further, in the raw composite laminate 31 or 51, the main surface 17 of the raw multilayer ceramic substrate 32 on which the opening of the cavity 18 is positioned is also in a mode like the shrinkage suppression layer 4 shown in FIG. In addition, a reinforcing layer or a shrinkage suppression layer may be disposed.
[0086]
Further, in order to obtain the composite laminate 41 shown in FIG. 2, after the sintered multilayer ceramic substrate 12 and the reinforcing layer 33 are separately prepared, they may be joined to each other as shown in FIG. Good.
[0087]
【The invention's effect】
As described above, according to the present invention, in the state of the composite laminate in which the multilayer ceramic substrate provided with the cavity is reinforced by the reinforcing layer, the process of mounting the mounting component in the cavity of the multilayer ceramic substrate and the resin are introduced. Therefore, it is possible to make it difficult to cause breakage such as cracking of the bottom wall of the cavity in the mounting component mounting process and the resin introduction process.
[0088]
Further, since the handling of the multilayer ceramic substrate becomes easy, for example, an expensive transfer device is not required, and therefore the manufacturing cost of an electronic component including the multilayer ceramic substrate can be reduced.
[0089]
Moreover, since the bottom wall of the cavity in the multilayer ceramic substrate can be made thin, it can contribute to the reduction in the height of the electronic component.
[0090]
When a chip component is mounted on the main surface of the multilayer ceramic substrate on which the reinforcing layer is disposed, this mounting process must be performed after removing the reinforcing layer. Since the resin is introduced into the cavity, the bottom wall of the cavity is reinforced by this resin, and therefore, it is possible to make it difficult to cause breakage such as cracking of the bottom wall of the cavity even in the chip component mounting process.
[0091]
In addition, when the plating process is performed before the mounting component mounting process and the resin introduction process, if this plating process is performed in the state of the composite laminate, when handling the multilayer ceramic substrate in the plating process, It is possible to make it difficult for the multilayer ceramic substrate to be damaged.
[0092]
To make a composite laminate, a raw multilayer ceramic substrate is made and a reinforcing layer is placed on the main surface of the raw multilayer ceramic substrate, thereby obtaining the raw composite laminate, If the reinforcing layer is made of a material that is not fixed to the multilayer ceramic substrate by the firing process while firing the composite laminate, undesired deformation of the multilayer ceramic substrate in the firing process can be suppressed by the reinforcing layer. A multilayer ceramic substrate can be obtained with high dimensional accuracy. In this case, since the raw multilayer ceramic substrate can be reinforced by the reinforcing layer, the handling property of the raw multilayer ceramic substrate in the stage before firing can be improved, and firing is performed. Damage to the previous raw multilayer ceramic substrate can also be prevented.
[0093]
In the above-described case, when the inorganic material powder that is difficult to sinter at the firing temperature in the firing step is used in the reinforcing layer, or a structure composed of a plurality of layers including an easily peelable layer and a high-strength layer is employed, Shrinkage in the main surface direction of the multilayer ceramic substrate is suppressed, and therefore the dimensional accuracy of the multilayer ceramic substrate after sintering can be further increased.
[0094]
In the above-mentioned raw multilayer ceramic substrate, if an interlayer constraining layer located along the interface between the ceramic green layers for the substrate is arranged, the dimensional accuracy of the fired multilayer ceramic substrate can be further enhanced and further reinforced. The presence of the layer can make it difficult to cause undesired deformation such as waviness.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a raw composite laminate 31 produced for carrying out a manufacturing method according to an embodiment of the present invention.
2 is a cross-sectional view showing a composite laminate 41 obtained by firing the raw composite laminate 31 shown in FIG. 1. FIG.
3 is a cross-sectional view showing a state in which a mounting component 22 is mounted in a cavity 18 of the multilayer ceramic substrate 12 shown in FIG.
4 is a cross-sectional view showing a state in which a resin 25 is introduced into the cavity 18 shown in FIG.
5 is a cross-sectional view showing the multilayer ceramic substrate 12 taken out after removing the reinforcing layer 33 shown in FIG. 4. FIG.
6 is a cross-sectional view showing an electronic component 11 including a multilayer ceramic substrate 12 obtained by mounting a chip component 27 on the main surface 26 of the multilayer ceramic substrate 12 shown in FIG.
FIG. 7 is a view corresponding to FIG. 1 for explaining another embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a composite laminate 6 produced by a conventional method for producing a multilayer ceramic substrate.
9 is a cross-sectional view showing a multilayer ceramic substrate 2 taken out after firing the composite laminate 6 shown in FIG. 8 and removing the shrinkage suppression layers 4 and 5. FIG.
[Explanation of symbols]
11 Electronic components
12 Multilayer ceramic substrate
13-15 Ceramic layer
16 Interlayer constrained layer
17, 26 Main surface
18 cavities
20 Conductor film
21 Via-hole conductor
22 Parts mounted
23 Bottom wall
25 resin
27 Chip parts
31,51 Raw composite laminate
32 Raw multilayer ceramic substrate
33 Reinforcing layer
34-36 Ceramic green layer for substrates
41 Composite laminate after firing
52 Easy peel layer
53 High strength layer

Claims (13)

一方主面側に開口を位置させているキャビティが設けられた多層セラミック基板と、前記多層セラミック基板の他方主面上に配置されかつ前記キャビティの底面壁より機械的強度の高い補強層とを備える、複合積層体を作製する工程と、
前記複合積層体の状態で、前記多層セラミック基板の前記キャビティ内に搭載部品を実装する工程と、
前記複合積層体の状態で、前記多層セラミック基板の前記キャビティ内に樹脂を導入する工程と、
その後、前記複合積層体から前記補強層を除去する工程と
を備える、多層セラミック基板を備える電子部品の製造方法。A multilayer ceramic substrate provided with a cavity having an opening located on one main surface side, and a reinforcing layer disposed on the other main surface of the multilayer ceramic substrate and having higher mechanical strength than the bottom wall of the cavity. A step of producing a composite laminate;
Mounting a mounting component in the cavity of the multilayer ceramic substrate in the state of the composite laminate;
Introducing a resin into the cavity of the multilayer ceramic substrate in the state of the composite laminate;
Then, the manufacturing method of an electronic component provided with the multilayer ceramic substrate provided with the process of removing the said reinforcement layer from the said composite laminated body. 前記補強層を除去する工程の後、前記多層セラミック基板の前記他方主面上にチップ部品を実装する工程をさらに備える、請求項１に記載の多層セラミック基板を備える電子部品の製造方法。  The method of manufacturing an electronic component including the multilayer ceramic substrate according to claim 1, further comprising a step of mounting a chip component on the other main surface of the multilayer ceramic substrate after the step of removing the reinforcing layer. 前記キャビティ内に搭載部品を実装する工程および前記キャビティ内に樹脂を導入する工程の前に、前記複合積層体の状態で、めっきを施す工程をさらに備える、請求項１または２に記載の多層セラミック基板を備える電子部品の製造方法。  The multilayer ceramic according to claim 1, further comprising a step of performing plating in the state of the composite laminate before the step of mounting the mounting component in the cavity and the step of introducing the resin into the cavity. A method for manufacturing an electronic component comprising a substrate. 前記複合積層体を作製する工程は、生の前記多層セラミック基板を作製する工程と、生の前記多層セラミック基板の前記他方主面上に前記補強層を配置し、それによって、生の前記複合積層体を得る工程と、生の前記複合積層体を焼成する工程とを備え、前記補強層は、前記焼成する工程によって前記多層セラミック基板に固着した状態とならない材料からなる、請求項１ないし３のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。  The step of producing the composite laminate includes the step of producing the raw multilayer ceramic substrate, and disposing the reinforcing layer on the other main surface of the raw multilayer ceramic substrate, thereby forming the raw composite laminate. 4. The method according to claim 1, further comprising a step of obtaining a body and a step of firing the raw composite laminate, wherein the reinforcing layer is made of a material that is not fixed to the multilayer ceramic substrate by the firing step. An electronic component manufacturing method comprising the multilayer ceramic substrate according to any one of the above. 前記補強層は、前記焼成する工程における焼成温度では焼結しにくい無機材料粉末を含む、請求項４に記載の多層セラミック基板を備える電子部品の製造方法。  The said reinforcement layer is a manufacturing method of an electronic component provided with the multilayer ceramic substrate of Claim 4 containing the inorganic material powder which is hard to sinter at the calcination temperature in the said baking process. 前記補強層は、前記焼成する工程によって前記多層セラミック基板に固着しないようにするための剥離容易性を担う剥離容易層と機械的強度を高くするための高強度性を担う高強度層とを備える複数層からなる構造を有し、前記剥離容易層が生の前記多層セラミック基板の前記他方主面に接するように配置される、請求項４に記載の多層セラミック基板を備える電子部品の製造方法。  The reinforcing layer includes an easily peelable layer for easy peeling so as not to be fixed to the multilayer ceramic substrate by the firing step, and a high strength layer for high strength for increasing mechanical strength. The manufacturing method of an electronic component provided with the multilayer ceramic substrate of Claim 4 which has a structure which consists of multiple layers, and is arrange | positioned so that the said peeling easy layer may contact | connect the said other main surface of the said raw multilayer ceramic substrate. 前記剥離容易層は、前記焼成する工程における焼成温度では焼結しにくい無機材料粉末を含む、請求項６に記載の多層セラミック基板を備える電子部品の製造方法。  The method of manufacturing an electronic component including the multilayer ceramic substrate according to claim 6, wherein the easy-peeling layer includes an inorganic material powder that is difficult to sinter at a firing temperature in the firing step. 前記高強度層は、セラミック粉末を含む、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。  The method of manufacturing an electronic component including the multilayer ceramic substrate according to claim 6, wherein the high-strength layer includes a ceramic powder. 前記高強度層は、焼結させたセラミック板から構成され、かつ、前記セラミック板は、前記焼成する工程での焼成温度では、さらなる焼結が進まないものである、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。  The high-strength layer is composed of a sintered ceramic plate, and the ceramic plate does not advance further sintering at a firing temperature in the firing step. Of manufacturing an electronic component comprising the multilayer ceramic substrate. 前記高強度層は、金属からなる板から構成される、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。  The method of manufacturing an electronic component including the multilayer ceramic substrate according to claim 6, wherein the high-strength layer is formed of a plate made of metal. 前記生の多層セラミック基板を作製する工程は、基板用セラミック材料粉末を用意する工程と、前記基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末を用意する工程とを備え、生の前記多層セラミック基板は、前記基板用セラミック材料粉末を含む複数の積層された基板用セラミックグリーン層および前記収縮抑制用無機材料粉末を含みかつ前記基板用セラミックグリーン層間の界面に沿って位置される層間拘束層をもって構成され、前記焼成する工程は、生の前記複合積層体を、前記基板用セラミック材料粉末が焼結する温度下で焼成し、それによって、前記基板用セラミックグリーン層を焼結させるとともに、前記基板用セラミックグリーン層に含まれる材料の浸透によって前記層間拘束層を緻密化しかつ固化する工程を備える、請求項４ないし１０のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。  The step of preparing the raw multilayer ceramic substrate includes a step of preparing a ceramic material powder for a substrate and a step of preparing an inorganic material powder for shrinkage suppression that is difficult to sinter at the sintering temperature of the ceramic material powder for a substrate. The raw multilayer ceramic substrate includes a plurality of laminated substrate ceramic green layers including the substrate ceramic material powder and the shrinkage-inhibiting inorganic material powder and along an interface between the substrate ceramic green layers. The step of firing comprising the interlayer constrained layer positioned is firing the raw composite laminate at a temperature at which the substrate ceramic material powder is sintered, thereby forming the substrate ceramic green layer. Sintering, densifying the interlayer constraining layer by infiltration of the material contained in the ceramic green layer for the substrate, and Method of manufacturing an electronic component including a multilayer ceramic substrate according to any one comprising the step of claims 4 to 10 for reduction. 前記キャビティ内に搭載部品を実装する工程は、ダイボンドおよびワイヤボンドを実施する工程、またはフリップチップ実装を実施する工程を備える、請求項１ないし１１のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。  The electronic component comprising the multilayer ceramic substrate according to claim 1, wherein the step of mounting the mounting component in the cavity includes a step of performing die bonding and wire bonding, or a step of performing flip chip mounting. Manufacturing method. 前記キャビティ内に樹脂を導入する工程は、前記キャビティの開口まで届くように樹脂を導入する工程を備える、請求項１ないし１２のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。 The method for manufacturing an electronic component including the multilayer ceramic substrate according to claim 1, wherein the step of introducing the resin into the cavity includes a step of introducing the resin so as to reach the opening of the cavity .
JP2003045303A 2003-02-24 2003-02-24 Method for manufacturing electronic component including multilayer ceramic substrate Expired - Fee Related JP4048974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003045303A JP4048974B2 (en) 2003-02-24 2003-02-24 Method for manufacturing electronic component including multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045303A JP4048974B2 (en) 2003-02-24 2003-02-24 Method for manufacturing electronic component including multilayer ceramic substrate

Publications (2)

Publication Number Publication Date
JP2004259714A JP2004259714A (en) 2004-09-16
JP4048974B2 true JP4048974B2 (en) 2008-02-20

Family

ID=33112139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045303A Expired - Fee Related JP4048974B2 (en) 2003-02-24 2003-02-24 Method for manufacturing electronic component including multilayer ceramic substrate

Country Status (1)

Country Link
JP (1) JP4048974B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076351A1 (en) * 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. Module with built-in part and its manufacturing method
JP4687333B2 (en) * 2005-08-29 2011-05-25 株式会社村田製作所 Multilayer ceramic substrate and manufacturing method thereof
WO2007049417A1 (en) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. Circuit module manufacturing method and circuit module
KR102652266B1 (en) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 Multi layer ceramic and probe card including the same
US20210335681A1 (en) * 2020-04-27 2021-10-28 Electronics And Telecommunications Research Institute Ceramic stacked semiconductor package having improved anti-humidity and reliability and method of packaging ceramic stacked semiconductor

Also Published As

Publication number Publication date
JP2004259714A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP3511982B2 (en) Method for manufacturing multilayer wiring board
WO2006093191A1 (en) Semiconductor package and its manufacturing method
KR101175412B1 (en) Method for the production of laminated ceramic electronic parts
JP4048974B2 (en) Method for manufacturing electronic component including multilayer ceramic substrate
JP4089356B2 (en) Manufacturing method of multilayer ceramic substrate
JP3199637B2 (en) Method for manufacturing multilayer wiring board
JP2001339166A (en) Multilayer wiring board and method of production
JP4370663B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP3994795B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4028810B2 (en) Manufacturing method of multilayer wiring board
WO2009151006A1 (en) Method for producing ceramic molded body
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP2001160681A (en) Multilayer ceramic board and its manufacturing method
JP4003011B2 (en) Multilayer ceramic substrate with cavity and method for manufacturing the same
JP4610185B2 (en) Wiring board and manufacturing method thereof
JP2004087990A (en) Composite and its production method, and production of ceramic substrate
JP4412891B2 (en) Method for producing composite and composite laminate, and method for producing ceramic substrate
JP2002252461A (en) Wiring board and its manufacturing method
JP3872282B2 (en) Manufacturing method of glass ceramic substrate
JP3872440B2 (en) Manufacturing method of glass ceramic circuit board
JP3610156B2 (en) Manufacturing method of multilayer wiring board
JP3811381B2 (en) Manufacturing method of glass ceramic substrate
JP3748400B2 (en) Manufacturing method of glass ceramic substrate
JP2005056977A (en) Method for manufacturing laminated ceramic substrate and dielectric lamination device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees