JPS60117796A - Multilayer circuit board and method of producing same - Google Patents

Multilayer circuit board and method of producing same

Info

Publication number
JPS60117796A
JPS60117796A JP22580183A JP22580183A JPS60117796A JP S60117796 A JPS60117796 A JP S60117796A JP 22580183 A JP22580183 A JP 22580183A JP 22580183 A JP22580183 A JP 22580183A JP S60117796 A JPS60117796 A JP S60117796A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
glass
ceramic substrate
inorganic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22580183A
Other languages
Japanese (ja)
Inventor
渡里 俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22580183A priority Critical patent/JPS60117796A/en
Priority to US06/676,425 priority patent/US4612601A/en
Priority to FR8418321A priority patent/FR2555812B1/en
Publication of JPS60117796A publication Critical patent/JPS60117796A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はコンピュータなどに用いられる高速・高密度配
線基板に関するものであシ、特にスルーホール配線を有
するセラミラグ基板の表面に、薄膜技術によp高密度配
線を形成してなる多層配線基板に関するものである。
Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to a high-speed, high-density wiring board used in computers and the like. The present invention relates to a multilayer wiring board formed with high-density wiring.

〔従来技術〕[Prior art]

従来のこの種の基板は文献(Proceedings1
982 32nd Etectronic Compo
n@ntsConferenceにおいて第1頁ないし
第6頁に記載された論文’a Ceramic Cap
acitorSubstrate for Hlgh 
5peed SwitchingVLSI chips
’ )で示されているごとく、電源配線のための厚膜導
体ペーストが印刷され、かつスルーホール配線が施され
たアルミナグリーンシートを積層し焼結して得られる多
層セラミック基板の表面に無機絶縁層を焼成した後、薄
膜技術によシ信号配線層を形成してなるものであった。
Conventional boards of this type are described in the literature (Proceedings 1
982 32nd Electronic Compo
Paper written on pages 1 to 6 at n@ntsConference 'a Ceramic Cap
acitor Substrate for HLgh
5peed Switching VLSI chips
), alumina green sheets printed with thick-film conductor paste for power supply wiring and through-hole wiring are laminated and sintered to form an inorganic insulator on the surface of the multilayer ceramic substrate. After firing the layers, a signal wiring layer was formed using thin film technology.

この基板においては、アルミナグリーンシートを積層し
て多層セラミック基板を形成するので、焼成温度は14
00℃以上の高温である。そのためセラミンク基板内部
の導体配線には高融点金属であるタングステンやモリブ
デンが用いられていた。
In this substrate, alumina green sheets are laminated to form a multilayer ceramic substrate, so the firing temperature is 14
The temperature is 00°C or higher. For this reason, high melting point metals such as tungsten and molybdenum have been used for the conductor wiring inside the ceramic substrate.

ところがこの種の金属は金や銅に比べて固有電気抵抗が
高いため、基板に搭載されたICチップに電源を供給す
る配線としては電圧降下が大きい等の点で好ましくない
However, since this type of metal has a higher specific electrical resistance than gold or copper, it is not preferred as wiring for supplying power to an IC chip mounted on a board because of a large voltage drop.

また、多層セラミック基板の表面の信号配線層を薄膜技
術によって形成しているのは、厚膜印刷技術によって形
成する場合に比べ、微細な配線をすることができ同一密
度の配線を形成する場合には信号配線層数を少なくする
ことができるからであるが、多層セラミック基板内部の
電源配線層に用いられているタングステンやモリブデン
は金等の金属に比べて酸化しやすいため、無機絶9JQ
の形成の際に空気中で焼成するわけにはいかず、還元雰
囲気中で焼成する等の工程を必要としていた。
In addition, forming the signal wiring layer on the surface of the multilayer ceramic substrate using thin film technology allows for finer wiring than when forming it using thick film printing technology, and it is easier to form wiring with the same density. This is because the number of signal wiring layers can be reduced, but tungsten and molybdenum used in the power supply wiring layer inside the multilayer ceramic substrate are more easily oxidized than metals such as gold, so inorganic 9JQ
It is not possible to perform firing in air during the formation of the film, and a process such as firing in a reducing atmosphere is required.

また、一般に薄膜配線のパターン焼付はフォトリングラ
フィを用いて行なわれるため、微細な配線を形成するに
は多層セラミック基板の表面は極めて高い平滑性が要求
されるものである。しかるに多層セラミック基板はスル
ーホール配線を有しておシ、この配線の形成時に導体ペ
ーストをつめ込み印刷する工程が加えられるため、焼結
後の基板表面特にスルーホール配線部分に凹凸が発生し
ている。そのため、多層上2ミック基板上に無機絶縁層
を介して形成される信号配線はいきおい密度の低い配線
とならざるを得す、微細な配線ができるという薄膜技術
の特徴が十分生かされていなかった。
Further, since pattern printing of thin film wiring is generally performed using photolithography, the surface of the multilayer ceramic substrate is required to have extremely high smoothness in order to form fine wiring. However, multilayer ceramic substrates have through-hole wiring, and since a process of packing and printing conductive paste is added when forming these wirings, unevenness occurs on the board surface after sintering, especially in the through-hole wiring areas. There is. As a result, signal wiring formed on a multilayer 2-layer substrate via an inorganic insulating layer has to be a low-density wiring, and the characteristics of thin film technology, which allows for fine wiring, have not been fully utilized. .

〔発明の概要〕 。[Summary of the invention].

本発明は上記の問題点に鑑みてなされたものでアリ、そ
の目的とするところは低抵抗の電源配線層および高密度
の信号配線層を有する多層配線基板及びその製造方法を
提供することにある。
The present invention has been made in view of the above problems, and its purpose is to provide a multilayer wiring board having a low-resistance power wiring layer and a high-density signal wiring layer, and a method for manufacturing the same. .

かかる目的を達成するために、本発明の多層配線基板は
、金又は銀パラジウムを主成分とする導体から成る電源
配線層及びスルーホール配線を有するガラスセラミック
基板上に無機絶縁層を形成し、さらにその上に薄膜技術
による信号配線層を形成したものである。また本発明の
多層配線基板製造方法は、未焼成ガラスセラミックグリ
ーンシートにスルーホールをパンチして金又は銀パラジ
ウムを主成分とする導体ペーストをつめ込みさらにこの
導体ペーストで電源配線層を印刷した後に焼成してガラ
スセラミック基板を形成し、その後表面を研磨し、この
研磨された表面に誘電体厚膜材料及び導体ペーストを適
当に印刷して再び焼成し、その上に薄膜技術によシ信号
配線層を形成するものである。
In order to achieve such an object, the multilayer wiring board of the present invention has an inorganic insulating layer formed on a glass ceramic substrate having a power supply wiring layer and through-hole wiring made of a conductor mainly composed of gold or silver palladium, and further comprising: A signal wiring layer is formed thereon using thin film technology. Furthermore, the method for manufacturing a multilayer wiring board of the present invention involves punching through holes in an unfired glass-ceramic green sheet, filling it with a conductive paste containing gold or silver palladium as a main component, and printing a power supply wiring layer with this conductive paste. A glass ceramic substrate is formed by firing, and then the surface is polished, and a dielectric thick film material and a conductive paste are suitably printed on this polished surface, and then fired again, and then signal wiring is formed on it by thin film technology. It forms a layer.

〔実施 例〕〔Example〕

以下本発明の実施例を図面に基づいて詳細に説明する。 Embodiments of the present invention will be described in detail below based on the drawings.

第1図及び第2図は本発明の一実施例を示す図であシ、
第1図は一部破断斜視図、第2図は断面図である。
FIG. 1 and FIG. 2 are diagrams showing one embodiment of the present invention.
FIG. 1 is a partially cutaway perspective view, and FIG. 2 is a sectional view.

第1及び第2図において、1は多層ガラスセラミック基
板であシ、第1ないし第3のグリーンシート1旧〜10
3を積層して焼成することにょシ構成される。一般にガ
ラスセラミックは1400℃以下の低温空気中で焼結可
能であシ、グリーンシート101〜103は例えば特願
昭55−88941の発明に係る無機組成物によって構
成されている。
In FIGS. 1 and 2, 1 is a multilayer glass ceramic substrate, and the first to third green sheets 1 to 10 are
3 are stacked and fired. Generally, glass ceramics can be sintered in air at a low temperature of 1400 DEG C. or lower, and the green sheets 101 to 103 are made of, for example, an inorganic composition according to the invention of Japanese Patent Application No. 55-88941.

104 、105は第1及び第2グリーンシート181
゜102の上に印刷された第1及び第2の電源b′綜層
テする。106〜108は第1カいし第3グリーンシー
 ) 101〜103に形成された第1ないし第3のス
k −yh−に配線でア)、第1スルーホール配線10
6は端子109と第1電源配線層104とを電気的に接
続し、第2スルーホール配綜107は第1電源配線層1
04と第2電源配綜層1o5とを電気的に接続し、第3
スルーホール配線108は第2電源配線層105と後述
する信号配線ノθとを電気的に接続するものである。な
お、第1図は、信号配線層がまだ施されていない状態を
示すものであるので、第3スルーホール配線108の一
端は基板1の表面110においてスルーホール配線表面
露出部111となっている。
104 and 105 are first and second green sheets 181
The first and second power supplies b' are printed on top of the 102 . 106 to 108 are the first through hole wiring 10) Wiring to the first to third spaces K-yh- formed in 101 to 103 A), the first through hole wiring 10
6 electrically connects the terminal 109 and the first power supply wiring layer 104, and the second through hole interconnection 107 connects the first power supply wiring layer 1.
04 and the second power distribution layer 1o5 are electrically connected, and the third
The through-hole wiring 108 electrically connects the second power supply wiring layer 105 and a signal wiring line θ to be described later. Note that since FIG. 1 shows a state in which the signal wiring layer has not yet been applied, one end of the third through-hole wiring 108 is an exposed portion 111 of the through-hole wiring surface on the surface 110 of the substrate 1. .

2は無機厚膜絶縁を使用した信号配線層であシ、その表
面に搭載される複数個のICチップ相互を接続するため
及びこのICチップと多層セラミック基板1裏面に設け
られた端子?[19とを接続するために多層セラミック
基板1の表面110上に形成されている。この配線層2
の構造をさらに詳細に説明すると、多層セラミック基板
1の狭面110上には第1の無機絶縁層201が形成さ
れ、その上に第1の信号配線層202が薄ぼ技術にょp
形成されている。第1の信号配線層202とスルーホー
ル配線表面露出部111とは第1のグイアホール配線2
03によシ適当な箇所で電気的に接続されている。
Reference numeral 2 denotes a signal wiring layer using inorganic thick film insulation, for interconnecting a plurality of IC chips mounted on the surface thereof, and terminals provided on the back surface of the multilayer ceramic substrate 1 and the IC chips. [19] is formed on the surface 110 of the multilayer ceramic substrate 1. This wiring layer 2
To explain the structure in more detail, a first inorganic insulating layer 201 is formed on the narrow surface 110 of the multilayer ceramic substrate 1, and a first signal wiring layer 202 is formed on it using thin film technology.
It is formed. The first signal wiring layer 202 and the through-hole wiring surface exposed portion 111 are the first signal wiring layer 202 and the through-hole wiring surface exposed portion 111.
It is electrically connected to 03 at an appropriate location.

第1の信号配線層のうえにはさらに第2の無機絶縁層2
04が設けられ、その上に第2の信号配線層205が薄
膜技術によシ形成されている。第1の信号配線層201
と第7の信号配線層205とは第2のグイアホール配線
206によって適当な箇所で電気的に接続されている。
A second inorganic insulating layer 2 is further provided on the first signal wiring layer.
04, and a second signal wiring layer 205 is formed thereon by thin film technology. First signal wiring layer 201
and the seventh signal wiring layer 205 are electrically connected to each other at an appropriate location by a second Guiahole wiring 206.

次にこのような多層配線基板におけるガラスセラミック
基板の製造工程を説明する。
Next, a manufacturing process of a glass ceramic substrate in such a multilayer wiring board will be explained.

まず、ガラスセラミックの未焼成のグリーンシー ) 
101〜103を用意し、各々にスルーホール106〜
108のための穴をパンチする。次に、各々のシートの
パンチされたスルーホールに金又は銀パラジウムを主成
分とする厚膜導体ペーストを印刷によシつめ込む。さら
に第1グリーンシート101の表面には第1電源配線層
104を印刷し、裏面には端子109を形成するための
パッドを印刷する。第2グリーンシート1020表面に
は第2電源配線層105を印刷する。
First, glass-ceramic unfired green sea)
Prepare holes 101 to 103, and make through holes 106 to 103 in each.
Punch holes for 108. Next, a thick film conductor paste mainly composed of gold or silver palladium is filled into the punched through holes of each sheet by printing. Furthermore, a first power wiring layer 104 is printed on the front surface of the first green sheet 101, and pads for forming terminals 109 are printed on the back surface. A second power wiring layer 105 is printed on the surface of the second green sheet 1020.

次に、グリーンシート101〜103を位置合わせして
積層し、プレスによって各層をはシ合せる。
Next, the green sheets 101 to 103 are aligned and stacked, and each layer is pressed together using a press.

しかる後にこのグリーンシート積層体を700℃〜90
0℃の空気中で焼成する。これによって第1ないし第3
の各グリーンシート101〜103は一体化されて多層
セラミック基板1となる0このとき、各導体ペーストは
焼成されて電源配線層104.105及びスルーホール
配線106〜108となシ、端子109、電源配線層1
04 、105及びスルーホール配線表面露出部111
との間で必要に応じた電気的導通接続が行なわれる。
After that, this green sheet laminate was heated at 700°C to 90°C.
Calculate in air at 0°C. This allows the first to third
The green sheets 101 to 103 are integrated to form the multilayer ceramic substrate 1. At this time, each conductor paste is fired to form the power supply wiring layer 104, 105, through-hole wiring 106 to 108, the terminal 109, and the power supply. Wiring layer 1
04, 105 and through-hole wiring surface exposed portion 111
Electrical continuity connections are made between the two as necessary.

このようにして得られたセラミック基板10表面には第
3スルーホール配綜108の表面露出部111が形成さ
れているが、スルーホール配線は前述のように導体ペー
ストをつめ込み印刷した後に焼成しただけの状態である
から表面、の凹凸が激しい。そのため、焼成後にセラミ
ック基板1の表面110を研磨する。
The exposed surface portion 111 of the third through-hole arrangement 108 is formed on the surface of the ceramic substrate 10 obtained in this way, but the through-hole wiring is filled with conductive paste and printed after being baked as described above. The surface is very uneven because it is in a bare state. Therefore, the surface 110 of the ceramic substrate 1 is polished after firing.

次に、このようにして形成された多層セラミック基板1
の表面に形成する無機厚膜絶縁を使用した配線層2の製
造工程を説明する。
Next, the multilayer ceramic substrate 1 formed in this way
The manufacturing process of the wiring layer 2 using an inorganic thick film insulation formed on the surface of the substrate will be explained.

まず、多層セラミック基板1の表面110上に700℃
〜900℃の空気中で焼成可能な誘電体材料たとえばア
ルミナガラス系絶縁ペーストをスクリーン印刷し、さら
にグイアホール配線203となるべき箇所に導体ペース
トを印刷する。その後700℃〜900℃で焼成するこ
とによってグイアホール配線203を含む第1の無機絶
縁層201が゛形成される。そして、この無機絶縁層2
01上に薄膜技術によシ第1の信号配線層202を形成
する。
First, a temperature of 700°C was applied on the surface 110 of the multilayer ceramic substrate 1.
A dielectric material, such as an alumina glass insulating paste, which can be fired in air at ~900° C., is screen printed, and a conductive paste is further printed at the locations where the Guiahole wiring 203 is to be formed. Thereafter, by firing at 700° C. to 900° C., the first inorganic insulating layer 201 including the guiahole wiring 203 is formed. Then, this inorganic insulating layer 2
A first signal wiring layer 202 is formed on the first signal wiring layer 202 by thin film technology.

具体的にはチタンやパラジウムをスパッタにニジ下地金
属膜として形成した後、フォトリソグラフィによシ金配
線をメッキ技術にニジ形成して得られる0 第2の信号配線層205の形成は、第1の信号配線層2
02を形成したのと同様の工程によって形成される。す
なわち、アルミナガラス系絶縁ペースト及び導体ペース
トを印刷した後焼成してグイアホール配線206を含む
M2の無機絶縁層204を形成し、その上に薄膜技術に
、Cシ第2の信号配線J偕205を形成する。
Specifically, the second signal wiring layer 205 is formed by sputtering titanium or palladium as a base metal film, and then forming the gold wiring by photolithography using a plating technique. signal wiring layer 2
It is formed by the same process as that used to form 02. That is, an alumina glass-based insulating paste and a conductive paste are printed and then fired to form an M2 inorganic insulating layer 204 including a guiahole wiring 206, and a second signal wiring J205 is formed on the inorganic insulating layer 204 using thin film technology. Form.

なお、本実施例における電源配線層及び信号配線層はと
もに多層となっているが、それぞれ単層としてもよく、
また、層数は必要に応じて決定すればよい。
Note that although both the power supply wiring layer and the signal wiring layer in this example are multilayered, each may be a single layer.
Further, the number of layers may be determined as necessary.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の多層配線基板及びその製
造方法によれば、電源配線層を形づくる多層セラミック
基板にカラスセラミック基板を用いているので1400
℃以下の空気中で焼成が可能となシ、したがって電源配
線層どして金や銀パラジウムを主成分とする低抵抗の金
属を用いることができる。すなわち、電源配線における
電圧降下の小さいすぐれた基板を提供し得るものである
As explained above, according to the multilayer wiring board and the manufacturing method thereof of the present invention, the glass ceramic board is used as the multilayer ceramic board forming the power supply wiring layer.
It is possible to sinter in air at a temperature of 0.degree. That is, it is possible to provide an excellent substrate with a small voltage drop in the power supply wiring.

さらに、電源配線層に金や銀パラジウムを主成分とした
酸化しにくい金属を用いているということは、信号配線
層を形成する過程でなされる無機絶縁層の焼成を空気中
で行なうことがでむ、還元雰囲気中で焼成するという工
程が不要となる0また、電源配線層を含むセラミック基
板を焼成した後その表面を研だ;するので、信号配線層
を薄膜技術で形成する際に非常に微細に配線することが
できる。
Furthermore, the use of metals that are difficult to oxidize, mainly consisting of gold and silver-palladium, for the power wiring layer means that the inorganic insulating layer can be fired in the air during the process of forming the signal wiring layer. In addition, the surface of the ceramic substrate containing the power wiring layer is polished after firing in a reducing atmosphere. Allows fine wiring.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す一部破断斜視図、第2
図は断面図である。 1・・・・多層ガラスセラミック基板、10411・・
・第1の電源配線層、105・・・・第2の電源配線層
、106〜108・・・・第1ないし第3のスルーホー
ル配L 109 拳Φ・・端子、2・・・・無機厚膜絶
縁を使用した信号配線層、201 。 204・・・・第1及び第2の無機絶縁層、202 。 205・・・Φ第1及び第2の信号配線層、203゜2
06・・・・第1及び第2のグイアホール配線。
FIG. 1 is a partially cutaway perspective view showing one embodiment of the present invention, and FIG.
The figure is a sectional view. 1...Multilayer glass ceramic substrate, 10411...
・First power supply wiring layer, 105...Second power supply wiring layer, 106-108...First to third through-hole wiring L 109 Fist Φ...Terminal, 2...Inorganic Signal wiring layer using thick film insulation, 201. 204...First and second inorganic insulating layers, 202. 205...Φ first and second signal wiring layer, 203°2
06...First and second Guiahole wiring.

Claims (2)

【特許請求の範囲】[Claims] (1)1個以上のスルーホール配線と1屑以上の金又は
銀パラジウムを主成分とする導体から成る電源配線層と
を有し、前記スルーホール配線の一端が表面に露出して
いるガラスセラミック基板と、このガラスセラミック基
板上において、誘電体厚膜材料を焼成してなる1層以上
の無機絶縁層と、この無機絶縁層の上に薄膜技術にょシ
形成され且つ前記スルーホール配線と電気的に接続して
いる信号配線層とを有することを特徴とする多層配線基
板。
(1) A glass ceramic having one or more through-hole wirings and a power supply wiring layer made of one or more scraps of a conductor whose main component is gold or silver-palladium, with one end of the through-hole wiring exposed on the surface. a substrate; on the glass-ceramic substrate, one or more inorganic insulating layers formed by firing a dielectric thick film material; and one or more inorganic insulating layers formed by thin film technology on the inorganic insulating layers and electrically connected to the through-hole wiring. 1. A multilayer wiring board comprising: a signal wiring layer connected to a signal wiring layer;
(2)未焼成ガラスセラミックグリーンシートにスルー
ホールを形成して金又は銀パラジウムを主成分とする導
体ペーストを印刷にょシっめ込み、前記グリーンシート
に前記導体ペーストにょシミ源配線層を印刷した後焼成
してガラスセラミック基板を形成する第1の工程と、前
記ガラスセラミック基板の表面を研磨する第2の工程と
、前記ガラスセラミック基板の表面のスルーホール部以
外に8電体厚膜材料を印刷しスルーホール部に前記導体
ペーストを印刷した後焼成してグイアホール配線を含む
無機絶縁層を形成する第3の工程と、前−記無機絶縁層
上に薄膜技術によシ信号配線層を形成する第4の工程と
から成ることを特徴とする多層配線基゛板の製造方法。
(2) Through holes were formed in an unfired glass-ceramic green sheet and a conductive paste containing gold or silver palladium as a main component was printed on the green sheet, and a stain source wiring layer was printed on the conductive paste on the green sheet. a first step of post-firing to form a glass-ceramic substrate; a second step of polishing the surface of the glass-ceramic substrate; and a step of applying an 8-electrode thick film material to areas other than the through-hole portions of the surface of the glass-ceramic substrate. A third step of printing and baking the conductive paste in the through hole portion to form an inorganic insulating layer including guiahole wiring, and forming a signal wiring layer by thin film technology on the inorganic insulating layer. A method for manufacturing a multilayer wiring board, characterized in that it comprises a fourth step of:
JP22580183A 1983-11-30 1983-11-30 Multilayer circuit board and method of producing same Pending JPS60117796A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22580183A JPS60117796A (en) 1983-11-30 1983-11-30 Multilayer circuit board and method of producing same
US06/676,425 US4612601A (en) 1983-11-30 1984-11-29 Heat dissipative integrated circuit chip package
FR8418321A FR2555812B1 (en) 1983-11-30 1984-11-30 BLOCK OF INTEGRATED CIRCUIT CHIPS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22580183A JPS60117796A (en) 1983-11-30 1983-11-30 Multilayer circuit board and method of producing same

Publications (1)

Publication Number Publication Date
JPS60117796A true JPS60117796A (en) 1985-06-25

Family

ID=16834994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22580183A Pending JPS60117796A (en) 1983-11-30 1983-11-30 Multilayer circuit board and method of producing same

Country Status (1)

Country Link
JP (1) JPS60117796A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170294A (en) * 1984-02-14 1985-09-03 日本電気株式会社 Method of producing multilayer circuit board with pin
JPS6231146A (en) * 1985-08-02 1987-02-10 Nec Corp Multilayer wiring substrate
JPS62119951A (en) * 1985-11-19 1987-06-01 Nec Corp Multilayer interconnection substrate
JPS62195165A (en) * 1986-02-21 1987-08-27 Nec Corp Multilayer interconnection substrate
JPH02126699A (en) * 1988-11-07 1990-05-15 Fujitsu Ltd Manufacture of multilayer circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170294A (en) * 1984-02-14 1985-09-03 日本電気株式会社 Method of producing multilayer circuit board with pin
JPH0254677B2 (en) * 1984-02-14 1990-11-22 Nippon Electric Co
JPS6231146A (en) * 1985-08-02 1987-02-10 Nec Corp Multilayer wiring substrate
JPS62119951A (en) * 1985-11-19 1987-06-01 Nec Corp Multilayer interconnection substrate
JPH053760B2 (en) * 1985-11-19 1993-01-18 Nippon Electric Co
JPS62195165A (en) * 1986-02-21 1987-08-27 Nec Corp Multilayer interconnection substrate
JPH02126699A (en) * 1988-11-07 1990-05-15 Fujitsu Ltd Manufacture of multilayer circuit board

Similar Documents

Publication Publication Date Title
US3549784A (en) Ceramic-metallic composite substrate
JPS62501181A (en) Method for manufacturing internal connection plates with stable dimensions
JPS60117796A (en) Multilayer circuit board and method of producing same
JP2712295B2 (en) Hybrid integrated circuit
US5948192A (en) Glass-ceramic substrate and method of producing the same
JPS5816596A (en) High density multilayer circuit board
JPH0239878B2 (en)
JP2569716B2 (en) Method of manufacturing multilayer thick film IC substrate
JPH08134388A (en) Electrically conductive ink
JPS6122692A (en) Multilayer circuit board and method of producing same
JPS62119951A (en) Multilayer interconnection substrate
JPH06851Y2 (en) Ceramic multilayer wiring board
JP3176258B2 (en) Multilayer wiring board
JP3289430B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JPS62185351A (en) Multilayer interconnection substrate
JPS6047496A (en) Ceramic board
JPS61147597A (en) Ceramic circuit board and manufacture thereof
JPS6269648A (en) Multilayer interconnection substrate
JPH10341067A (en) Inorganic multilayered substrate and conductor paste for via holes
JPS6094794A (en) Multilayer circuit board
JPS6164189A (en) Method of producing ceramic multilayer circuit board
JPS59154098A (en) Method of producing ceramic through hole printed board
JPS60175495A (en) Multilayer board
JPH08316638A (en) Multilayer wiring board
JPS5864094A (en) Multilayer circuit board with connecting pins