JPS61220376A - ショットキゲート電界効果トランジスタの製造方法 - Google Patents
ショットキゲート電界効果トランジスタの製造方法Info
- Publication number
- JPS61220376A JPS61220376A JP60063096A JP6309685A JPS61220376A JP S61220376 A JPS61220376 A JP S61220376A JP 60063096 A JP60063096 A JP 60063096A JP 6309685 A JP6309685 A JP 6309685A JP S61220376 A JPS61220376 A JP S61220376A
- Authority
- JP
- Japan
- Prior art keywords
- schottky gate
- gate electrode
- electrode
- schottky
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000010884 ion-beam technique Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 150000002500 ions Chemical class 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 24
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000002747 voluntary effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000000936 intestine Anatomy 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、超高速動作を行なうことができるショットキ
ゲート電界効果トランジスタ、およびその製造方法に関
する。
ゲート電界効果トランジスタ、およびその製造方法に関
する。
〈従来技術および問題点〉
ショットキゲート電界効果トランジスタ（以下ＭＥＳＦ
ＥＴと略記する）は、特に超高周波における優れた増幅
用素子、或は発振用素子としてｎｍされている。また、
超高速動作の集積回路の基本構成素子としても、優れた
ものであることは周知である。
ＥＴと略記する）は、特に超高周波における優れた増幅
用素子、或は発振用素子としてｎｍされている。また、
超高速動作の集積回路の基本構成素子としても、優れた
ものであることは周知である。
従来最も普通に用いられているＭＥＳＦＥＴの構造は第
２図に示すとおりであり、高比抵抗または半絶縁性の半
導体結晶基板（２１）上に、導電性半導体結晶層（２２
） （通常、動作層と称する）を形成し、動作層（２２
）の上面に、ショットキ接触を有するゲート電極（２３
） （通常、ショットキゲート電極と称する）、および
それぞれオーミック接触を有するソース電極（２４）、
ドレイン電極（２５）を形成している。そして、ショッ
トキゲート電極（２３）に印加する電圧を変化させるこ
とにより、ショットキゲート電極（２３）から延びる空
乏層（２６）の幅を変化させ、ソース電極、ドレイン電
極間に流れる電流を変化させることができる。
２図に示すとおりであり、高比抵抗または半絶縁性の半
導体結晶基板（２１）上に、導電性半導体結晶層（２２
） （通常、動作層と称する）を形成し、動作層（２２
）の上面に、ショットキ接触を有するゲート電極（２３
） （通常、ショットキゲート電極と称する）、および
それぞれオーミック接触を有するソース電極（２４）、
ドレイン電極（２５）を形成している。そして、ショッ
トキゲート電極（２３）に印加する電圧を変化させるこ
とにより、ショットキゲート電極（２３）から延びる空
乏層（２６）の幅を変化させ、ソース電極、ドレイン電
極間に流れる電流を変化させることができる。
ＭＥＳＦＥＴの性能を表わす指数としては、伝達フンダ
クタンスｇ履と遮断周波数ｆＴとがあり、それぞれ次の
ように表わされる。
クタンスｇ履と遮断周波数ｆＴとがあり、それぞれ次の
ように表わされる。
ｇｍ＝２２μＥ／１Ｇ
ｆＴ ＝ｇＩ ／２７ｒＣ！ＪＳ
但し、Ｌｇはゲート長、Ｚはゲート幅、μはキャリアの
移動度、Ｅはゲート間の電界、ｃｇｓはゲート・ソース
間容器である。
移動度、Ｅはゲート間の電界、ｃｇｓはゲート・ソース
間容器である。
そして、上記伝達コンダクタンスＱｍ、および遮断周波
数ｆＴは何れも高い方がよく、そのためには上式から明
らかなように、ゲート長Ｌｇを短−縮することにより伝
達コンダクタンスｇｍを高めることができる。また、こ
の場合には、同時にゲート・ソース間容ｆｉｌｅ！Ｉｔ
ｓを減少させることになり、遮断周波数ｆＴを高める上
で非常に有効である。
数ｆＴは何れも高い方がよく、そのためには上式から明
らかなように、ゲート長Ｌｇを短−縮することにより伝
達コンダクタンスｇｍを高めることができる。また、こ
の場合には、同時にゲート・ソース間容ｆｉｌｅ！Ｉｔ
ｓを減少させることになり、遮断周波数ｆＴを高める上
で非常に有効である。
さらに、上記の構造のＭＥＳＦＥＴにおいては、ソース
電極、ショットキゲート電極間に直列寄生抵抗Ｒ３が存
在しているのであり、この直列寄生抵抗Ｒ３が大きいと
、ショットキゲート電極間の電界Ｅが直列寄生抵抗Ｒ３
における電圧降下により弱められ、伝達コンダクタンス
ｇｍを低下させることになる。直列寄生抵抗Ｒ３がＯの
時の伝達ゴンダクタンスをＯｍＯとすれば、伝達コンダ
クタンスＱ■は、 ｇｎ＋ ＝ｇｍＯ／ （１＋Ｒ３ＣＪ 脂Ｏ）で表
わされる。そして、直列寄生抵抗Ｒｓの値は、Ｑａ Ａ
ｓのような表面単位の多い材料に対しては大きくなる。
電極、ショットキゲート電極間に直列寄生抵抗Ｒ３が存
在しているのであり、この直列寄生抵抗Ｒ３が大きいと
、ショットキゲート電極間の電界Ｅが直列寄生抵抗Ｒ３
における電圧降下により弱められ、伝達コンダクタンス
ｇｍを低下させることになる。直列寄生抵抗Ｒ３がＯの
時の伝達ゴンダクタンスをＯｍＯとすれば、伝達コンダ
クタンスＱ■は、 ｇｎ＋ ＝ｇｍＯ／ （１＋Ｒ３ＣＪ 脂Ｏ）で表
わされる。そして、直列寄生抵抗Ｒｓの値は、Ｑａ Ａ
ｓのような表面単位の多い材料に対しては大きくなる。
以上の説明から明らかなように、ＭＥＳＦＥＴの性能を
向上させるためには、ゲート長Ｌｇを短縮すること、お
よびソース電極、ショットキゲート電極間の直列寄生抵
抗Ｒ３を低減することが必要であり、この面での研究が
進んでいる。
向上させるためには、ゲート長Ｌｇを短縮すること、お
よびソース電極、ショットキゲート電極間の直列寄生抵
抗Ｒ３を低減することが必要であり、この面での研究が
進んでいる。
即ち、ゲート長Ｌｌｌｌを短縮するものとして、■ 電
子ビーム直接描画露光によりサブミクロンのレジストパ
ターンを使用して加工を行なうもの があり、また、ソース電極、ショットキゲート電極間の
直列寄生抵抗Ｒｓを低減するものとして、■ ショット
キゲート電極以外の領域にイオン注入を行ない、活性化
するもの、 。
子ビーム直接描画露光によりサブミクロンのレジストパ
ターンを使用して加工を行なうもの があり、また、ソース電極、ショットキゲート電極間の
直列寄生抵抗Ｒｓを低減するものとして、■ ショット
キゲート電極以外の領域にイオン注入を行ない、活性化
するもの、 。
■ 耐熱性を有するショットキゲート電極をマスクとし
て自己整合的にイオン注入を行なうもの（Ｎ、ＹＯに０
ＹＡＨＡ、ｌ５ＳＣＣＤｉｇｅｓｔ ｏｒ Ｔｅｃｈｎ
ｉｃａｌ ＰａｐｅｒＥｌ、２１８ １９８１年）、 ■ ダミーゲートをマスクとしてイオン注入を行なった
後、パターンを反転してショットキゲート電極を形成す
るもの（に、Ｙａｇ＋ａｓａｋｉ Ｅｌｅｃｔｒｏｎｉ
ｃｓＬｅｔｔｅｒｓ ｖｏｌ、１８ ｐ、１２０
） 、■ ソース電極、ショットキゲート電極間距離
を短縮するもの（Ａ、ｌｌｉｇａｓｈｉｓａｋａ、Ｅｘ
ｔｅｎｄｅｄ＾ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １５
ｔｈ ｃｏｎｆ、 ｏｎ ５ｏｌｉｄ ５ｔａｔｅＤｅ
ｖｉｃｅ ＆ Ｍａｔｅｒｉａｌ １９８３ ｐ、６９
）がある。
て自己整合的にイオン注入を行なうもの（Ｎ、ＹＯに０
ＹＡＨＡ、ｌ５ＳＣＣＤｉｇｅｓｔ ｏｒ Ｔｅｃｈｎ
ｉｃａｌ ＰａｐｅｒＥｌ、２１８ １９８１年）、 ■ ダミーゲートをマスクとしてイオン注入を行なった
後、パターンを反転してショットキゲート電極を形成す
るもの（に、Ｙａｇ＋ａｓａｋｉ Ｅｌｅｃｔｒｏｎｉ
ｃｓＬｅｔｔｅｒｓ ｖｏｌ、１８ ｐ、１２０
） 、■ ソース電極、ショットキゲート電極間距離
を短縮するもの（Ａ、ｌｌｉｇａｓｈｉｓａｋａ、Ｅｘ
ｔｅｎｄｅｄ＾ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １５
ｔｈ ｃｏｎｆ、 ｏｎ ５ｏｌｉｄ ５ｔａｔｅＤｅ
ｖｉｃｅ ＆ Ｍａｔｅｒｉａｌ １９８３ ｐ、６９
）がある。
上記■〜■のものについてさらに詳細に説明する。
上記■のものは、イオン注入法により不純物を打込み、
アニールすることにより打込まれた不純物を活性化し、
その領域を高濃度にすることによりソース電極、ショッ
トキゲート電極間の直列寄生抵抗ＲＳを低減するもので
ある。
アニールすることにより打込まれた不純物を活性化し、
その領域を高濃度にすることによりソース電極、ショッ
トキゲート電極間の直列寄生抵抗ＲＳを低減するもので
ある。
上記■のものは、第３図に示すように、動作層（２２）
の上面に耐熱性を有するゲート金属（２７）を形成し、
このゲート金属（２１）をマスクとして高濃度イオンの
注入を行なうものであり、アニールした後ソース電極、
ショットキゲート電極を形成する。
の上面に耐熱性を有するゲート金属（２７）を形成し、
このゲート金属（２１）をマスクとして高濃度イオンの
注入を行なうものであり、アニールした後ソース電極、
ショットキゲート電極を形成する。
上記■のものは、第４図に示すように、動作層（２２）
の上面に、イオン注入のマスクになる材質のダミーゲー
ト（２８）を形成し、ダミーゲート（２８）をマスクと
して高濃度イオンの注入を行なうものであり、アニール
した後パターンを反転することによりソース電極、ドレ
イン電極を形成し、最後にショットキゲート電極を形成
する。
の上面に、イオン注入のマスクになる材質のダミーゲー
ト（２８）を形成し、ダミーゲート（２８）をマスクと
して高濃度イオンの注入を行なうものであり、アニール
した後パターンを反転することによりソース電極、ドレ
イン電極を形成し、最後にショットキゲート電極を形成
する。
上記■のものは、第５図に示すように、動作層（２２）
の上面にショットキゲート電極（２３）を形成し、全面
に絶縁物からなる１１ （３０）を形成した後、絶縁膜
を除去して全面にオーミック接触を有する金属（３１）
を形成し、ショットキゲート電極上の金属を除去するこ
とによりソース電極、ドレイン電極を形成する。この場
合において、絶縁膜を形成する方法によって、つきまわ
りのよい膜が得られ、ショットキゲート電極の側壁にも
絶縁膜が形成される。そして、反応性イオンエツチング
法等の異方性エツチングにより絶縁膜を除去すれば、シ
ョットキゲート電極の側壁のみに絶縁膜が残留する。
の上面にショットキゲート電極（２３）を形成し、全面
に絶縁物からなる１１ （３０）を形成した後、絶縁膜
を除去して全面にオーミック接触を有する金属（３１）
を形成し、ショットキゲート電極上の金属を除去するこ
とによりソース電極、ドレイン電極を形成する。この場
合において、絶縁膜を形成する方法によって、つきまわ
りのよい膜が得られ、ショットキゲート電極の側壁にも
絶縁膜が形成される。そして、反応性イオンエツチング
法等の異方性エツチングにより絶縁膜を除去すれば、シ
ョットキゲート電極の側壁のみに絶縁膜が残留する。
したがって、ソース電極、ドレイン電極が絶縁膜の厚み
だけ離隔した状態で、即ちショットキゲート電極に近接
した状態で形成できる。
だけ離隔した状態で、即ちショットキゲート電極に近接
した状態で形成できる。
〈発明が解決しようとする問題点〉
上記■のものにおいては、加工に高度な技術を必要とし
、しかもスルーブツトが遅く、実用的でないという問題
がある。特にＧａ Ａｓ Ｗ板のような半絶縁性の材料
に対しては特殊な技術を用いなければならず汎用性がな
いという問題がある。
、しかもスルーブツトが遅く、実用的でないという問題
がある。特にＧａ Ａｓ Ｗ板のような半絶縁性の材料
に対しては特殊な技術を用いなければならず汎用性がな
いという問題がある。
上記■のものにおいては、ショットキゲート電極が高濃
度領域と重なるとショットキゲート電極の耐圧を低下さ
せ、或はソース電極、ショットキゲート電極間容量を増
大させることになり、ＭＥＳＦＥＴの性能を低下させる
原因になるので、このような不都合の発生を防止するた
めに、高精度な位置合せを行なわなければならない。し
かし、現在の光学系を使用した露光器では上記の高精度
な位置合せが極めて困難であるという不都合がある。
度領域と重なるとショットキゲート電極の耐圧を低下さ
せ、或はソース電極、ショットキゲート電極間容量を増
大させることになり、ＭＥＳＦＥＴの性能を低下させる
原因になるので、このような不都合の発生を防止するた
めに、高精度な位置合せを行なわなければならない。し
かし、現在の光学系を使用した露光器では上記の高精度
な位置合せが極めて困難であるという不都合がある。
上記■のものにおいては、自己整合技術を使用すること
により、上記位置合せの困難性を解消しているが、ショ
ットキゲート電極を形成した後、イオン注入を行ない、
高温でアニールを行なゎなければならないため、ショッ
トキゲート電極の種類が限られてしまうという不都合が
ある。
により、上記位置合せの困難性を解消しているが、ショ
ットキゲート電極を形成した後、イオン注入を行ない、
高温でアニールを行なゎなければならないため、ショッ
トキゲート電極の種類が限られてしまうという不都合が
ある。
上記■のものにおいては、上記■のものと同様に位置合
せの困難性を解消することができ、しかもアニール後に
ショットキゲート電極を形成するのでショットキゲート
電極の選択の自由度を高くすることができるが、パター
ンを反転する工程が複雑であり、しかもサブミクロンの
ショットキゲート電極を形成することが極めて困難であ
るという不都合がある。
せの困難性を解消することができ、しかもアニール後に
ショットキゲート電極を形成するのでショットキゲート
電極の選択の自由度を高くすることができるが、パター
ンを反転する工程が複雑であり、しかもサブミクロンの
ショットキゲート電極を形成することが極めて困難であ
るという不都合がある。
上記■のものにおいては、ドレイン電極とショットキゲ
ート電極とが、ショットキゲート電極の側壁に存在する
絶縁膜（３０）を挟んで近接しているので、何らかの欠
陥が絶縁膜に存在すると、その部分で絶縁破壊を起こす
虞れがある。したがって、この構造のＭＥＳＦＥＴを基
本素子として集積回路を作製した場合に、歩留まりを低
下させる原因になるという不都合がある。また、オーミ
ック接触を有するソース電極、およびドレイン電極の下
の°層は、不純物濃度が高くないためコンタクト抵抗を
低くすることができず、その結果、直列寄生抵抗Ｒｓは
それほど低くならないという不都合がある。
ート電極とが、ショットキゲート電極の側壁に存在する
絶縁膜（３０）を挟んで近接しているので、何らかの欠
陥が絶縁膜に存在すると、その部分で絶縁破壊を起こす
虞れがある。したがって、この構造のＭＥＳＦＥＴを基
本素子として集積回路を作製した場合に、歩留まりを低
下させる原因になるという不都合がある。また、オーミ
ック接触を有するソース電極、およびドレイン電極の下
の°層は、不純物濃度が高くないためコンタクト抵抗を
低くすることができず、その結果、直列寄生抵抗Ｒｓは
それほど低くならないという不都合がある。
この発明は上記の問題点に鑑みてなされたものであり、
ショットキゲート電極の長さを簡単にサブミクロンのオ
ーダーに形成することができ、しかも直列寄生抵抗を低
減することができるショットキゲート電界効果トランジ
スタ、およびその製造方法を提供することを目的として
いる。
ショットキゲート電極の長さを簡単にサブミクロンのオ
ーダーに形成することができ、しかも直列寄生抵抗を低
減することができるショットキゲート電界効果トランジ
スタ、およびその製造方法を提供することを目的として
いる。
〈問題点を解決するための手段〉
上記−の目的を達成するための、この発明のショットキ
ゲート電界効果トランジスタは、動作層の上に逆台形断
面形状を有するショットキゲート電極を形成し、ショッ
トキゲート電極の両側に、ショットキゲート電極に対し
て自己整合的に高濃度不純物領域、およびソース電極、
ドレイン電極を形成したものである。
ゲート電界効果トランジスタは、動作層の上に逆台形断
面形状を有するショットキゲート電極を形成し、ショッ
トキゲート電極の両側に、ショットキゲート電極に対し
て自己整合的に高濃度不純物領域、およびソース電極、
ドレイン電極を形成したものである。
また、ショットキゲート電界効果トランジスタの製造方
法は、レジストをマスクとして反応性イオンビームエツ
チングにより逆台形断面形状を有するゲート電極を形成
し、上記レジスト、およびゲート電極をマスクとしてイ
オン注入法により高濃度不純物領域を自己整合的に形成
し、次いでレジストの除去、およびアニールを行ない、
その後、上記ゲート電極をマスクとしてオーミック接触
を有する金属材料を垂直蒸着することによりソース電極
、ドレイン電極を自己整合的に形成するものである。
法は、レジストをマスクとして反応性イオンビームエツ
チングにより逆台形断面形状を有するゲート電極を形成
し、上記レジスト、およびゲート電極をマスクとしてイ
オン注入法により高濃度不純物領域を自己整合的に形成
し、次いでレジストの除去、およびアニールを行ない、
その後、上記ゲート電極をマスクとしてオーミック接触
を有する金属材料を垂直蒸着することによりソース電極
、ドレイン電極を自己整合的に形成するものである。
但し、上記ショットキゲート電極としては、耐熱性を有
する金属で構成することが好°ましい。
する金属で構成することが好°ましい。
〈作用〉
上記の構成のショットキゲート電界効果トランジスタは
、ショットキゲート電極とソース電極、ドレイン電極と
の間隔を小さくし、しかもショットキゲート電極領域以
外の部分が高濃度不純物領域であるから、コンタクト抵
抗を低減して直列寄生抵抗を小さくすることができ、シ
ョットキゲート電極間に印加される電圧を殆どロスなく
ショットキゲート電極間の電界として活用することがで
き、この電界によりソース電極、ドレイン電極間。
、ショットキゲート電極とソース電極、ドレイン電極と
の間隔を小さくし、しかもショットキゲート電極領域以
外の部分が高濃度不純物領域であるから、コンタクト抵
抗を低減して直列寄生抵抗を小さくすることができ、シ
ョットキゲート電極間に印加される電圧を殆どロスなく
ショットキゲート電極間の電界として活用することがで
き、この電界によりソース電極、ドレイン電極間。
に流れる電流を制御することができる。
また、ショットキゲート電界効果ト°ランジスタの製造
方法は、反応性イオンビームエツチングによって微細な
レジストパターンを使用することなくサブミクロンのシ
ョットキゲート電極を形成し、ショットキゲート電極を
形成するためのレジスト、およびショットキゲート電極
をマスクとしてイオン注入を行なうことにより自己整合
的に高濃度不純物領域を形成して、ショットキゲート電
極と高濃度不純物領域とが重なることを防止し、さらに
オーミック接触を有する金属を垂直方向から全面に蒸着
することによりショットキゲート電極と近接したソース
電極、およびドレイン電極を自己整合的に形成すること
ができる。
方法は、反応性イオンビームエツチングによって微細な
レジストパターンを使用することなくサブミクロンのシ
ョットキゲート電極を形成し、ショットキゲート電極を
形成するためのレジスト、およびショットキゲート電極
をマスクとしてイオン注入を行なうことにより自己整合
的に高濃度不純物領域を形成して、ショットキゲート電
極と高濃度不純物領域とが重なることを防止し、さらに
オーミック接触を有する金属を垂直方向から全面に蒸着
することによりショットキゲート電極と近接したソース
電極、およびドレイン電極を自己整合的に形成すること
ができる。
但し、ショットキゲート電極を形成した後にレジスト除
去、およびアニールを行なうのであるから、ショットキ
ゲート電極としては耐熱性を有する金属で形成されるこ
とが好ましい。
去、およびアニールを行なうのであるから、ショットキ
ゲート電極としては耐熱性を有する金属で形成されるこ
とが好ましい。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第１図Ａ〜Ｊは、ショットキゲート電界効果トランジス
タの製造方法を説明する図である。
タの製造方法を説明する図である。
先ず、同図Ａに示すように、ＧａＡＳからなる半絶縁性
半導体基板（１）の表面に、イオン注入法により不純物
となり得るイオン（例えばＳ ＋ ＋ ＞を打込み、動
作層（ａを形成する。そして、同図Ｂに示すように、上
記基板（１）の表面（動作ｍ（ａの表面）に、耐熱性を
有し、かつＱａ Ａｓとショットキー接触を有する電極
金ｆｉ（３’＞（例えばＷＳｉ）を従来公知の方法で約
５０００Ａの厚さに形成し、同図Ｃに示すように、上記
電極金属（３’）の表面に、通常のフォトリソグラフィ
を用いてゲート領域に対応させてレジストパターン（６
）を形成する。次いで、同図りに示すように、上記レジ
ストパターン（６）をマスクとして、ＣＦ４を反応ガス
とする反応性イオンビームエッチングにより、入射イオ
ンが基板（１）に対して所定の角度を有する状態で上記
電極金１（３’）をエツチングし、基板（１）と接する
電極金属端部をレジストパターン（６）より後退した位
置とすることができる。以上の動作では、電極金属（３
旬の一方の側面をレジストパターン（６）より後退させ
ることができるのみであるから、入射イオン・の角度を
変えて電極金属（３′）の他方の側面をもエツチングし
、レジストパターン（６）より後退させることにより、
同図Ｅに示すような逆台形断面形状を有するショットキ
ゲート電極（３）を形成することができる。
半導体基板（１）の表面に、イオン注入法により不純物
となり得るイオン（例えばＳ ＋ ＋ ＞を打込み、動
作層（ａを形成する。そして、同図Ｂに示すように、上
記基板（１）の表面（動作ｍ（ａの表面）に、耐熱性を
有し、かつＱａ Ａｓとショットキー接触を有する電極
金ｆｉ（３’＞（例えばＷＳｉ）を従来公知の方法で約
５０００Ａの厚さに形成し、同図Ｃに示すように、上記
電極金属（３’）の表面に、通常のフォトリソグラフィ
を用いてゲート領域に対応させてレジストパターン（６
）を形成する。次いで、同図りに示すように、上記レジ
ストパターン（６）をマスクとして、ＣＦ４を反応ガス
とする反応性イオンビームエッチングにより、入射イオ
ンが基板（１）に対して所定の角度を有する状態で上記
電極金１（３’）をエツチングし、基板（１）と接する
電極金属端部をレジストパターン（６）より後退した位
置とすることができる。以上の動作では、電極金属（３
旬の一方の側面をレジストパターン（６）より後退させ
ることができるのみであるから、入射イオン・の角度を
変えて電極金属（３′）の他方の側面をもエツチングし
、レジストパターン（６）より後退させることにより、
同図Ｅに示すような逆台形断面形状を有するショットキ
ゲート電極（３）を形成することができる。
その後、同図Ｆに示すように、上記レジストパターン（
６）、およびショットキゲート電極（３）をマスクとし
て、イオン注入法により高濃度不純物領域（７） （８
）を形成し、レジストパターン（６）を除去した後、Ａ
ｓ雰囲気中８００℃で２０分間保護膜なしでアニールす
ることにより、イオン注入された不純物を活性化する。
６）、およびショットキゲート電極（３）をマスクとし
て、イオン注入法により高濃度不純物領域（７） （８
）を形成し、レジストパターン（６）を除去した後、Ａ
ｓ雰囲気中８００℃で２０分間保護膜なしでアニールす
ることにより、イオン注入された不純物を活性化する。
この場合において、高濃度領域のアニールを行なう際の
熱による横方向の拡散がショットキゲート電極の絶縁耐
力を低下させ、或はショットキゲート電極の入力容量を
増加させることがあり、問題となるが、ショットキゲー
ト電極形成時のエツチングにより逆台形断面形状のテー
バ角度を変えて高Ｓ度不耗物注入領域と基板（１）上の
ショットキゲート電極の位置のオフセット量を制御する
ことができるので、熱による横方向の拡散が起ってもシ
ョットキゲート電極と重ならないようにショットキゲー
ト電極形状を制御すればよく、何ら問題とはならない。
熱による横方向の拡散がショットキゲート電極の絶縁耐
力を低下させ、或はショットキゲート電極の入力容量を
増加させることがあり、問題となるが、ショットキゲー
ト電極形成時のエツチングにより逆台形断面形状のテー
バ角度を変えて高Ｓ度不耗物注入領域と基板（１）上の
ショットキゲート電極の位置のオフセット量を制御する
ことができるので、熱による横方向の拡散が起ってもシ
ョットキゲート電極と重ならないようにショットキゲー
ト電極形状を制御すればよく、何ら問題とはならない。
そして、同図Ｇに示すように、オーミック接触を有する
金属材料を、従来公知の方法により可能な限り垂直に蒸
着し、約２０００Ａの厚さの電極金属（９）を形成する
。この場合において、基板（１）の上に形成された電極
金属（９）の位置は、逆台形断面形状を有するショット
キゲート電極（３）の上端部が、ひさしとして作用する
ことにより制限され、ショットキゲート電極（３）と短
絡することはない。
金属材料を、従来公知の方法により可能な限り垂直に蒸
着し、約２０００Ａの厚さの電極金属（９）を形成する
。この場合において、基板（１）の上に形成された電極
金属（９）の位置は、逆台形断面形状を有するショット
キゲート電極（３）の上端部が、ひさしとして作用する
ことにより制限され、ショットキゲート電極（３）と短
絡することはない。
次にショットキゲート電極（３）の上に存在する金属材
料を除去する必要があるが、この金属材料は以下のよう
にして除去する。即ち、先ず、同図Ｈに示すように、上
記のように構成されたウェハーの全面にレジスト（ト）
を周知の方法で平坦塗布する。
料を除去する必要があるが、この金属材料は以下のよう
にして除去する。即ち、先ず、同図Ｈに示すように、上
記のように構成されたウェハーの全面にレジスト（ト）
を周知の方法で平坦塗布する。
この場合において、レジスト［Ｆ］は、レジスト自体の
性質により全面が平坦化されたように塗布されることに
なるので、段差部におけるレジストが薄くなる（ショッ
トキゲート電極（３）の上に存在するレジストが他の部
分に存在°するレジストよりも薄くなる）。したがって
、０２を反応ガスとする反応性イオンエツチングにより
レジスト色を削っていくと、最初にショットキゲート電
極（３）の上のレジスト□□□が消失する（同図夏参照
）。ショットキゲート電極（３）の上のレジストが消失
し、オーミック接触を有する金属材料が見えた時点でエ
ツチングを停止し、同図Ｉに示すように、Ａｒのスパッ
ターで上記金属材料を除去する。その後は、同図Ｊに示
すように、レジストＶを除去し、残った電極台ｊｌ（９
）を４００℃で約５分間シンターすることにより合金化
し、ソース電極（４）、およびドレイン電極（５を形成
し、ＭＥＳＦＥＴを完成させることができる。
性質により全面が平坦化されたように塗布されることに
なるので、段差部におけるレジストが薄くなる（ショッ
トキゲート電極（３）の上に存在するレジストが他の部
分に存在°するレジストよりも薄くなる）。したがって
、０２を反応ガスとする反応性イオンエツチングにより
レジスト色を削っていくと、最初にショットキゲート電
極（３）の上のレジスト□□□が消失する（同図夏参照
）。ショットキゲート電極（３）の上のレジストが消失
し、オーミック接触を有する金属材料が見えた時点でエ
ツチングを停止し、同図Ｉに示すように、Ａｒのスパッ
ターで上記金属材料を除去する。その後は、同図Ｊに示
すように、レジストＶを除去し、残った電極台ｊｌ（９
）を４００℃で約５分間シンターすることにより合金化
し、ソース電極（４）、およびドレイン電極（５を形成
し、ＭＥＳＦＥＴを完成させることができる。
〈発明の効果〉
以上のように、この発明のショットキゲート電界効果ト
ランジスタによれば、ショットキゲート領域以外の部分
が高濃度領域であるからオーミック接触のコンタクト抵
抗が小さく、しかもソース電極とショットキゲート電極
とが近接しているので直列寄生抵抗Ｒ３が小さく、伝達
コンダクタンスＱＩＩｌ、および遮断周波数ｆＴを高く
することができ、また、ショットキゲート電極とソース
電極、ドレイン電極との間には確実にギャップが形成さ
れているので、絶縁耐圧が低下することがなく、さらに
はショットキゲート電極を逆台形断面形状としているの
で、サブミクロンゲートになっても断面積は小さくなら
ず、ショットキゲート抵抗を増加させることがなく、極
めて高い性能を発揮することができるという特有の効果
を奏する。
ランジスタによれば、ショットキゲート領域以外の部分
が高濃度領域であるからオーミック接触のコンタクト抵
抗が小さく、しかもソース電極とショットキゲート電極
とが近接しているので直列寄生抵抗Ｒ３が小さく、伝達
コンダクタンスＱＩＩｌ、および遮断周波数ｆＴを高く
することができ、また、ショットキゲート電極とソース
電極、ドレイン電極との間には確実にギャップが形成さ
れているので、絶縁耐圧が低下することがなく、さらに
はショットキゲート電極を逆台形断面形状としているの
で、サブミクロンゲートになっても断面積は小さくなら
ず、ショットキゲート抵抗を増加させることがなく、極
めて高い性能を発揮することができるという特有の効果
を奏する。
また、この発明のショットキゲート電界効果トランジス
タの製造方法によれば、エツチングを行なう場合に入射
イオンと基板との角度を制御することにより、何らサブ
ミクロンのレジストパターンを用いることなくサブミク
ロンのショットキゲート電極を形成することができ、全
体として簡単に、かつ正確に所定の特性を有するショッ
トキゲート電界効果トランジスタを製造することができ
るという特有の効果を奏する。
タの製造方法によれば、エツチングを行なう場合に入射
イオンと基板との角度を制御することにより、何らサブ
ミクロンのレジストパターンを用いることなくサブミク
ロンのショットキゲート電極を形成することができ、全
体として簡単に、かつ正確に所定の特性を有するショッ
トキゲート電界効果トランジスタを製造することができ
るという特有の効果を奏する。
第１図は本発明のショットキゲート電界効果トランジス
タの製造工程を示す説明図、 第２図はショットキゲート電界効果トランジスタの基本
的な構造を示す縦断面図、 第３図から第５図は従来の製造方法を示す概略図。 （１）・・・半絶縁性半導体基板、 （３）・・・ショットキゲート電極、（４）・・・ソー
ス電極、（５）・・・ドレイン電極、（６）・・・レジ
ストパターン、（力（８）・・・ａ濃度不純物領域 特許出願人 住友電気工業株式会社 第２図 第５図 手 続 補 正 書（自発） 昭和６０年１１月２２日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６０年 特 許 願第６３０９６号２、発明の名称 ショットキゲート電界効果トランジスタ、およびその製
造方法３、補正をする者 事件との関係 特許出願人 住 所 大阪市東図化浜５丁目１５番地名 称
（２１３）住友電気工業株式会社代表者 川 上
哲 部 ５、補正命令の日付（自発） ６、補正の対象 明細書中、発明の詳細な説明の欄 ７、補正の内容 （１） 明細書中等３頁第１６行の［Ｑ腸＝２２μＥ
／Ｌ！ＩＩ Ｊ を［Ｊｌ −ｅｔｌＺ （Ｖｌｌｌ
−Ｖｔｈ） ／ａＬｇＪと訂正する。 （２１同書同頁第１９行の［Ｅはゲート間の電界、］を
［ａは動作層厚、εは半導体の誘電率、ｖｇはゲート印
加電圧、ｖｔｈはＭＥＳＦＥＴの閾値電圧、」と訂正す
る。 手 続 補 正 出（自発） 昭和６１年６月２５日 昭和６０年 特 許 願 第６３０９６号ショットキゲ
ート電界効果トランジスタ、およびその製造方法３、補
正をする者 事件との関係 特許出願人 代表者 川 上 哲 部 ５、補正命令の日付（自発） １、 明細湯中特許請求の範囲の欄の記載を別紙のとお
り訂正する。 ２、 明細山中第６頁第１行目と第２行目との間に次の
記載を加入する。 「 ■−ショットキ接触を有するＴｉ層の上にマスクと
してＡ１層を形成し、Ａ１層をマスクとして反応性イオ
ンエツチングを行なった後、プラズマエツチングを行な
ってＴ字状のゲート電極を形成するもの（Ｆ、Ｄｅｂｒ
ｉｅ、Ｊ、Ｃｈａｐｌａｒｔ、ａｎｄ Ｌ。 Ｃｈｅｖｒｉｅｒ、 Ｊ、Ａｐｐｌ、Ｐｈｙｓ、５９（
１）、Ｉ Ｊａｎｕａｒｙ１９８６ ） 、Ｊ ３、 明細山中第７頁第５行目と第６行目との間に次の
記載を加入する。 ［上記■′のものは、ショットキ接触を有するＴｉ層の
上にマスクとしてのＡ１層を形成し、反応性イオンエツ
チング、およびプラズマエツチングを行なうことにより
ショットキゲート電極を形成する。そして、その後、自
己整合技術によりソース電極、およびドレイン電極を形
成する。」４、 明細間中第９頁第１０行目と第１１行
目との間に次の記載を加入ツる。 ［上記■−のものにおいては、反応性イオンエツチング
によりマスクとしてのＡ１層に合わせて形成されたＴ１
層にプラズマエツチングをＩＩＩＡ？ｊことにより、Ｔ
ｉ層の側面のエツチングを行なうのであるから、プラズ
マエツチングの条件、例えば時間等によりサイドエツチ
ングの量が変化し、サブミクロンのショットキゲート電
極を形成することが極めて困難であるという不都合があ
る。」５、 明細間中第１０頁第１０行目から第１２頁
第１８行目までの「く問題点を解決づるための手段〉」
の欄、および「く作用〉」の欄の記載を次のとおり訂正
する。 ［く問題点を解決するための手段〉 上記の目的を達成するための、この発明のショットキゲ
ート電界効果トランジスタは、逆台形断面形状を有する
ショットキゲート電極が形成されているとともに、ショ
ットキゲート電極の両側に、ショットキゲート電極に対
して自己整合的に高濃度不純物領域、およびソース電極
、ドレイン電極が形成されたものである。 また、この発明のショットキゲート電界効果トランジス
タの製造方法は、レジストをマスクとして反応性イオン
ビームエツチングにより逆台形断面形状を有するゲート
電極を形成し、次いでレジストの除去、およびアニール
を行ない、その後、上記ショットキゲート電極をマスク
としてオーミック接触を有する金属材料を垂直蒸着する
ことによりソース電極、ドレイン電極を自己整合的に形
成するものである。 但し、上記エツチング時のマスクとしては、Ａｕ、ＡＩ
、Ｃｒのうちいずれかひとつを使うものであってもよい
、 また、上記イオンビームの入射角を変えることにより逆
台形ＪＩ４造の側辺の角度を調整し、必要なゲート長を
得るものであってもよい。 く作用〉 上記の構成のショットキゲート電界効果トランジスタは
、ショットキゲート電極とソース電極、ドレイン電極と
の間隔を小さくし、しかもショットキゲート電極領域以
外の部分が高濃度不純物領域であるから、コンタクト抵
抗を低減して直列寄生抵抗を小さくすることができ、シ
ョットキゲート電極間に印加される電圧を殆どロスなく
ショットキゲート電極間の電界として活用することがで
き、この電界によりソース電極、ドレイン電極間に流れ
る電流を制御することができる。 また、ショットキゲート電界効果トランジスタのｙＩＪ
造方法は、反応性イオンビームエツチングによって微細
なレジストパターンを使用することなく１ノブミクロン
の逆台形断面形状を有するショットキゲート電極を形成
し、ショットキゲート電極を形成するためのレジスト、
およびショットキゲートｆｆ１４ｉをマスクとしてイオ
ン注入を行なうことにより自己整合的に高濃度不純物領
域を形成して、ショットキゲート電極と高濃度不純物領
域とが重なることを防止し、さらにオーミック接触を有
する金属を垂直方向から全面に蒸着することによりショ
ットキゲート電極と近接したソース電極、およびドレイ
ン＝ｍを自己整合的に形成することができる。 但し、ショットキゲート電極を形成した後にレジスト除
去、およびアニールを行なうのであるから、ショットキ
ゲート電極としては耐熱性を有する金属で形成されるこ
とが好ましい。 また、反応性イオンエ゛ツチング時のマスクとして、Ａ
ｕ、ＡＩ、Ｏｒのうちいずれかひとつを使用することに
より、上記と同様にショットキゲート電界効果トランジ
スタを製造することができる。 さらに、イオンビームの入射角を変化させることにより
、ゲート長を調整することかできる。」６、 明細書中
筒１４頁第８行目の末尾に次の記載を加入する。 ［この場合において、入射イオンの角度を変えて、ショ
ットキゲート電極（３）の側近の角度をθとすれば、レ
ジストパターン（６）の寸法がし、電極金属（３′）の
厚みがｔである場合に、ゲート長ＬＱをＬＱ ＝１−２
ｔｘ ｔａｎθとすルコトカテキ、ｉｔｉニ入射イオン
の角度を変化させるだけで必要なゲート長を得ることが
できる。」 ７゜ 添付図面［第１図Ｆ］を別紙のとおり訂正する。 ２、特許請求の範囲 １、 逆台形断面形状を有するショットキゲート電極が
形成されているとともに、ショットキゲート電極の両側
に、ショットキゲート電極に対して自己整合的に高濃度
不純物領域、およびソース電極、ドレイン電極が形成さ
れていることを特徴とするショットキゲート電界効果ト
ランジスタ。 ２、 レジストをマスクとして反応性イオンビームエツ
チングにより逆台形断面形状を有するショットキゲート
電極を形成し。 次いでレジストの除去、およびアニールを行ない、その
後、上記ショットキゲート電極をマスクとしてオーミッ
ク接触を存する金属材料を垂直蒸着することによりソー
ス電極、ドレイン電極を自己整合的に形成することを特
徴とするショットキゲート電界効果トランジスタの製造
方法。 ３、 エツチング時のマスクとしてＡＬＩ、ＡＩ。 Ｃｒのうちいずれかひとつを使うことを特徴とする特許 載のショットキゲート電界効果トランジスタの製造方法
。 ４、 イオンビームの入射角を変えることにより逆台形
構造のショットキゲート電極の側辺の角度を調整して、
必要なゲート長を得ることを特徴とする上記特許請求の
範囲第２項記載のショットキゲート電界効果トランジス
タの製造方法。
タの製造工程を示す説明図、 第２図はショットキゲート電界効果トランジスタの基本
的な構造を示す縦断面図、 第３図から第５図は従来の製造方法を示す概略図。 （１）・・・半絶縁性半導体基板、 （３）・・・ショットキゲート電極、（４）・・・ソー
ス電極、（５）・・・ドレイン電極、（６）・・・レジ
ストパターン、（力（８）・・・ａ濃度不純物領域 特許出願人 住友電気工業株式会社 第２図 第５図 手 続 補 正 書（自発） 昭和６０年１１月２２日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６０年 特 許 願第６３０９６号２、発明の名称 ショットキゲート電界効果トランジスタ、およびその製
造方法３、補正をする者 事件との関係 特許出願人 住 所 大阪市東図化浜５丁目１５番地名 称
（２１３）住友電気工業株式会社代表者 川 上
哲 部 ５、補正命令の日付（自発） ６、補正の対象 明細書中、発明の詳細な説明の欄 ７、補正の内容 （１） 明細書中等３頁第１６行の［Ｑ腸＝２２μＥ
／Ｌ！ＩＩ Ｊ を［Ｊｌ −ｅｔｌＺ （Ｖｌｌｌ
−Ｖｔｈ） ／ａＬｇＪと訂正する。 （２１同書同頁第１９行の［Ｅはゲート間の電界、］を
［ａは動作層厚、εは半導体の誘電率、ｖｇはゲート印
加電圧、ｖｔｈはＭＥＳＦＥＴの閾値電圧、」と訂正す
る。 手 続 補 正 出（自発） 昭和６１年６月２５日 昭和６０年 特 許 願 第６３０９６号ショットキゲ
ート電界効果トランジスタ、およびその製造方法３、補
正をする者 事件との関係 特許出願人 代表者 川 上 哲 部 ５、補正命令の日付（自発） １、 明細湯中特許請求の範囲の欄の記載を別紙のとお
り訂正する。 ２、 明細山中第６頁第１行目と第２行目との間に次の
記載を加入する。 「 ■−ショットキ接触を有するＴｉ層の上にマスクと
してＡ１層を形成し、Ａ１層をマスクとして反応性イオ
ンエツチングを行なった後、プラズマエツチングを行な
ってＴ字状のゲート電極を形成するもの（Ｆ、Ｄｅｂｒ
ｉｅ、Ｊ、Ｃｈａｐｌａｒｔ、ａｎｄ Ｌ。 Ｃｈｅｖｒｉｅｒ、 Ｊ、Ａｐｐｌ、Ｐｈｙｓ、５９（
１）、Ｉ Ｊａｎｕａｒｙ１９８６ ） 、Ｊ ３、 明細山中第７頁第５行目と第６行目との間に次の
記載を加入する。 ［上記■′のものは、ショットキ接触を有するＴｉ層の
上にマスクとしてのＡ１層を形成し、反応性イオンエツ
チング、およびプラズマエツチングを行なうことにより
ショットキゲート電極を形成する。そして、その後、自
己整合技術によりソース電極、およびドレイン電極を形
成する。」４、 明細間中第９頁第１０行目と第１１行
目との間に次の記載を加入ツる。 ［上記■−のものにおいては、反応性イオンエツチング
によりマスクとしてのＡ１層に合わせて形成されたＴ１
層にプラズマエツチングをＩＩＩＡ？ｊことにより、Ｔ
ｉ層の側面のエツチングを行なうのであるから、プラズ
マエツチングの条件、例えば時間等によりサイドエツチ
ングの量が変化し、サブミクロンのショットキゲート電
極を形成することが極めて困難であるという不都合があ
る。」５、 明細間中第１０頁第１０行目から第１２頁
第１８行目までの「く問題点を解決づるための手段〉」
の欄、および「く作用〉」の欄の記載を次のとおり訂正
する。 ［く問題点を解決するための手段〉 上記の目的を達成するための、この発明のショットキゲ
ート電界効果トランジスタは、逆台形断面形状を有する
ショットキゲート電極が形成されているとともに、ショ
ットキゲート電極の両側に、ショットキゲート電極に対
して自己整合的に高濃度不純物領域、およびソース電極
、ドレイン電極が形成されたものである。 また、この発明のショットキゲート電界効果トランジス
タの製造方法は、レジストをマスクとして反応性イオン
ビームエツチングにより逆台形断面形状を有するゲート
電極を形成し、次いでレジストの除去、およびアニール
を行ない、その後、上記ショットキゲート電極をマスク
としてオーミック接触を有する金属材料を垂直蒸着する
ことによりソース電極、ドレイン電極を自己整合的に形
成するものである。 但し、上記エツチング時のマスクとしては、Ａｕ、ＡＩ
、Ｃｒのうちいずれかひとつを使うものであってもよい
、 また、上記イオンビームの入射角を変えることにより逆
台形ＪＩ４造の側辺の角度を調整し、必要なゲート長を
得るものであってもよい。 く作用〉 上記の構成のショットキゲート電界効果トランジスタは
、ショットキゲート電極とソース電極、ドレイン電極と
の間隔を小さくし、しかもショットキゲート電極領域以
外の部分が高濃度不純物領域であるから、コンタクト抵
抗を低減して直列寄生抵抗を小さくすることができ、シ
ョットキゲート電極間に印加される電圧を殆どロスなく
ショットキゲート電極間の電界として活用することがで
き、この電界によりソース電極、ドレイン電極間に流れ
る電流を制御することができる。 また、ショットキゲート電界効果トランジスタのｙＩＪ
造方法は、反応性イオンビームエツチングによって微細
なレジストパターンを使用することなく１ノブミクロン
の逆台形断面形状を有するショットキゲート電極を形成
し、ショットキゲート電極を形成するためのレジスト、
およびショットキゲートｆｆ１４ｉをマスクとしてイオ
ン注入を行なうことにより自己整合的に高濃度不純物領
域を形成して、ショットキゲート電極と高濃度不純物領
域とが重なることを防止し、さらにオーミック接触を有
する金属を垂直方向から全面に蒸着することによりショ
ットキゲート電極と近接したソース電極、およびドレイ
ン＝ｍを自己整合的に形成することができる。 但し、ショットキゲート電極を形成した後にレジスト除
去、およびアニールを行なうのであるから、ショットキ
ゲート電極としては耐熱性を有する金属で形成されるこ
とが好ましい。 また、反応性イオンエ゛ツチング時のマスクとして、Ａ
ｕ、ＡＩ、Ｏｒのうちいずれかひとつを使用することに
より、上記と同様にショットキゲート電界効果トランジ
スタを製造することができる。 さらに、イオンビームの入射角を変化させることにより
、ゲート長を調整することかできる。」６、 明細書中
筒１４頁第８行目の末尾に次の記載を加入する。 ［この場合において、入射イオンの角度を変えて、ショ
ットキゲート電極（３）の側近の角度をθとすれば、レ
ジストパターン（６）の寸法がし、電極金属（３′）の
厚みがｔである場合に、ゲート長ＬＱをＬＱ ＝１−２
ｔｘ ｔａｎθとすルコトカテキ、ｉｔｉニ入射イオン
の角度を変化させるだけで必要なゲート長を得ることが
できる。」 ７゜ 添付図面［第１図Ｆ］を別紙のとおり訂正する。 ２、特許請求の範囲 １、 逆台形断面形状を有するショットキゲート電極が
形成されているとともに、ショットキゲート電極の両側
に、ショットキゲート電極に対して自己整合的に高濃度
不純物領域、およびソース電極、ドレイン電極が形成さ
れていることを特徴とするショットキゲート電界効果ト
ランジスタ。 ２、 レジストをマスクとして反応性イオンビームエツ
チングにより逆台形断面形状を有するショットキゲート
電極を形成し。 次いでレジストの除去、およびアニールを行ない、その
後、上記ショットキゲート電極をマスクとしてオーミッ
ク接触を存する金属材料を垂直蒸着することによりソー
ス電極、ドレイン電極を自己整合的に形成することを特
徴とするショットキゲート電界効果トランジスタの製造
方法。 ３、 エツチング時のマスクとしてＡＬＩ、ＡＩ。 Ｃｒのうちいずれかひとつを使うことを特徴とする特許 載のショットキゲート電界効果トランジスタの製造方法
。 ４、 イオンビームの入射角を変えることにより逆台形
構造のショットキゲート電極の側辺の角度を調整して、
必要なゲート長を得ることを特徴とする上記特許請求の
範囲第２項記載のショットキゲート電界効果トランジス
タの製造方法。
Claims (1)
- 【特許請求の範囲】 １、逆台形断面形状を有するショットキゲート電極が形
成されているとともに、ショットキゲート電極の両側に
、ショットキゲート電極に対して自己整合的に高濃度不
純物領域、およびソース電極、ドレイン電極が形成され
ていることを特徴とするショットキゲート電界効果トラ
ンジスタ。 ２、レジストをマスクとして反応性イオンビームエッチ
ングにより逆台形断面形状を有するショットキゲート電
極を形成し、 上記レジスト、およびショットキゲート電極をマスクと
してイオン注入法により高濃度不純物領域を自己整合的
に形成し、 次いでレジストの除去、およびアニールを行ない、その
後、上記ショットキゲート電極をマスクとしてオーミッ
ク接触を有する金属材料を垂直蒸着することによりソー
ス電極、ドレイン電極を自己整合的に形成することを特
徴とするショットキゲート電界効果トランジスタの製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063096A JPS61220376A (ja) | 1985-03-26 | 1985-03-26 | ショットキゲート電界効果トランジスタの製造方法 |
| CA000505246A CA1244966A (en) | 1985-03-26 | 1986-03-26 | Schottky-gate field effect transistor with trapezoidal gate |
| US06/844,477 US4774200A (en) | 1985-03-26 | 1986-03-26 | Schottky-gate field effect transistor and method for producing the same |
| EP86104159A EP0196087A3 (en) | 1985-03-26 | 1986-03-26 | Schottky-gate field effect transistor and method for its production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063096A JPS61220376A (ja) | 1985-03-26 | 1985-03-26 | ショットキゲート電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220376A true JPS61220376A (ja) | 1986-09-30 |
| JPH0329301B2 JPH0329301B2 (ja) | 1991-04-23 |
Family
ID=13219425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60063096A Granted JPS61220376A (ja) | 1985-03-26 | 1985-03-26 | ショットキゲート電界効果トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4774200A (ja) |
| EP (1) | EP0196087A3 (ja) |
| JP (1) | JPS61220376A (ja) |
| CA (1) | CA1244966A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2613134B1 (fr) * | 1987-03-24 | 1990-03-09 | Labo Electronique Physique | Dispositif semiconducteur du type transistor a effet de champ |
| US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
| JPH022142A (ja) * | 1988-06-13 | 1990-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
| JP2562840B2 (ja) * | 1988-08-01 | 1996-12-11 | 富士通株式会社 | 電界効果トランジスタ |
| US4963501A (en) * | 1989-09-25 | 1990-10-16 | Rockwell International Corporation | Method of fabricating semiconductor devices with sub-micron linewidths |
| US5206531A (en) * | 1990-03-19 | 1993-04-27 | Lockheed Sanders, Inc. | Semiconductor device having a control gate with reduced semiconductor contact |
| US5011785A (en) * | 1990-10-30 | 1991-04-30 | The United States Of America As Represented By The Secretary Of The Navy | Insulator assisted self-aligned gate junction |
| US5907177A (en) * | 1995-03-14 | 1999-05-25 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor device having a tapered gate electrode |
| US5652179A (en) * | 1996-04-24 | 1997-07-29 | Watkins-Johnson Company | Method of fabricating sub-micron gate electrode by angle and direct evaporation |
| CN103137449B (zh) * | 2011-12-01 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法、晶体管的制作方法 |
| US8629559B2 (en) | 2012-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress reduction apparatus with an inverted cup-shaped layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342682A (en) * | 1976-09-30 | 1978-04-18 | Matsushita Electric Ind Co Ltd | Junction type field effect transistor and its production |
| JPS5667974A (en) * | 1979-10-26 | 1981-06-08 | Ibm | Method of manufacturing semiconductor device |
| JPS57180184A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacturing method for fet |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4171234A (en) * | 1976-07-20 | 1979-10-16 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating three-dimensional epitaxial layers utilizing molecular beams of varied angles |
| US4099305A (en) * | 1977-03-14 | 1978-07-11 | Bell Telephone Laboratories, Incorporated | Fabrication of mesa devices by MBE growth over channeled substrates |
| US4379005A (en) * | 1979-10-26 | 1983-04-05 | International Business Machines Corporation | Semiconductor device fabrication |
| US4309267A (en) * | 1980-07-21 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Reactive sputter etching apparatus |
| JPS5773975A (en) * | 1980-10-27 | 1982-05-08 | Toshiba Corp | Mis type field effect transistor and manufacture thereof |
| US4325181A (en) * | 1980-12-17 | 1982-04-20 | The United States Of America As Represented By The Secretary Of The Navy | Simplified fabrication method for high-performance FET |
| JPS57128071A (en) * | 1981-01-30 | 1982-08-09 | Fujitsu Ltd | Field-effect type semiconductor device and manufacture thereof |
| JPS57208128A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| IT1171402B (it) * | 1981-07-20 | 1987-06-10 | Selenia Ind Eletroniche Associ | Transistor ad effeto di campo a barriera metallo-semiconduttorre conzona svuotata modificata |
| US4404732A (en) * | 1981-12-07 | 1983-09-20 | Ibm Corporation | Self-aligned extended epitaxy mesfet fabrication process |
| JPS58178567A (ja) * | 1982-04-14 | 1983-10-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS59193069A (ja) * | 1983-04-15 | 1984-11-01 | Nec Corp | 半導体装置の製造方法 |
| US4640003A (en) * | 1985-09-30 | 1987-02-03 | The United States Of America As Represented By The Secretary Of The Navy | Method of making planar geometry Schottky diode using oblique evaporation and normal incidence proton bombardment |
-
1985
- 1985-03-26 JP JP60063096A patent/JPS61220376A/ja active Granted
-
1986
- 1986-03-26 CA CA000505246A patent/CA1244966A/en not_active Expired
- 1986-03-26 EP EP86104159A patent/EP0196087A3/en not_active Ceased
- 1986-03-26 US US06/844,477 patent/US4774200A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342682A (en) * | 1976-09-30 | 1978-04-18 | Matsushita Electric Ind Co Ltd | Junction type field effect transistor and its production |
| JPS5667974A (en) * | 1979-10-26 | 1981-06-08 | Ibm | Method of manufacturing semiconductor device |
| JPS57180184A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacturing method for fet |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0196087A2 (en) | 1986-10-01 |
| JPH0329301B2 (ja) | 1991-04-23 |
| CA1244966A (en) | 1988-11-15 |
| US4774200A (en) | 1988-09-27 |
| EP0196087A3 (en) | 1986-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002090B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| JPH05109761A (ja) | 半導体装置及びその製造方法 | |
| JPS60137070A (ja) | 半導体装置の製造方法 | |
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS61220376A (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH02257618A (ja) | 半導体装置及びその製造方法 | |
| JPS63136575A (ja) | シヨツトキゲ−ト電界効果トランジスタ、およびその製造方法 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| US5382821A (en) | High power field effect transistor | |
| JPS63248136A (ja) | 半導体装置 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61248570A (ja) | Ｍｅｓｆｅｔ装置およびその製造方法 | |
| JPS61283171A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPH08139103A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60164365A (ja) | 半導体装置の製造方法 | |
| JPS62115781A (ja) | 電界効果トランジスタ | |
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPS6155967A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03203379A (ja) | 電界効果トランジスタ | |
| JPS59225573A (ja) | シヨツトキゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS6262071B2 (ja) | ||
| JPS59161879A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS59194476A (ja) | 半導体装置の製造方法 |