JPS61218229A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPS61218229A JPS61218229A JP5918085A JP5918085A JPS61218229A JP S61218229 A JPS61218229 A JP S61218229A JP 5918085 A JP5918085 A JP 5918085A JP 5918085 A JP5918085 A JP 5918085A JP S61218229 A JPS61218229 A JP S61218229A
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifier
- voltage
- input
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル信号をアナログ信号に変換するＤ
／Ａ変換器に係り、特に、片電源のバッファアンプの上
限（′ＫＬ源を位）および下限（零電位）近傍において
出力電圧が非線形になってしまう現象を回避するように
したＤ／Ａ変換器に関する。
／Ａ変換器に係り、特に、片電源のバッファアンプの上
限（′ＫＬ源を位）および下限（零電位）近傍において
出力電圧が非線形になってしまう現象を回避するように
したＤ／Ａ変換器に関する。
第４図は、電圧駆動梯子波Ｒ−２ＲＤ／Ａ変換飴の従来
例を示す回路図である（参考文献；猪瀬他＝［ディジタ
ル回路Ｊ 、Ｐ２１８．産業図書（昭和５５）Ｌこの図
において、１は、抵抗値がＲ，２Ｈの抵抗を梯子状に接
続してなる梯子部である。この梯子部ｌのＮ個のスイッ
チ２−１（１＝０．１．２・・・）！−１）は、Ｎビッ
トのデジタル入力信号Ｓ１の１″／”０″に応じ、ｌ″
のときには高い方の基準電圧（高基準電圧）Ｖｒｅｆｈ
側に、′０”のときＫは低い方の基準電圧（低基準電圧
）Ｖｒｅｆｌ側に接続されるようになっている。そして
、この梯子部ｌの出力電圧ｖ。
例を示す回路図である（参考文献；猪瀬他＝［ディジタ
ル回路Ｊ 、Ｐ２１８．産業図書（昭和５５）Ｌこの図
において、１は、抵抗値がＲ，２Ｈの抵抗を梯子状に接
続してなる梯子部である。この梯子部ｌのＮ個のスイッ
チ２−１（１＝０．１．２・・・）！−１）は、Ｎビッ
トのデジタル入力信号Ｓ１の１″／”０″に応じ、ｌ″
のときには高い方の基準電圧（高基準電圧）Ｖｒｅｆｈ
側に、′０”のときＫは低い方の基準電圧（低基準電圧
）Ｖｒｅｆｌ側に接続されるようになっている。そして
、この梯子部ｌの出力電圧ｖ。
か電圧増幅率１のバッファアンプ３の入力端３ａに供給
され、その出力端３′ｂからアナログ信号とし工出力さ
れる。
され、その出力端３′ｂからアナログ信号とし工出力さ
れる。
この場合、Ｍ４図の矢印ＡＯ−ＡＯ、Ａｌ−Ａｌ 。
・・・ム１−Ａ１・・・から下位ビット側（図の下方）
を見た抵抗値は常にＲでおるから、デジタル入力信４ｊ
８１のみか′１″のとき、出力側からみた梯子部１のテ
ブナンの等価回路は第５図のようになる。
を見た抵抗値は常にＲでおるから、デジタル入力信４ｊ
８１のみか′１″のとき、出力側からみた梯子部１のテ
ブナンの等価回路は第５図のようになる。
従つ【、重ね合わせの理によって一般の場合の出力電圧
ｖ０は、 となる。すなわち、２進数８１−＋５）Ｉ−ｔ・・・８
ｏに比例した出力が得られる。また、出力電圧ｖ０の最
大値Ｖ６ｍａｘ、Ｊｊ小値Ｖ６ｍｉｎは、Ｔｌ１ｍ１ｎ
＝＝Ｖｒｅｆｌ ・・・・・・・・・・・・・・
・・・・・ （３）で与えられ、例えばＶｒｅｆｌ＝＝
ＯＶ 、 ｖｒｅｆｈ ＝１０ｖ、１＝ＩＯとすると
、７６ ｍａｘ中９．９９７゜７６ ｗｉｎ ＝＝ Ｏ
Ｖとなる。
ｖ０は、 となる。すなわち、２進数８１−＋５）Ｉ−ｔ・・・８
ｏに比例した出力が得られる。また、出力電圧ｖ０の最
大値Ｖ６ｍａｘ、Ｊｊ小値Ｖ６ｍｉｎは、Ｔｌ１ｍ１ｎ
＝＝Ｖｒｅｆｌ ・・・・・・・・・・・・・・
・・・・・ （３）で与えられ、例えばＶｒｅｆｌ＝＝
ＯＶ 、 ｖｒｅｆｈ ＝１０ｖ、１＝ＩＯとすると
、７６ ｍａｘ中９．９９７゜７６ ｗｉｎ ＝＝ Ｏ
Ｖとなる。
ところで、上記Ｄ／Ａ変換器を片電源で構成し、その電
源気圧と高基準電圧Ｖｒｅｆｈ とを共通にしたよう
な場合、バッファアンプ３は上限＜’ｒｔ源電位）およ
び下限（零電位）近傍で非直線的となり、上述した最大
出力電圧Ｖ。ｍ！ＬＸ 、最小出力電圧７６ ｍｉｎ
付近の出力電圧Ｖｏが正しい値からずれてしまうとい
う問題があった。
源気圧と高基準電圧Ｖｒｅｆｈ とを共通にしたよう
な場合、バッファアンプ３は上限＜’ｒｔ源電位）およ
び下限（零電位）近傍で非直線的となり、上述した最大
出力電圧Ｖ。ｍ！ＬＸ 、最小出力電圧７６ ｍｉｎ
付近の出力電圧Ｖｏが正しい値からずれてしまうとい
う問題があった。
この発明は、このような事情に鑑みてなされたもので、
片電源のバッファアンプでも正しい応答ができるように
したＤ／Ａ変換器を提供することを目的とする。
片電源のバッファアンプでも正しい応答ができるように
したＤ／Ａ変換器を提供することを目的とする。
上記問題点を解決するために、この発明は、バッファア
ンプの入力端に、抵抗を介して一定のバイアス電圧を印
加したことを特徴とする。
ンプの入力端に、抵抗を介して一定のバイアス電圧を印
加したことを特徴とする。
また、最小値ｖｂｍｉｎを零電圧より所定電圧分高い値
に設定することができる（第３図参照）にの結果、バッ
ファアンプが［＠性を有している部分に入力電圧ｖ１
を収めることが可能となり、常に正しい応答を得ること
ができる。
に設定することができる（第３図参照）にの結果、バッ
ファアンプが［＠性を有している部分に入力電圧ｖ１
を収めることが可能となり、常に正しい応答を得ること
ができる。
以下、図面を参照して本発明の詳細な説明する。
第１図（ａｌは、本発明の一実施例によるＤ ／ Ａ変
換器の構成を示す回路図である。このＤ／Ａ変換器が第
４図に示す従来のＤ／Ａ変換器と異なる点は、バッファ
アンプ３の入力端３ａに、抵抗４（抵抗値Ｒｒｎ）を介
して、 なるバイアス電圧が印加されている点である。
換器の構成を示す回路図である。このＤ／Ａ変換器が第
４図に示す従来のＤ／Ａ変換器と異なる点は、バッファ
アンプ３の入力端３ａに、抵抗４（抵抗値Ｒｒｎ）を介
して、 なるバイアス電圧が印加されている点である。
このような構成によれに、バッファアンプ３の入力端３
ａに供給される入力電力Ｗｂは次のようになる。まず、
梯子部ｌの出力抵抗はすでに述べたようにＲであり（第
５図参照）、その出力電圧はｖｏであるから、梯子部ｌ
と抵抗４とを含めた等価回路は第２図のようになる。こ
の図より、入力電圧ｖｂは、 となる。この弐に、 ７６１ｎａＸ ＊ Ｖｒｅｆｈ （（２）式より）
、と（３） 、 （４）式を代入すれは、入力電圧ｖｔ
＋の最大値ｖｂｍａｘ と最小値７１．ｒａｉｎ とは
次のようになる。
ａに供給される入力電力Ｗｂは次のようになる。まず、
梯子部ｌの出力抵抗はすでに述べたようにＲであり（第
５図参照）、その出力電圧はｖｏであるから、梯子部ｌ
と抵抗４とを含めた等価回路は第２図のようになる。こ
の図より、入力電圧ｖｂは、 となる。この弐に、 ７６１ｎａＸ ＊ Ｖｒｅｆｈ （（２）式より）
、と（３） 、 （４）式を代入すれは、入力電圧ｖｔ
＋の最大値ｖｂｍａｘ と最小値７１．ｒａｉｎ とは
次のようになる。
これを図示したものが第３図であり、入力電圧ｖ１は低
基準電圧ｖｒｓｆｌから一定電圧高く、高基準電圧Ｖｒ
ｅｆｈ から前記一定電圧低い範囲で変動する。
基準電圧ｖｒｓｆｌから一定電圧高く、高基準電圧Ｖｒ
ｅｆｈ から前記一定電圧低い範囲で変動する。
例えは、高基準電圧ｖｒｅｆｈ をｉｏｖ、低基準電
圧Ｖｒｅｆｌ をＯＶ、抵抗値Ｒｒｎ＝Ｒとすると、
Ｖｂｍｉｎ ＝ ２．５７ となり、入力電圧Ｖｔ＋は、２．５ｖ〜７．５ｖの範囲
で変動することになる。
圧Ｖｒｅｆｌ をＯＶ、抵抗値Ｒｒｎ＝Ｒとすると、
Ｖｂｍｉｎ ＝ ２．５７ となり、入力電圧Ｖｔ＋は、２．５ｖ〜７．５ｖの範囲
で変動することになる。
こうして、パンファアンプ３０入力電圧ｖｂをバッファ
アンプ３０線形部分に収めることができるから、片電源
のバッファアンプでも正しい応答が可能となる。
アンプ３０線形部分に収めることができるから、片電源
のバッファアンプでも正しい応答が可能となる。
なお、バイアスの印加方法は第１図（ｔ＋１に示すよう
に、抵抗値Ｒｍ／２の抵抗５と抵抗値Ｒｍの抵抗６．６
とをＴ字状に接続し、上記抵抗６，６の各端に基＊電圧
Ｖｒｅｆｌ とＶｒｅｆｈ を印加し、抵抗５の一
端をバッファアンプ３の入力端３ａに接続するようにし
ても、上と同様の作用、効果を奏することができる。
に、抵抗値Ｒｍ／２の抵抗５と抵抗値Ｒｍの抵抗６．６
とをＴ字状に接続し、上記抵抗６，６の各端に基＊電圧
Ｖｒｅｆｌ とＶｒｅｆｈ を印加し、抵抗５の一
端をバッファアンプ３の入力端３ａに接続するようにし
ても、上と同様の作用、効果を奏することができる。
〔発明の効果〕
以上説明したように、この発明は、バッファアンプの入
力端に、抵抗を介して一定のバイアス電圧を印加するよ
うにしたので、バッファアンプへの入力電圧がバッファ
アンプの線形部から逸脱することなく、常に正しい応答
を得ることができる。
力端に、抵抗を介して一定のバイアス電圧を印加するよ
うにしたので、バッファアンプへの入力電圧がバッファ
アンプの線形部から逸脱することなく、常に正しい応答
を得ることができる。
第１図（ａｔは本発明の一笑施例によるＤ／Ａ変換器の
構成を示す回路図、同図（ｂｌはバイアス回路の変形例
を示す図、第２図は同実施例における入力電圧Ｖｔ＋を
計算するための等価回路を示す図、第３図は上記入力電
圧ｖｂの変動範囲を示すグラフ、第４図は従来のＤ ／
Ａ変換器の一構成例を示す回路図、第５図は第４図の
ム）ｌ−１−Ａ Ｍ−、＋線からみたテプナンの轡価回
路を示す図でおる。 ｌ・・・梯子部、３・・・バッファアンプ、４・・・抵
抗。 出劇人 日本楽器段造株式会社
構成を示す回路図、同図（ｂｌはバイアス回路の変形例
を示す図、第２図は同実施例における入力電圧Ｖｔ＋を
計算するための等価回路を示す図、第３図は上記入力電
圧ｖｂの変動範囲を示すグラフ、第４図は従来のＤ ／
Ａ変換器の一構成例を示す回路図、第５図は第４図の
ム）ｌ−１−Ａ Ｍ−、＋線からみたテプナンの轡価回
路を示す図でおる。 ｌ・・・梯子部、３・・・バッファアンプ、４・・・抵
抗。 出劇人 日本楽器段造株式会社
Claims (1)
- 片電源のバッファアンプを有する電圧駆動梯子型Ｒ−２
ＲＤ／Ａ変換器において、前記バッファアンプの入力端
に、抵抗を介してバイアス電圧を印加したことを特徴と
するＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059180A JPH0736524B2 (ja) | 1985-03-23 | 1985-03-23 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059180A JPH0736524B2 (ja) | 1985-03-23 | 1985-03-23 | Ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61218229A true JPS61218229A (ja) | 1986-09-27 |
| JPH0736524B2 JPH0736524B2 (ja) | 1995-04-19 |
Family
ID=13105944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059180A Expired - Lifetime JPH0736524B2 (ja) | 1985-03-23 | 1985-03-23 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736524B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6374791A (ja) * | 1986-09-18 | 1988-04-05 | ブリヂストンサイクル株式会社 | 自転車用変速装置 |
| US4990916A (en) * | 1990-01-30 | 1991-02-05 | Analog Devices, Bv | Single-supply digital-to-analog converter for control function generation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251853A (en) * | 1975-10-23 | 1977-04-26 | Matsushita Electric Ind Co Ltd | Bias control system of digital-analog converter |
-
1985
- 1985-03-23 JP JP60059180A patent/JPH0736524B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251853A (en) * | 1975-10-23 | 1977-04-26 | Matsushita Electric Ind Co Ltd | Bias control system of digital-analog converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6374791A (ja) * | 1986-09-18 | 1988-04-05 | ブリヂストンサイクル株式会社 | 自転車用変速装置 |
| US4990916A (en) * | 1990-01-30 | 1991-02-05 | Analog Devices, Bv | Single-supply digital-to-analog converter for control function generation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736524B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668550A (en) | Weighted current source for a digital-to-analog converter | |
| JPH0470215A (ja) | Ｄ／ａ変換器 | |
| JPS61218229A (ja) | Ｄ／ａ変換器 | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JPH06232706A (ja) | 比較器 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP2000353958A (ja) | サンプルホールド回路 | |
| JPH0547006B2 (ja) | ||
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JPS6371900A (ja) | アナログ信号比較回路 | |
| JPH0248925B2 (ja) | ||
| JPH0666622B2 (ja) | 増巾器 | |
| US3962651A (en) | Analog A-C storage circuit employing a high gain amplifier | |
| JP2636719B2 (ja) | マイクロコンピュータ制御型圧電発振器 | |
| SU1465957A1 (ru) | Генератор треугольного напр жени | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| SU1666967A1 (ru) | Аналоговый фазометр | |
| JPS6246331Y2 (ja) | ||
| JPH0548457A (ja) | センサ出力信号のａ／ｄ変換方法 | |
| SU483759A1 (ru) | Адаптивное устройство дл управлени вентильным преобразователем | |
| JPS63132510A (ja) | プログラマブルゲインコントロ−ルアンプ | |
| JPH0518677Y2 (ja) | ||
| JPH0535617Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |