JPH0248925B2

JPH0248925B2 -

Info

Publication number: JPH0248925B2
Application number: JP56003018A
Authority: JP
Inventors: Jei Haazuru Piitaa; Jii Shatsufuaa Robaato
Original assignee: Fischer and Porter Co
Current assignee: Fischer and Porter Co
Priority date: 1980-01-16
Filing date: 1981-01-12
Publication date: 1990-10-26
Also published as: JPS56116129A

Description

【発明の詳細な説明】本発明はサンプリング期間の間印加されるアナ
ログ電圧を関連する強さの出力電流に変換するよ
うにされたサンプリングシステム用のアナログ
（電圧）対電流変換器に一般的に関するもので、
特にサンプリング間隔を越えてその出力電流を維
持する手段を組込んだ、このタイプの変換器に関
するものである。

サンプリングシステムのよく知られた形式は、
デジタルマルチプレクサ、すなわち、いくつかの
入力または出力デジタル信号のグループ間で共通
の情報路を共有するのを可能とする装置である。
このような手段によつて、情報を、中央の処理装
置と、いくつかのデジタル入力または出力装置の
何れかとの間で転送することができる。

このように工業的プロセス制御作業においては
いろいろな地点、または現場局で得られるデータ
を遠隔の指示ターミナルまたは制御ターミナルに
送りそこでその情報をデジタル計算機で処理する
ことが必要となることがよくある。現場局から受
信ターミナルに伝達されるデータは、圧力、温
度、流速またはその他の作用可変量の変化であつ
てよい。そのようなデータは普通、検知された可
変量を、それに相当する電気的アナログ信号に変
換するアナログセンサの手段によつて得られる。
多重デジタルシステムにおいて、処理されるべき
アナログデータが先づ相当するデジタル信号に変
換されなければならない。

連続的データ即ちアナログデータからとられた
サンプルを１つのチヤンネルを経て遠隔のターミ
ナルに連続送信するよう動作する多重技術は知ら
れている。自動プロセス制御用の代表的な多入力
サンプルドデジタルマルチプレクサにおいて、そ
のシリーズになつている各アナログ入力は１度に
１つ得られ、それが処理され他の機能と結合され
る前に、デジタル形に変換される。出力は次にデ
ジタル計算機内で計算され、デジタル形で貯えら
れる。そのシステムはそれから１度に１つ他の入
力について順次に同様の動作を実行する。入力の
最後のものがこのように処理されて後に、そのマ
ルチプレクサはシリーズになつている最初のもの
に戻り連続サイクルを繰返しそれによつてデジタ
ル値の変更もしくは更新をする。結局シリーズに
なつている各デジタル的に貯えられた入力に関し
て新しい更新された出力が再び計算されるまであ
る測定可能な時間が経過することになる。

多くのプロセス制御の工業応用において、デジ
タル出力と同様アナログ出力は、各種の制御およ
び記録機能を遂行するのに必要となる。かくて、
そこでは最終の制御素子がアナログ信号の支配を
うける弁であり、その関連する記録器もアナログ
動作信号を必要とする可動チヤートパンレコーダ
であるような代表的プロセス制御ループにおいて
は、その制御ループからの検出された入力データ
の函数である計算機からのデジタル出力はアナロ
グ形態に変換されなければならない。米国におい
ては、プロセス制御および記録目的のための最も
一般的に受け入れられているアナログ出力は、４
乃至20mA（DC）範囲にある電流である。またし
かし、０乃至16mAおよび０乃至20mAのような
ゼロベースの電流出力は勿論のこと10乃至50mA
範囲も使用されている。

下記の２つのよく知られた変換技術の１つを用
いるには、デジタル電流出力からアナログ電流出
力に変換するに際し、今迄は一般的な慣例があつ
た。これらの技術の第１番目においては、貯えら
れたデジタル情報は、あるチヤンネルで標準のデ
ジタルアナログ変換器によつて電圧に変換され
る。多くのそのような電流出力が必要なとき、同
じラインで動作する同様の多くのチヤンネルが単
に並列に配列されてもよい。このような構成はし
たがつて、チヤンネルと同数のデジタルアナログ
変換器を必要とする。

経済的観点から、この目的のためデジタルアナ
ログ変換器を１つだけ使用し、その変換器の出力
が一群のアナログサンプルホールド回路に結合さ
れ、その回路の各々は、その直列になつているサ
ンプル信号のそれぞれ１つを保持するようにすれ
ばより安価なものとなる。この第２番目の既知の
技術においては、単一のデジタルアナログ変換器
がそれぞれのデジタル入力に切替えられ、それが
正しいアナログ出力電圧に達すると、適当なサン
プルホールド回路が動作状態にされ次のサンプリ
ング間隔に達するまでの期間中、その出力電圧を
得てその出力レベルに保持する。

このように第２の既知の技術においては、サン
プルホールド回路の総てが連続的に動作させら
れ、その出力アナログ電圧は、希望範囲にある電
流出力に変換される。第２の技術はうまく動作す
るが、なお比較的複雑で高価につく。その理由
は、各処理される値に対し１つのサンプルホール
ド回路と１つのアナログ電圧電流変換器が必要と
なるからである。また、その技術はシステムの不
正確さに寄与する誤差項の影響を受けやすい。

デジタルマルチプレクサと関連して動作するサ
ンプルホールド回路とアナログ電圧電流変換器に
おいて作用するもう１つの要素は、所謂リンギン
グである。例えば、デジタル的にサンプルされる
システムが比較的抵速で、たとえば、与えられた
入力における計算時間に１秒かかるとき、この間
隔内の入力データは著しい変化をうけるかも知れ
ない。したがつてサイクルからサイクルにわたる
電流出力は急激にステツプアツプし、階段状形態
の電流出力を生ずる。そしてその各ステツプは可
成り傾斜が急である。そのような大きなステツプ
はひどいリンギングを起し、それはシステム性能
に致命的になりうることがある。さらに雑音のあ
るシステムでは、これらの急激なステツプは実際
の状態を表わさないかもしれぬ。

上述に鑑み、本発明の主要な目的は、サンプル
システムで使用するアナログ電圧電流変換器を提
供することで、そのシステム内の変換器はサンプ
ルホールド機能を組込んでおり、それにより変換
機能とサンプルホールド機能の両方が比較的簡単
で、低価格の装置で効率的かつ安定に遂行され
る。

なおとくに、代表的な階段状のアナログ出力電
流変化を滑らかにするよう動作する上述の型の変
換器を提供することも本発明の目的の１つであ
る。したがつて、入力電圧値が変化した場合１つ
の電流レベルからもう１つの電流レベルへの転移
は大きいステツプではなくて、小さいステツプの
連続である。

本発明の目的は、また、低速のデジタルにサン
プルされるシステムから平滑なアナログ電流出力
を誘うよう適応された上述の型の安価な変換器を
提供することである。

簡単に述べると、これらの目的は、サンプリン
グ期間中、印加アナログ電圧をそれに関連した強
さをもつ出力電流に変換し、そのサンプリング以
外の期間はこの電流を保持するようにした本発明
による変換器によつて達成される。

この変換器は入力端子、出力端子および増幅器
のトランスコンダクタンスを変化させるバイアス
端子をもつ増幅器を有する。この増幅器のトラン
スコンダクタンスはバイアス電流に比例し、つま
りバイアス端子にサンプリングパルスを印加する
とその増幅器はサンプリング期間中動作状態とな
り、そうでなければその増幅器は非動作の状態の
ままである。

入力端子にアナログ電圧が印加された演算増幅
器は、サンプリング期間中出力電圧に応じて電流
制御手段の出力トランジスタを駆動する。そのト
ランジスタは直流電源に対して負荷と直列に接続
され、このトランジスタと共通電位との間にツエ
ナーダイオード及び抵抗が直列に接続される。ト
ランジスタが駆動されるとき、その抵抗を流れる
電流は饋還電圧を発生し、その電圧はその増幅器
の入力側に負帰還され、上記の印加アナログ電圧
に関連する強さをとる電流を発生させる。この増
幅器の出力に接続される保持回路はサンプリング
期期以外の期間駆動電圧を維持するよう動作し、
それにより出力電流を保持する。

第１図はサンプリングシステムと共に使用す
る、本発明によるアナログ電圧電流変換器（Ｖ／
Ｃ）の第１の実施例を示す。この変換器は、その
中にサンプルホールド機能を組込んでおり、一般
に数字１０で示される。実際には、一連のアナロ
グ電圧値の各々を処理するため、別の変換器が設
けられよう。第１図にはこの目的のため、同様の
変換器１０，１０Ａ，１０Ｂ等１０ｎに至るもの
のグループを示すが、変換器１０の回路詳細のみ
が示してある。

Ｖ／Ｃ変換器１０はデジタル計算機１１と共に
動作するよう示してある。この計算機は多重シス
テム内に含まれており、一連のデジタル出力値を
発生し、その出力値の各々は入力データのそれぞ
れの値の関数である。この多重システムの詳細は
本発明の一部を形成するものでなく、それはどん
なサンプリングシステムにも応用できる。

計算機１１は、その出力デジタル値を標準設計
のデジタルアナログ変換器１２に連続的にかつ周
期的に供給するため動作する。この変換器の出力
は一群のＶ／Ｃ変換器への共通のリンクを与える
バス１３に印加される。このＶ／Ｃ変換器の各々
には、共通のバス１３に接続されるアナログ電圧
信号入力端子１４とサンプリングパルス入力端子
１５とがあり、いくつかの変換器の各サンプリン
グ入力端子は、別のラインを経て計算機にリング
されている。

Ｖ／Ｃ変換器１０の主構成部品は自らのトラン
スコンダクタンスを変化させるバイアス端子を持
つた増幅器であつて、固体の集積回路の形が望ま
しい。

演算増幅器というものは差動入力をもつ１つの
直結型高利得増幅器であつて、その総合応答特性
を制御するため饋還がかけられている。システム
設計では、集積演算増幅器は、融通のきく、予測
できる低価格ビルデングブロツクとして広く受け
入れられており小型、信頼性、および温度追尾の
ようなモノリシツク集積回路の多くの利点を提供
する。

演算増幅器１６はトランスコンダクタンス増幅
器として機能するようつくられる。よく知られて
いるように、理想的なトランスコンダクタンス増
幅器は、入力源の抵抗の大きさと、負荷の抵抗の
大きさに関係なく、印加される信号電圧に比例す
る出力電流を供給する。その理想的増幅器は無限
大の入力抵抗と無限大の出力抵抗を持つている。

本発明の現実の実施例においては、モデル
CA3080と、RCAの固体部門により市販された、
直線型のICオペレイシヨナル・トランスコンダ
クタンス増幅器（OTA）が用いられる。この
OTA装置は、差動入力を持ち、その非反転端子
（＋）はRCAによりピン３として同定され、その
反転端子（−）はピン２として同定される。この
RCA装置のピン７は動作電源端子（Ｖ＋）であ
り、ピン４は（Ｖ−）であり、ピン５は増幅器の
バイアス入力端子である。この増幅器は、シング
ルエンドのプツシユプルＡ級出力（ピン６）をも
つ。RCAのOTA装置は、それがオンの状態にあ
るときのみ電力を消費するという点で、多重動作
には特に適当である。

この増幅器は、高出力インピーダンスと、その
トランスコンダクタンス（g_n）が増幅器のバイ
アス電流に直接比例しているという事実とにその
特徴がある。それゆえ、ピン５における増幅器の
バイアス入力はオン−オフのゲート制御に用いら
れ、サンプリング期間中のみ増幅器を動作状態に
する。

Ｄ／Ａ変換器１２からのアナログ出力電圧はバ
ス１３と端子１４を経て、所謂共通ラインを基準
とする増幅器１６の非反転入力（＋）ピン３に印
加される。よつて第１図の記号Ｅは、増幅器１６
への入力アナログ電圧を表わす。増幅器の出力ピ
ン６は、電界効果トランジスタ（FET）１８の
ゲートＧに接続される。FETは２種類あり、１
つは接合形で、他の１つは金属酸化物半導体
（MOS）形である。FETの入力インピーダンス
は、入力回路の逆バイアスダイオードのため高
い。接合形FETにくらべると、MOS形トランジ
スタはより高い入力インピーダンスをもつてい
る。

DC電源が、その増幅器に電力を供給し、その
電源の正端はピン７に接続され、負端はピン４に
接続され、共通ラインにゆく。電流制御手段は増
幅器１６に結合され、FET１８、ツエナーダイ
オード２０、および固定抵抗２１を経て電源の
正、負端に直列に接続された負荷により構成され
る。

ツエナーダイオード２０は電圧基準として動作
し、この動作は、そのpn接合のアバランシエ特
性に基いている。反転（−）入力ピン２はこの回
路網のツエナーダイオード２０と抵抗２１とに接
続される。サンプリング入力端子１５は、抵抗２
２を経て増幅器１６のバイアスピン５に接続され
る。蓄電器２４と直列の抵抗２３により構成され
るサンプルホールド回路は出力ピン６と共通ライ
ン間に接続される。

動作中、計算機１１はその出力デジタル値を
Ｄ／Ａ変換器１２に連続的に供給し、変換器１２
は一連のアナログ値を発生し、そのすべてはバス
１３を経て、Ｖ／Ｃ変換器群に、それらの信号入
力端子１４を経て印加される。

同時に、計算機１１は、同じ順序でＶ／Ｃ変換
器に正のサンプリングパルスを印加するよう動作
する。それゆえ、Ｄ／Ａ変換器１２がそのシリー
ズの第１のアナログ電圧を適当なレベルで発生さ
せるとき、Ｖ／Ｃ変換器１０はゲートオンの状態
となり、Ｄ／Ａ変換器１２がそのシリーズの第２
のアナログ電圧を発生させると、Ｖ／Ｃ変換器１
０Ａがゲートオンの状態となり、この連続動作
は、そのシリーズのすべてのアナログ電圧が、
Ｖ／Ａ変換器１０乃至１０ｎより変換されるまで
継続する。どれか１つのＶ／Ｃ変換器が、計算機
によりオンにさせられると、すべての他の変換器
は非動作状態、即ちバイアスオフの状態にされ
る。

そのサンプルホールド回路の動作を考察する前
に、そのＶ／Ｃ変換器の動作を、簡単なアナログ
電圧電流段階の観点から分析しよう。固定の正の
DC電圧が抵抗２２（サンプリング入力）を経て
増幅器１６のバイアスピン５に印加されると、増
幅器１６はオン状態となり、丁度正規の演算増幅
器のように動作する。

したがつて、共通線を基準とする入力電圧Ｅが
増幅器１６の非反転入力ピン３に印加されると、
電流制御手段のツエナーダイオード２０および抵
抗２１に直列になつているFET１８を経て負荷
１９に流れこむ電流が、抵抗２１から導かれ反転
入力ピン２に供給される電圧と、非反転入力ピン
３における電圧と等しくするような電流値となる
よう増幅器１６のピン６における出力はFET１
８のゲートに印加される駆動電圧を調整する。こ
のことは、発生される饋還電圧が電圧Ｅに等しい
とき発生する。その結果、抵抗２１を流れる電流
は、オームの法則により電圧Ｅを抵抗２１の抵抗
値で除したものに等しい値をとる。

この電流はFET１８のゲートＧにおけるゲー
ト電流と負荷１９における電流との和である。
FETのゲート電流は非常に低く無視できるから、
抵抗２１を通る電流は負荷１９を通る電流に等し
い。実際にはFET１８はそのシステムの電力要
件如何により接合形であつても、電力形MOS装
置であつてもよい。

RCA、CA3080の場合、演算増幅器のピン６に
おける出力電圧は、その内部構造の制限から共通
線に対し約2V以内になるにすぎないので、その
増幅器が決して制御機能を失わぬようにFET１
８における電圧を上昇させる手段が必要となる。
ツエナーダイオード２０の端子間の電圧降下がこ
の機能を果たす。保持回路中の抵抗２３と蓄電器
２４とは、この電圧電流変換モードでは必要でな
いが、それらはこのモードで、その変換器を安定
化するよう動作する。

上述の議論において、そのアナログ電圧電流モ
ードＶ／Ｃ変換器の動作のみを考察したが、次に
簡単なサンプルアンドホールドモードにおける動
作を説明する。

演算増幅器１６はトランスコンダクタンス増幅
器として働くので、そのトランスコンダクタンス
（g_n）は下記の式に依存する。

g_n＝Δi_put／Δe_io (1) g_n＝Ｋ×ｉ（pin5） (2) (1)式にi_put＝e_io／R_putを代入すると g_n＝１／R_put (3) R_put＝１／g_n (4) 式(2)からｉ（pin5）が０ならば、トランスコン
ダクタンスgmは０となることは明らかであろう。

また式(4)からg_nが０のとき R_put＝無限大ここに、 i_put＝出力電流 e_io＝入力電圧 e_put＝出力電圧 R_put＝出力抵抗ｉ（pin5）＝I_ABC＝ピン５への電流入力電圧Ｅが信号入力端子１４に印加され又正
の電圧がサンプリング入力端子１５に印加された
と仮定しよう。それによりある電流を、この端子
を増巾器バイアスピン５に接続する抵抗２２に流
し、その増巾器をオンにし、出力ピン６に出力電
圧を、また前述したように抵抗２１を通る電流を
つくる。

その上記保持回路中の蓄電器２４は抵抗２３を
経て出力ピン６に接続されるので、ピン６に接続
されるFET１８のゲート上の電圧までその蓄電
器は充電される。もし今、端子１５に印加された
サンプリング電圧が取除かれるか、または共通線
に接続されるかすると、増巾器はオフとなり、こ
れが保持状態である。この状態で、増巾器バイア
スピン５に入りこむ電流は０となり、その増巾器
のトランスコンダクタンスを０に低下させ、増巾
器の出力インピーダンスを無限大にさせる。

FET１８のゲート抵抗はまた非常に高いので、
蓄電器２４は実質的に放電路を持つていない。そ
れゆえその荷電を維持し、それにより、入力電圧
Ｅにどんなことが起ろうとかかわりなく抵抗２１
中の出力電流を維持するためFET１８のゲート
Ｇ上の駆動電圧を保持する。

実際には、ある変化速度が、蓄電器２４上の電
荷におこる。それは内部および外部漏洩路のため
である。さらに、繰返すサンプリング経過では、
各新しいサンプリングサイクルの場合、蓄電器上
の保持電圧はアナログ電圧の更新値を表わすこと
が必要となる。

かくて、Ｖ／Ｃ変換器１０は、ただアナログ電
圧を関連する電流値に変換する働きをするばかり
でなく、この電流をサンプリング以外の期間保持
するようにも動作する。

第２図に示すＶ／Ｃ変換器回路は、負荷１９の
接続する箇所の違いの点を除いては第１図と根本
的には同一である。第２図の実施例においては、
ツエナーダイオード２０はDC電源の正端の装置
内の電圧Ａラインとの間に接続され、その装置内
に抵抗２３に直列の蓄電器２４により形成される
保持回路はラインＡと出力ピン６との間に接続さ
れる。一方抵抗２１と直列のFET１８により形
成される電流制御手段は、ラインＡと共通線につ
ながる負荷１９′との間に接続される。この装置
において、入力電圧信号Ｅは非反転入力ピン３と
ラインＡとの間に印加される。

第２図の装置のツエナーダイオード２０は第１
図の装置のものと同じ機能をする。しかしそれが
電力線（＋）とラインＡとの間に位置するので、
同様の変換器の一群に共通にすることができ、ま
た第４図に示すようにそれによつて共用すること
ができる。第２図の装置の動作の基礎となる理論
は第１図のそれと根本的には同じである。

第２図において、FET１８は、出力電流の流
れを制御するので、電力FETでなければならぬ。
このタイプのFETは比較的高価であるので、
Ｖ／Ｃ変換器の価格を減少させるためには、第３
図に示す実施例において、電流制御手段のFET
１８は出力トランジスタ２５に置き換えられる。
このトランジスタは増巾器のピン６に接続される
駆動トランジスタ２６により導電される。かく
て、出力ピン６に発生される電圧は、駆動トラン
ジスタ２６を働かせ、それは出力トランジスタ２
５をオンにする。この変換器の動作は、すべての
他の点において、第２図に示すものと同一であ
る。

第４図において、一群のアナログ電圧電流変換
器１０，１０Ａ、および１０Ｂのそれぞれは第３
図に示すタイプのもので示される。実際には、そ
のシリーズになつている処理すべきサンプルされ
たアナログ電圧と同数の変換器がその群中に用意
される。

ツエナーダイオード２０はＶ／Ｃ変換器のすべ
てに共通であり共用され、それによりもつと経済
性を発揮することが第４図で判るであろう。ま
た、すべての信号入力端子は、バス１３に接続さ
れ、Ｄ／Ａ変換器１２により発生される一連のア
ナログ電圧を受ける。その一群のＶ／Ｃ変換器
は、デジタル計算機またはそのサンプリングシス
テムに係わる任意の他の装置によつて各変換器の
サンプリング入力１５に印加されるサンプリング
パルスによつて順次にオンにされる。

第５図を参照すると、本発明によるアナログ電
圧電流変換器１０の代表的電流出力が図形的に示
され、その電流出力は、時間尺度（０〜６）の時
間に対しプロツトされている。その時間尺度にお
いて隣接する数の間の期間は計算間の時間間隔を
表わす。例として、それが１秒の計算周期である
としよう。１と２との間の電流ステツプは１つの
アナログサンプルの電流レベルを表わし、２と３
との間のステツプはその次のアナログサンプルの
電流レベルを表わし、以下同様である。かくて、
合成電流出力の形は階段状となる。

各連続するステツプは、検出される可変量の更
新された値を表わし、いくつかのステツプは非常
に傾斜が急であり、他のものは比較的短い。この
形の出力は多くの目的に対し受け入れられている
が、ある応用面では大きなステツプがひどいリン
ギング、すなわちシステム性能に致命的な現象を
招くことがある。さらに、雑音のあるシステムで
は、電流レベルで遭遇する著しい変化は現実の変
化するデータ状態を表わさないで雑音のサージを
表わすかもしれない。それゆえ、本発明による変
換器において、電流変化の速度を制限することに
よつて、電流出力変化を幾分滑かにすることが望
ましい。

前述の増幅器の動作の説明において述べたトラ
ンスコンダクタンスの式(1)は、RCAのモデル
CA3080のようなオペレイシヨナル・トランスコ
ンダクタンス増幅器の出力電流を、その増幅器の
トランスコンダクタンスを変えることにより、入
力信号Ｅのある一固定値に対しセツトできること
を示している。このことは式(2)から明らかなよう
にピン５に流入するバイアス電流を変化すること
により実施できる。そしてこのバイアス電流の変
化はサンプリングパルス入力端子１５とピン５と
の間に設けられた抵抗２２の値を変化することに
より行われる。

ある予めきめた抵抗値をもつ抵抗２２に対しサ
ンプリング時間が固定されていればそのサンプリ
ング時間内に出力ピン６に接続された保持回路の
蓄電器２４に充放電される最大電荷量は、ある一
定量に定まるであろう。このことによつてサンプ
ル当りの最大電流ステツプが制限される。

第５図と共に与えられた例におけるシステムは
１秒につき１回だけデータを計算するにすぎない
が、そのシステムはその計算されたデータをもつ
と大きな頻度でサンプルすることができる。かく
て、第６図は、ある装置に対する電流出力曲線を
示し、その装置内ではデータは第５図におけるよ
うに１秒に１回計算されるが、１秒に４回サンプ
ルされ、その最大勾配は抵抗２２によつて制限さ
れる。

第７図は同じシステムを示すが、異つた最大勾
配をもつている。このことは、抵抗２２に対し異
る値を選択することにより達成される。計算間隔
内で十分大きい頻度でサンプリングを行うことに
よつて、階段状のステツプの大きさを著しく減少
でき、比較的平滑な電流出力曲線をうることがで
きる。それにより出力電流の大きなかつ不意の変
化を避けることができる。

異る最大勾配を選ぶのが望ましいシステムで
は、２つのデジタル技術が利用できる。そのサン
プルホールドがオンに保たれている時間の長さを
変えることができる。その時間が長ければ長い
程、電流ステツプは大きい。あるいは同じ結果を
達成するのに便利ならば、１秒毎のサンプルの数
を変化することもできる。

第１図乃至第４図の実施例においては、アナロ
グ入力電圧信号は演算増幅器１６の非反転入力ピ
ン３に与えられる場合について示されているが、
この入力電圧信号を反転入力ピン２に与えるよう
にしてもよい。その場合の第１図に示したＶ／Ｃ
変換器１０に対応する例を第８図に示す。アナロ
グ入力電圧信号は端子１４から抵抗２７を介して
演算増幅器１６の反転入力ピン２に与えられ非反
転入力ピン３は一定電位に保たれ、例えば接地さ
れる。又ツエナーダイオード２０と抵抗２１との
接続点の電圧は反転入力ピン２へ負帰還される。
その他の構成は第１図と同じであり、基本的動作
原理も第１図のＶ／Ｃ変換器と同じであるので説
明は省略する。

本発明によるサンプルされるシステム用のアナ
ログ電圧電流変換器の好ましい実施例を示しかつ
説明してきたが、多くの変化と変更とが、その根
本的精神から離れることなく、その中でつくるこ
とができるが察知されよう。

以上述べたように、この発明のアナログ電圧電
流変換器によれば、演算増幅器のバイアス端子に
サンプリングパルスを与えてサンプリングする期
間、演算増幅器を動作状態にし、入力端子に印加
されるアナログ電圧を、その電圧に比例した電流
に変換することができ、しかも演算増幅器のバイ
アス端子に流入するバイアス電流の制御によりト
ランスコンダクタンスを制御できる。従つて演算
増幅器の出力をバイアス電流を用いて制御でき
る。また演算増幅器の出力側に設けた保持回路に
よりサンプリング期間以外においても、電流制御
手段を動作状態に駆動して負荷に流れる電流を保
持することができる等の特徴を備えたアナログ電
圧電流変換器である。

本発明のアナログ電圧電流変換器はこのような
特徴を備えたものであるため、例えば第６図に示
されるように入力されるアナログ電圧に対して、
その計算間隔内で十分大きい頻度、つまりサンプ
リングパルスの周期を短かくし、かつバイアス電
流を小さく設定することにより階段状の出力電流
のステツプの大きさを著しく減少でき、比較的平
滑な電流出力が得られるため、出力電流の大き
な、かつ不意の変化を避けることができる効果が
得られる。またこのような変換機能と保持回路の
両方が比較的簡単に構成でき、従つて低価格に製
造できる効果も得られる。

【図面の簡単な説明】

第１図は、１つのデジタル計算とともに動作す
る本発明によるアナログ電圧電流変換器の１つの
好ましい実施例を概略的に示し、第２図は、その
変換器の第２の実施例の回路を示し、第３図は、
その変換器の第３の実施例の回路を示し、第４図
は、共通のツエナーダイオードを共用する一群の
変換器を示し、第５図は、その変換器の代表的な
階段状電流出力を示し、第６図は、本発明による
平滑化された階段状電流出力の１つの形を示し、
第７図は、本発明による平滑化された階段状電流
出力の今１つの形を示し、第８図は本発明による
アナログ電圧電流変換器の他の実施例を示す。

Claims

【特許請求の範囲】１電流に変換する入力電圧が印加される入力端
子と、サンプリングパルスが印加されるバイアス
端子と、出力端子とを有し、トランスコンダクタ
ンスが上記バイアス端子に印加されるサンプリン
グパルスに依存する演算増幅器と、この演算増幅器の出力端子に得られる出力信号
に応じて負荷に流れる電流を制御する電流制御手
段と、直流電源に対して前記負荷と直列に接続された
ツエナーダイオード及び抵抗と、前記抵抗に発生
する電圧を前記演算増幅器の入力側に負帰還する
手段と、前記演算増幅器の出力端子と共通電位間に接続
された抵抗とコンデンサとの直列回路からなる保
持回路と、からなり、前記演算増幅器は前記バイアス端子に
サンプリングパルスが印加されている期間、入力
電圧を増幅する動作を行い、前記保持回路のコン
デンサはサンプリング期間中発生する電流によつ
て充電され、この充電電圧によりサンプリング期
間以外の期間前記電流制御手段が駆動され、それ
により前記負荷に流れる電流を引続いて保持する
ことを特徴とするアナログ電圧電流変換器。