JPS61212141A - 通信制御装置の状態遷移制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は通信制御装置に関し、特にその状態遷移を制御
する回路に関する。

（従来の技術） 従来、この種の状態遷移の制御はワイヤロジックとファ
ームウェアとを使用して行りていた。

（発明が解決しようとする問題点） 上述した従来方式による通信制御装置の状態遷移制御回
路では状態遷移の判定に時間がかかり、状態遷移図を回
路またはファームウェアに変換する際に誤りが発生しや
すく、デバッグに長時間を喪すると云う欠点があった。

本発明の目的は、状態遷移図の現状態と状態遷移要因と
をＲＯＭのアドレスとして入力し、状態遷移図の次状態
をＲＯＭより出力することができるようにして上記欠点
を除去し、高速で状態の遷移を制御できるように構成し
た通信制御装置の状態遷移制御回路を提供することにあ
る０ （問題点を解決するための手段） 本発明による通信制御装置の状態遷移制御回路は現状態
をラッチしておくための現状態記憶ラッチ回路と、状態
遷移要因をラッチしておくための状態遷移要因記憶ラッ
チ回路と、上記現状態と状態遷移要因との和をアドレス
情報とし、対応する次状態を出力情報とするためのＲＯ
Ｍと、出力された上記次状態をラッチしておくための次
状態記憶ラッチ回路とから成る。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明による通信制御装置の状態遷移制御回
路の一実施例を示すブロック図である。第１図において
、本発明による通信制御装置の状態遷移制御回路は現状
態記憶ラッチ回路１と、状態遷移要因記憶ラッチ回路２
と、ＲＯＭ３と、次状態記憶ラッチ回路４とによって構
成される。

第１図に示すＲＯＭ３においては、現状態と状態遷移要
因とを加えたものをアドレス情報とし、それに対応する
次状態が出力情報となるように状態遷移図を書込んでお
く。

状態遷移要因入力信号線６を介して入力される状態遷移
要因を状態遷移要因ラッチ回路２によりラッチし、その
出力と現状態を示す現状態記憶ラッチ回路Ｉの出力とを
それぞれＲＯＭアドレス入力信号線７，８を介して几Ｏ
Ｍ３のアドレス信号線に入力させることにより、対応す
る次状態がＲＯＭデータ出力信号線９を介して次状態記
憶ラッチ回路４に入力されるようにする。

（発明の効果） 以上説明したように本発明は、状態遷移図の記述内容を
ＲＯＭ上にコード化して記憶することにより、ＲＯＭ目
身Ｏ７クセスタイムに等しい高速で状態を遷移すること
ができるとともに、状態遷移図を機械的にコーディング
することができるため容易に状態の遷移を実現できると
云う効果がある。

【図面の簡単な説明】

第１図は、本発明による通信制御装置の状態遷移制御回
路の一実施例を示すブロック図である０ １・・・現状態記憶ラッチ回路 ２・・・状態遷移要因記憶ラッチ回路 ３・・・ＲＯＭ ４・・・次状態記憶ラッチ回路 ５〜９・・・信号線 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　　壽５Ｉ−１図

Claims (1)

【特許請求の範囲】
1. 現状態をラッチしておくための現状態記憶ラッチ回路と
   、状態遷移要因をラッチしておくための状態遷移要因記
   憶ラッチ回路と、前記現状態と前記状態遷移要因との和
   をアドレス情報とし、対応する次状態を出力情報とする
   ためのＲＯＭと、前記ＲＯＭから出力された次状態をラ
   ッチしておくための次状態記憶ラッチ回路とを具備して
   構成したことを特徴とする通信制御装置の状態遷移制御
   回路。