JPH0274870A - ロジックアナライザ - Google Patents
ロジックアナライザInfo
- Publication number
- JPH0274870A JPH0274870A JP22567588A JP22567588A JPH0274870A JP H0274870 A JPH0274870 A JP H0274870A JP 22567588 A JP22567588 A JP 22567588A JP 22567588 A JP22567588 A JP 22567588A JP H0274870 A JPH0274870 A JP H0274870A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control code
- data signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004069 differentiation Effects 0.000 claims description 3
- 238000006467 substitution reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、２値デイジタルデータを記憶することにより
て波形を観測するロジックアナライザに関する。
て波形を観測するロジックアナライザに関する。
（従来の技術）
第３図は、従来技術によるロジックアナライザの一例を
部分的に示すブロック図である。第３図において、３０
１は入力端子、３０３は記憶回路、３０５は出力装置、
３０２，３０４はそれぞれ信号線である。
部分的に示すブロック図である。第３図において、３０
１は入力端子、３０３は記憶回路、３０５は出力装置、
３０２，３０４はそれぞれ信号線である。
記憶回路３０３は記憶したい信号をデータとして記憶保
持しておくためのものであり、出力装置３０５は記憶回
路３０３の記憶データを表示出力するためのものである
。
持しておくためのものであり、出力装置３０５は記憶回
路３０３の記憶データを表示出力するためのものである
。
信号線３０２を介してデータ信号が記憶回路３０３に入
力されると、記憶されたデータ信号は出力要求によつて
信号線３０４を介して出力装置３０５に送られる。出力
装置３０５の出力表示波形例を第４図に示す。
力されると、記憶されたデータ信号は出力要求によつて
信号線３０４を介して出力装置３０５に送られる。出力
装置３０５の出力表示波形例を第４図に示す。
（発明が解決しようとする課題）
上述した従来のロジックアナライザは、入力信号に変化
点があるか否かに関係なく、入力信号を記憶回路に入力
して記憶しているので、長時間にわた−）″′Ｃ変化の
ない場合には情報量が著しく減少してしまうという欠点
がある。
点があるか否かに関係なく、入力信号を記憶回路に入力
して記憶しているので、長時間にわた−）″′Ｃ変化の
ない場合には情報量が著しく減少してしまうという欠点
がある。
本発明の目的は、入力データ信号に変化があるか否かを
微分回路により知ることができるようにしておき、変化
がないと判断されたときにはデータ信号の代りに制御コ
ードを入れて記憶し、記憶出力を解読して制御コードを
再生することにより上記欠点を除去し、情報量の著しく
減少することがないように構成したロジックアナライザ
を提供することにある。
微分回路により知ることができるようにしておき、変化
がないと判断されたときにはデータ信号の代りに制御コ
ードを入れて記憶し、記憶出力を解読して制御コードを
再生することにより上記欠点を除去し、情報量の著しく
減少することがないように構成したロジックアナライザ
を提供することにある。
（味題を解決するための手段）
本発明によるロジックアナライザは微分回路と、制御コ
ード代入回路と、記憶回路と、制御コード解読回路と、
出力装置とを具備して構成したものである。
ード代入回路と、記憶回路と、制御コード解読回路と、
出力装置とを具備して構成したものである。
微分回路は、入力データ信号を微分して、その変化点を
求めるためのものである。
求めるためのものである。
制御コード代入回路は、変化点のあるときＫは入力信号
を直接、出力し、変化点がないときには入力信号の値、
ならびに変化点が現れるまでの時間を求め℃制御コード
を生成し、これを出力するためのものである。
を直接、出力し、変化点がないときには入力信号の値、
ならびに変化点が現れるまでの時間を求め℃制御コード
を生成し、これを出力するためのものである。
記憶回路は、制御コード代入回路より出力されるデータ
信号を記憶するためのものである。
信号を記憶するためのものである。
制御コード解読回路は、記憶回路の読出し出力から制御
コードを解読して原データ信号を再生するためのもので
ある。
コードを解読して原データ信号を再生するためのもので
ある。
出力装置は、制御コード解読回路より出力されるデータ
信号を出力表示するためのものである。
信号を出力表示するためのものである。
（実施例）
次に、本発明につい１図面を参照して説明する。
第１図は、本発明によるロジックアナライザの一実施例
を示すブロック図である。第１図におい”Ｃ１１０１は
入力端子、１０３は微分回路、１０５は制御コード代入
回路、１０７は記憶回路、１０９は制御コード解読回路
、１１１は出力装置である。
を示すブロック図である。第１図におい”Ｃ１１０１は
入力端子、１０３は微分回路、１０５は制御コード代入
回路、１０７は記憶回路、１０９は制御コード解読回路
、１１１は出力装置である。
入力端子１０１に入力されたデータ信号は微分回路１０
３に入力されるとともに、信号線１０２を介し工制御コ
ード代入回路１０５に入力される。微分回路１０３では
、データ信号に変化点があるか否かを判定し、その結果
を信号線１０４を介して制御コード代入回路１０５に送
出する。
３に入力されるとともに、信号線１０２を介し工制御コ
ード代入回路１０５に入力される。微分回路１０３では
、データ信号に変化点があるか否かを判定し、その結果
を信号線１０４を介して制御コード代入回路１０５に送
出する。
入力データ信号に変化点があれば、制御コード代入回路
１０５は信号線１０２上のデータ信号をそのま才紀憶回
路１０７に入力する。しかし、入力データ信号に変化点
がないときには、制御コード代入回路１０５は入力デー
タ信号をそのまま記憶回路１０７に入力せず、変化点が
現れるまでの時間ｔを計測して、そのときのデータ信号
の値と時間ｔを表わすコードとを記憶回路１０７に送出
する。
１０５は信号線１０２上のデータ信号をそのま才紀憶回
路１０７に入力する。しかし、入力データ信号に変化点
がないときには、制御コード代入回路１０５は入力デー
タ信号をそのまま記憶回路１０７に入力せず、変化点が
現れるまでの時間ｔを計測して、そのときのデータ信号
の値と時間ｔを表わすコードとを記憶回路１０７に送出
する。
出力要求により記憶回路１０７より制御コードが含まれ
ていないデータ信号が出力されるときには、制御コード
解読回路１０９は当該データ信号をそのまま出力装置１
１１に送出する。
ていないデータ信号が出力されるときには、制御コード
解読回路１０９は当該データ信号をそのまま出力装置１
１１に送出する。
しかし、制御コードが代入されているときには、制御コ
ード解読回路１０９は当該制御コードを解読して、第２
図に示すように表示するように出力装置１１１に命令す
る。
ード解読回路１０９は当該制御コードを解読して、第２
図に示すように表示するように出力装置１１１に命令す
る。
（発明の効果）
以上説明したように本発明は、データの一部を制御コー
ドに置換え℃から記憶し、読出しデータ信号を解読して
原データ信号を再生することにより、記憶に際してデー
タ信号を圧縮できるので、同一の記憶容量でも情報量を
増大させることができるという効果がある。
ドに置換え℃から記憶し、読出しデータ信号を解読して
原データ信号を再生することにより、記憶に際してデー
タ信号を圧縮できるので、同一の記憶容量でも情報量を
増大させることができるという効果がある。
第１図は、本発明によるロジックアナライザの一実施例
を示すブロック図である。 第２図は、第１図のロジックアナライザにより出力され
るデータの波形例を示す説明図である。 第３図は、従来技術によるロジックアナライザの一例を
示すブロック図である。 第４図は、第３図のロジックアナライザにより出力され
るデータの波形例を示す説明図である。 １０１．３０１・・・入力端子 １０３・・・微分回路 １０５・・・制御コード代入回路 １０７．３０３・・・記憶回路 １０９・・・制御コード解読回路 １１１．３０５・・・出力装置 １０２．１０４，１０６，１０８，１１０，３０２゜３
０４・・・信号線 特許出願人 日本電気株式会社
を示すブロック図である。 第２図は、第１図のロジックアナライザにより出力され
るデータの波形例を示す説明図である。 第３図は、従来技術によるロジックアナライザの一例を
示すブロック図である。 第４図は、第３図のロジックアナライザにより出力され
るデータの波形例を示す説明図である。 １０１．３０１・・・入力端子 １０３・・・微分回路 １０５・・・制御コード代入回路 １０７．３０３・・・記憶回路 １０９・・・制御コード解読回路 １１１．３０５・・・出力装置 １０２．１０４，１０６，１０８，１１０，３０２゜３
０４・・・信号線 特許出願人 日本電気株式会社
Claims (1)
- 入力データ信号を微分して変化点を求めるための微分回
路と、前記変化点のあるときには前記入力信号を直接、
出力し、前記変化点がないときには前記入力信号の値、
ならびに前記変化点が現れるまでの時間を求め、制御コ
ードを生成して出力するための制御コード代入回路と、
前記制御コード代入回路より出力されるデータ信号を記
憶するための記憶回路と、前記記憶回路の読出し出力か
ら前記制御コードを解読して原データ信号を再生するた
めの制御コード解読回路と、前記制御コード解読回路よ
り出力されるデータ信号を出力表示するための出力装置
とを具備して構成したことを特徴とするロジックアナラ
イザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22567588A JPH0274870A (ja) | 1988-09-09 | 1988-09-09 | ロジックアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22567588A JPH0274870A (ja) | 1988-09-09 | 1988-09-09 | ロジックアナライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274870A true JPH0274870A (ja) | 1990-03-14 |
Family
ID=16833019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22567588A Pending JPH0274870A (ja) | 1988-09-09 | 1988-09-09 | ロジックアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007127635A (ja) * | 2005-11-02 | 2007-05-24 | Tektronix Inc | デジタル・ロジック信号の測定機器及び処理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126927A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Exposure method by electron beam |
-
1988
- 1988-09-09 JP JP22567588A patent/JPH0274870A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126927A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Exposure method by electron beam |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007127635A (ja) * | 2005-11-02 | 2007-05-24 | Tektronix Inc | デジタル・ロジック信号の測定機器及び処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1482688A (en) | Storage configuration comprising a main store and a buffer store | |
| JPS6282887A (ja) | 映像信号補正装置 | |
| JPH0312874A (ja) | ディジタル信号再生装置 | |
| JPH0274870A (ja) | ロジックアナライザ | |
| US6697119B2 (en) | Apparatus and method for converting frame rates of signals under different systems | |
| JPS6338152B2 (ja) | ||
| JPH0251069A (ja) | ロジックアナライザ | |
| KR930001640B1 (ko) | 비데오신호의 재생/기록방법 및 장치 | |
| JP2723038B2 (ja) | 記憶装置のデータ格納方法 | |
| JP2526502B2 (ja) | 遠隔計測デ―タ処理装置 | |
| JPS58225779A (ja) | 画信号の復号方式 | |
| SU1427166A1 (ru) | Тензометрическое устройство | |
| SU809358A1 (ru) | Буферное запоминающее устройство | |
| JPH01261750A (ja) | 再生可能な記憶回路 | |
| JPH02162468A (ja) | 放射線受像装置 | |
| KR100246786B1 (ko) | 아이. 씨 카드를 이용한 윈도우 기록 및 재생장치 | |
| JPS5897171A (ja) | 電子編集の編集点検出回路 | |
| JP3384213B2 (ja) | メモリアクセス装置 | |
| JP2543244B2 (ja) | デ―タモニタ装置 | |
| JP2661354B2 (ja) | 映像調整装置 | |
| JPS61177856A (ja) | デイジタル信号の変化検出回路 | |
| JPS6217879A (ja) | デ−タ記憶装置 | |
| KR960035245A (ko) | 데이타 판독 시간을 단축시키는 비디오 그래픽 카드 | |
| JPS61206994A (ja) | 可搬記憶装置 | |
| KR920001962A (ko) | 비트 이미지 데이타 압축방법 및 그 장치 |