JPS61208245A - 半導体装置のリ−ドフレ−ム製造方法 - Google Patents

半導体装置のリ−ドフレ−ム製造方法

Info

Publication number
JPS61208245A
JPS61208245A JP4823185A JP4823185A JPS61208245A JP S61208245 A JPS61208245 A JP S61208245A JP 4823185 A JP4823185 A JP 4823185A JP 4823185 A JP4823185 A JP 4823185A JP S61208245 A JPS61208245 A JP S61208245A
Authority
JP
Japan
Prior art keywords
film
lead frame
layer
electroforming
device hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4823185A
Other languages
English (en)
Other versions
JPH0564853B2 (ja
Inventor
Hiroshi Shimazu
博士 嶋津
Yasuo Yamashita
康夫 山下
Masayoshi Suzuki
鈴記 正義
Eiji Sakata
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP4823185A priority Critical patent/JPS61208245A/ja
Publication of JPS61208245A publication Critical patent/JPS61208245A/ja
Publication of JPH0564853B2 publication Critical patent/JPH0564853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はIC,LSI等の半導体チップを固定するのに
用いるリードフレームの製造方法に関する。
〔背景技術〕
従来より半導体チップを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属性のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによっ
て形成されており、その形状は第3図に示すように、半
導体素子1を取り付ける矩形のタープ2をその4隅にお
いて支持するタブリード3と、タブ2の周縁に内端を臨
ませる複数のフィンガ4と、これらフィンガ4及びタブ
リード3の外端を支持する枠部5と、枠部5の両側縁に
沿って定間隔に設けられたスプロケット孔6とからなっ
ている。
このようなリードフレームを用いて半導体装置を組み立
てるには、まずタブ2上に半導体素子1を取り付けた後
、半導体素子1の各電極とこれに対応するフィンガ4の
内端をワイヤあるいはワイヤを用゛いず直接に接続し、
その後矩形枠部5の内側領域を合成樹脂でモールドし半
導体素子1を被覆し、次いで枠部5を切除し、フラット
リードあるいはインライン型の半導体装置を得るのであ
る。
ところで、リードフレームは極めて細いタブリードやフ
ィンガが設けられるが、最近のようにフィンガ数(電極
ピンの数)が増加し、かつ小型化を維持するためには、
タブリード、フィンガの幅も更に小さくならざるを得ず
(例えば0.3鶴程度)、このようなリードフレームを
打抜きプレスにて加工するのは極めて困難となってきて
いる。
そこで、エツチングによってリードフレームを成形する
方法が行なわれるようになったが、エツチング加工は製
造工程が複雑でコストも高いという欠点がある。
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、製造が容易
で微細なフィンガ等を十分に成形できる半導体装置のリ
ードフレーム製造方法の提供を目的とするものである。
〔発明の概要〕
上記目的を達成するための手段として、本発明は、予め
フィルムにプッシュバック法によりディバイス孔等の窓
を形成しておき、この窓の切抜片を保持した状態で電鋳
によりフィルム上にリードフレームを形成し、その後切
抜片を引き出してディバイス孔を開口させ、フィルム上
のディバイス孔に対向した位置にリードフレームを形成
するようにしたことを特徴としている。
C実施例〕 第1図は本発明の実施例によって製造されたリードフレ
ームの一部を断面した斜視図である。
リードフレームはポリイミド、ポリエステル等の合成樹
脂からなるフィルム7上に積層されたニッケルその他の
導電性金属薄膜からなり、従来例と同様に半導体素子1
を取り付ける矩形のタブ2と、タブ2を支持する4本の
タブリード3と、タブ2の周縁に内情を臨ませる複数の
フィンガ4と、これらフィンガ4とタブリード3の外端
を支持する枠部5とを有し、前記フィルム7のタブ2に
対向する位置にはディバイス孔8を穿ち、フィルム7の
前記枠部5の両側部には、リードフレームの組立、搬送
の際の位置決め孔であるスプロケット孔6が形成しであ
る。
第2図はこのリードフレームの成形工程を示す図で、ま
ず(a)〜山)図に示すようにポリイミド、ポリエステ
ル等の合成樹脂からなるフィルム7にプッシュバック法
によるプレス加工でディバイス孔8を設ける。プツシ土
バック法は(a)図の如くまず押型によって所望部分を
打ち抜き、次いで受型を再度上昇させて偽)図の如(切
抜片9を一度穿ったディバイス孔8内に嵌合保持させる
加工方法である。従って、加工後はフィルム7はディバ
イス孔8が開口されない山)図の状態で維持され、一枚
のシートとして取扱うことができる。尚、このディバイ
ス孔8の形成時には、その他前記スプロケット孔6等の
窓部も同時に成形することができる。
次に開口されない前記フィルム7上には(C)図の如く
銅などの導電性金属層10が無電解メッキ、蒸着などの
手段にて形成される。更に導電性金属層10の上には(
d1図のようにフォトレジスト層11が塗布され、もし
くは、厚さ150μ程度のドライフィルム状レジスト層
が貼着され、フォトマスク12をかけて所望パターンに
露光した後洗浄することにより、感光した部分のみ取り
除かれて(81図の如きレジスト層11が導電性金属層
10上に形成される。
プッシュバック後のこの導電性金属層やフォトレジスト
層は切抜片10の不要な脱落を防止する仮止め手段とし
ての機能を有するもので、フィルムのように薄状物のプ
ッシュバックされた物のように脱落し易いものの仮止め
に特に有効である。
次にこのフィルム7上に亜セレン酸や苛性ソーダ等によ
り剥離処理を施し、ニッケル、銅、金などの金属を電鋳
成形すると、(f1図に示すようにレジスト層11が形
成されていない導電性金属層10の上に所望パターンの
リードフレーム13が形成される。
ニッケルなどの金属でリードフレームを電鋳する際、0
.07%以下の光沢剤(カーボンが0.01〜0.04
%、イオウが0.01〜0.04%でこれらの合計が0
.07%以下)が使用される。光沢剤の含有率は通常0
.1%程度であるが、このように含有率が高いと、IC
チップとの接合時におけるリードフレームの温度上昇に
より、ニッケルが脆化する。そのため光沢剤の含を率は
0.07%以下に制限する必要がある。また光沢剤を全
く含有しなければ、機械的強度が十分に得られず、加工
時の変形によって隣のリードと短絡する恐れがある。
電鋳形成後にレジスト層11を除去し、次いでディバイ
ス孔8を含む窓部8aを閉鎖している切抜片9を抜き落
せば、(1図の如き断面のリードフレーム13が合成樹
脂フィルム7上に形成されるのである。この場合、導電
性金属層10は電鋳のための導電性を確保するために設
ける程度の厚さ例えば5〜10μ程度であるので、抜き
落し力は小さくて済みリードフレーム13を変形させる
ことはない。
尚、上記実施例においては、リードフレーム13は合成
樹脂フィルム7上に形成したが、合成樹脂フィルム7の
代りに導電性の金属ステンレスフィルム等を用いること
もできる。
この場合は、第2図(C)に示す如き銅などからなる導
電性金属層10を新たに設けることがなく、ステンレス
フィルム7の上にフォトレジスト層11を形成し、直接
電鋳によってステンレスフィルム上にニッケル、銅、金
やその合金等からなるリードフレームを形成することが
可能である。
またニッケルなどの金属でリードフレームを電鋳する際
、光沢剤が含有されない層と光沢剤が含有された層の二
層を重ね合わせたリードフレームを作ることもできる。
光沢剤を入れないで電鋳すると、表面が粗面化され凹凸
の著しいものとなり、このためICチップとの接合時の
温度集中、特に圧接状態で接合する際の温度集中が起こ
り易く、接合を確実なものとすることができる。一方、
接合面と反対側に光沢剤入りの層を設ければ、リードフ
レームとしての機械的強度を確保することができる。な
お、光沢剤の含有率は前記実施例で述べたように0.0
7%以下に制限する方が望ましい。
〔発明の効果〕
本発明は以上の通りであって、リードフレーム自身は電
鋳成形によって形成されるから、小型でフィンガ数の多
いものであっても容易にかつ精度よく成形することがで
きるとともに、フィルムに設けられるディバイス孔等の
窓部は予めプッシュバック法によって閉塞された状態で
あって、最終工程によって開口されるものであるから、
電鋳加工法が簡単に採用でき、エツチング法などに比べ
製造コストを低く抑えることができる。
【図面の簡単な説明】 第1図は本発明実施例によって作成したリードフレーム
の一部を取り除いた斜視図、第2図(a)〜(g)は本
発明実施例におけるリードフレームの製造工程を示す図
、第3図は一般的なリードフレームの平面図である。 1・・・半導体素子、2・・・タブ、3・・・タブリー
ド、4・・・フィンガ、5・・・枠部、6・・・スプロ
ケット孔、7・・・フィルム、ディバイス孔、 8a・
・・窓部、9・・・切抜片、lO・・・導電性金属層、
11・・・レジスト層、13・・・リードフレーム。 第1図 第3図

Claims (1)

    【特許請求の範囲】
  1. 合成樹脂、金属等からなるフィルムにプッシュバック法
    によりディバイス孔を含む所望数、所望形状の窓部を形
    成して切抜片を各々の窓部に保持する工程と、切抜片を
    保持する前記フィルム上に所望パターンのレジスト層を
    形成する工程と、レジストされないフィルム上に電鋳に
    より導電性金属層からなるリードフレームを形成する工
    程と、レジスト層を除去した後前記切抜片をフィルムか
    ら抜き出して前記窓部を開口せしめる工程とからなる半
    導体装置のリードフレーム製造方法。
JP4823185A 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法 Granted JPS61208245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4823185A JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4823185A JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Publications (2)

Publication Number Publication Date
JPS61208245A true JPS61208245A (ja) 1986-09-16
JPH0564853B2 JPH0564853B2 (ja) 1993-09-16

Family

ID=12797663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4823185A Granted JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Country Status (1)

Country Link
JP (1) JPS61208245A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437149A (ja) * 1990-06-01 1992-02-07 Toshiba Corp 半導体装置
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
WO2004064135A1 (en) * 2003-01-09 2004-07-29 Graphion Technologies Usa Llc Composite shape electroforming member, its electroforming master and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437149A (ja) * 1990-06-01 1992-02-07 Toshiba Corp 半導体装置
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US5654584A (en) * 1990-06-01 1997-08-05 Kabushiki Kaisha Toshiba Semiconductor device having tape automated bonding leads
WO2004064135A1 (en) * 2003-01-09 2004-07-29 Graphion Technologies Usa Llc Composite shape electroforming member, its electroforming master and method for manufacturing the same

Also Published As

Publication number Publication date
JPH0564853B2 (ja) 1993-09-16

Similar Documents

Publication Publication Date Title
JPS5826828B2 (ja) テ−プキヤリアの製造方法
JPS61208245A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS61208859A (ja) 半導体装置のリ−ドフレ−ム
KR100699239B1 (ko) 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법
JPH07231062A (ja) リードフレームの加工方法
JP2813138B2 (ja) フィルム基板の製造方法
JPH0564855B2 (ja)
JPS61208858A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2549277B2 (ja) 半導体装置
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP3136194B2 (ja) リードフレームの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2756857B2 (ja) リードフレームの製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JPH01147848A (ja) Ic用リードフレームの製造方法
JP2884021B2 (ja) 電子部品搭載用基板の製造方法
CN112831809A (zh) 一种引线框架加工方法
JPH07211835A (ja) リードフレームの製造方法
JPH06104314A (ja) フィルムキャリア
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JPH0437042A (ja) フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
JPH07112037B2 (ja) 半導体装置の製造中間体ならびにその製造方法
JPS60211862A (ja) 半導体装置用リ−ドフレ−ムの製造方法