JPH0564853B2 - - Google Patents

Info

Publication number
JPH0564853B2
JPH0564853B2 JP4823185A JP4823185A JPH0564853B2 JP H0564853 B2 JPH0564853 B2 JP H0564853B2 JP 4823185 A JP4823185 A JP 4823185A JP 4823185 A JP4823185 A JP 4823185A JP H0564853 B2 JPH0564853 B2 JP H0564853B2
Authority
JP
Japan
Prior art keywords
lead frame
base material
tab
electroforming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4823185A
Other languages
English (en)
Other versions
JPS61208245A (ja
Inventor
Hiroshi Shimazu
Yasuo Yamashita
Masayoshi Suzuki
Eiji Sakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP4823185A priority Critical patent/JPS61208245A/ja
Publication of JPS61208245A publication Critical patent/JPS61208245A/ja
Publication of JPH0564853B2 publication Critical patent/JPH0564853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation

Description

【発明の詳細な説明】 〔技術分野〕 本発明はIC、LSI等の半導体チツプを固定する
のに用いるリードフレームの製造方法に関する。
〔背景技術〕
従来より半導体チツプを樹脂モールドで一体化
して複数ピンを突設した半導体装置の組立てには
金属性のリードフレームが用いられている。この
リードフレームは薄い金属板をプレスで打ち抜い
たり、エツチングなどによつて形成されており、
その形状は第3図に示すように、半導体素子1を
取り付ける矩形のタブ2をその4隅において支持
するタブリード3と、タブ2の周縁に内端を臨ま
せる複数のフインガ4と、これらフインガ4及び
タブリード3の外端を支持する枠部5と、枠部5
の両側縁に沿つて定間隔を設けられたスプロケツ
ト孔6とからなつている。
このようなリードフレームを用いて半導体装置
を組み立てるには、まずタブ2上に半導体装置1
を取り付けた後、半導体素子1の各電極とこれに
対応するフインガ4の内端をワイヤあるいはワイ
ヤを用いず直接に接続し、その後矩形枠部5の内
側領域を合成樹脂でモールドし半導体素子1を被
覆し、次いで枠部5を切除し、フラツトリードあ
るいはインライン型の半導体装置を得るのであ
る。
ところで、リードフレームは極めて細いタブリ
ードやフインガが設けられるが、最近のようにフ
インガ数(電極ピンの数)が増加し、かつ小型化
を維持するためには、タブリード、フインガの幅
も更に小さくならざるを得ず(例えば0.3mm程
度)、このようなリードフレームを打抜きプレス
にて加工するのは極めて困難となつてきている。
そこで、エツチングによつてリードフレームを
成形する方法が行なわれるようになつたが、エツ
チング加工は製造工程が複雑でコストも高いとい
う欠点がある。
〔発明の目的〕
本発明は上記の点に鑑みてなさたもので、製造
が容易で微細なフインガ等を十分に成形できる半
導体装置のリードフレーム製造方法の提供を目的
とするものである。
〔発明の概要〕
上記目的を達成するために、本発明は、少なく
とも表面に導電性を有するベース材にプツシユバ
ツク法によりデイバイス孔を含む所望数、所望形
状の窓部を形成して切抜片を各々の窓部に保持す
る工程と、 切抜片を保持する前記ベース材上に所望パター
ンのレジスト層を形成する工程と、 レジストされないベース材上に電鋳により導電
性金属層からなるリードフレームを形成する工程
と、 前記切抜片をベース材から抜き出して前記窓部
を開口せしめる工程とからなることを特徴とする
ものである。
〔実施例〕
第1図は本発明の実施例によつて製造されリー
ドフレームの一部を断面した斜視図である。
リードフレームはポリイミド、ポリエステル等
の合成樹脂からなる電鋳成形用の土台となるベー
ス材、例えばフイルム7上に積層されたニツケル
その他の導電性金属薄膜からなり、従来例と同様
に半導体素子1を取り付ける矩形のタブ2と、タ
ブ2を支持する4本のタブリード3と、タブ2の
周縁に内端を臨ませる複数のフインガ4と、これ
らフインガ4とタブリード3の外端を支持する枠
部5とを有し、前記フイルム7のタブ2に対向す
る位置にはデイバイス孔8を穿ち、フイルム7の
前記枠部5の両側部には、リードフレームの組
立、搬送の際の位置決め孔であるスプロケツト孔
6が形成してある。
第2図はこのリードフレームの成形工程を示す
図で、まずa〜b図に示すようにポリイミド、ポ
リエステル等の合成樹脂からなるフイルム7にプ
ツシユバツク法によるプレス加工でデイバイス孔
8を設ける。プツシユバツク法はa図の如くまず
押型によつて所望部分を打ち抜き、次いで受型を
再度上昇させてb図の如く切抜片9を一度穿つた
デイバイス孔8内に嵌合保持させる加工方法であ
る。従つて、加工後はフイルム7はデイバイス孔
8が開口されないb図の状態で維持され、一枚の
シートとして取扱うことができる。尚、このデイ
バイス孔8の形成時には、その他前記スプロケツ
ト孔6等の窓部も同時に成形することができる。
次に開口されない前記フイルム7上にはc図の
如く銅などの導電性金属層10が無電解メツキ、
蒸着などの手段にて形成される。更に導電性金属
層10の上にはd図のようにフオトレジスト層1
1が塗布され、もしくは、厚さ150μ程度のドラ
イフイルム状レジスト層が貼着され、フオトマス
ク12をかけて所望パターンに露光した後洗浄す
ることにより、このレジスト層としてボジ型レジ
ストを使用する場合、感光した部分のみ取り除か
れてe図の如きレジスト層11が導電性金属層1
0上に形成される。
勿論ネガ型レジストの場合はフオトマスク12
のパターンは逆になる。プツシユバツク後のこの
導電性金属層やフオトレジスト層は切抜片10の
不要な脱落を防止する仮止め手段としての機能を
有するもので、ベース材7が厚物の場合に比べ、
フイルムのように薄状物のプツシユバツクされた
物のように脱落し易いものの仮止めに特に有効で
ある。
次にこのフイルム7上に亜セレン酸や苛性ソー
ダ等により剥離処理を施し、ニツケル、銅、金な
どの金属を電鋳成形すると、f図に示すようにレ
ジスト層11が形成されていない導電性金属層1
0の上に所望パターンのリードフレーム13が形
成される。
ニツケルなどの金属でリードフレームを電鋳す
る際、0.07%以下の光沢剤(カーボンが0.01〜
0.04%、イオウが0.01〜0.04%でこれらの合計が
0.07%以下)が使用される。光沢剤の含有率は通
常0.1%程度であるが、このように含有率が高い
と、ICチツプとの接合時におけるリードフレー
ムの温度上昇により、ニツケルが脆化する。その
ため光沢剤は含有率は0.07%以下に制限する必要
がある。また光沢剤を全くが含有しなければ、機
械的強度が十分に得られず、加工時の変形によつ
て隣のリードと短絡する恐れがある。
電鋳形成後にレジスト層11を除去し、次いで
デイバイス孔8を含む窓部8aを閉鎖している切
抜片9を抜き落せば、g図の如き断面のリードフ
レーム13が合成樹脂フイム7上に形成されるの
である。この場合、導電性金属層10は電鋳のた
めの導電性を確保するために設ける程度の厚さ例
えば5〜10μ程度であるので、抜き落し力は小さ
くて済みリードフレーム13を変形させることは
ない。
尚、上記実施例においては、リードフレーム1
3は合成樹脂フイルム7上に形成したが、合成樹
脂フイルム7の代わりに、導電性の金属ステンレ
ス等のように電鋳成形用の土台として、その表面
に導電性を備えていれば、フイルム状のものより
厚いものなど種々の素材が適用できる。
この場合は、第2図cに示す如き銅などからな
る導電性金属層10を新たに設けることがなく、
ステンレスフイルム7の上にフオトレジスト層1
1を形成し、直線電鋳によつてステンレスフイル
ム上にニツケル、銅、金やその合金等からなるリ
ードフレームを形成することが可能である。
またニツケルなどの金属でリードフレームを電
鋳する際、光沢剤が含有されない層と光沢剤が含
有された層の二層を重ね合わせたリードフレーム
を作ることもできる。光沢剤を入れないで電鋳す
ると、表面が粗面化され凹凸の著しいものとな
り、このためICチツプとの接合時の温度集中、
特に圧接状態で接合する際の温度集中が起こり易
く、接合を確実なものとすることができる。一
方、接合面と反対側に光沢剤入りの層を設けれ
ば、リードフレームとしての機械的強度を確保す
ることができる。なお、光沢剤の含有率は前記実
施例で述べたように0.07%以下に制限する方が望
ましい。
〔発明の効果〕
本発明は以上の通りであつて、リードフレーム
自身は電鋳成形によつて形成されるから、小型で
フインガ数の多いものであつても容易にかつ精度
よく成形することができるとともに、ベース材に
設けられるデイバイス孔等の窓部は予めプツシユ
バツク法によつて閉塞された状態であつて、最終
工程によつて開口されるものであるから、電鋳加
工法が簡単に採用でき、エツチング法などに比べ
製造コストを低く抑えることができる。
【図面の簡単な説明】
第1図は本発明実施例によつて作成したリード
フレームの一部を取り除いた斜視図、第2図a〜
gは本発明実施例におけるリードフレームの製造
工程を示す図、第3図は一般式なリードフレーム
の平面図である。 1……半導体素子、2……タブ、3……タブリ
ード、4……フインガ、5……枠部、6……スプ
ロケツト孔、7……フイルム、デイバイス孔、8
a……窓部、9……切抜片、10……導電性金属
層、11……レジスト層、13……リードフレー
ム。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも表面に導電性を有するベース材に
    プツシユバツク法によりデイバイス孔を含む所望
    数、所望形状の窓部を形成して切抜片を各々の窓
    部に保持する工程と、 切抜片を保持する前記ベース材上に所望パター
    ンのレジスト層を形成する工程と、 レジストされないベース材上に電鋳により導電
    性金属層からなるリードフレームを形成する工程
    と、 前記切抜片をベース材から抜き出して前記窓部
    を開口せしめる工程とからなる半導体装置のリー
    ドフレーム製造方法。
JP4823185A 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法 Granted JPS61208245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4823185A JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4823185A JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Publications (2)

Publication Number Publication Date
JPS61208245A JPS61208245A (ja) 1986-09-16
JPH0564853B2 true JPH0564853B2 (ja) 1993-09-16

Family

ID=12797663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4823185A Granted JPS61208245A (ja) 1985-03-13 1985-03-13 半導体装置のリ−ドフレ−ム製造方法

Country Status (1)

Country Link
JP (1) JPS61208245A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
KR20040064191A (ko) * 2003-01-09 2004-07-16 김정식 적층박막전주가공물과 그 제작방법.

Also Published As

Publication number Publication date
JPS61208245A (ja) 1986-09-16

Similar Documents

Publication Publication Date Title
JP2548939B2 (ja) Icカード用リードフレーム
JPS61220363A (ja) リードつきチツプ支持体
JPH0564853B2 (ja)
JPS61208859A (ja) 半導体装置のリ−ドフレ−ム
KR100699239B1 (ko) 반도체 제조용 베이스필름 및 이를 이용한 반도체 제조방법
JPH0564855B2 (ja)
JPH05102364A (ja) 電子部品用リードフレームの製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JP2813138B2 (ja) フィルム基板の製造方法
JPS61208858A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2528765B2 (ja) 半導体装置のリ―ドフレ―ム
JPH05308092A (ja) 半導体装置
JP2549277B2 (ja) 半導体装置
JPH0564859B2 (ja)
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JPH04354153A (ja) リードフレームの製造方法
JP2884021B2 (ja) 電子部品搭載用基板の製造方法
JPH0437042A (ja) フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
JPH07112037B2 (ja) 半導体装置の製造中間体ならびにその製造方法
JPH07211835A (ja) リードフレームの製造方法
JPH02273987A (ja) 混成集積回路基板の製造方法
JPH0992678A (ja) Icパッケージとその製造方法
JPH0766954B2 (ja) 半導体装置