JPS61208159A - マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路 - Google Patents

マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路

Info

Publication number
JPS61208159A
JPS61208159A JP4878385A JP4878385A JPS61208159A JP S61208159 A JPS61208159 A JP S61208159A JP 4878385 A JP4878385 A JP 4878385A JP 4878385 A JP4878385 A JP 4878385A JP S61208159 A JPS61208159 A JP S61208159A
Authority
JP
Japan
Prior art keywords
slave module
interrupt request
circuit
cpu
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4878385A
Other languages
English (en)
Inventor
Toshiyuki Doi
俊幸 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP4878385A priority Critical patent/JPS61208159A/ja
Publication of JPS61208159A publication Critical patent/JPS61208159A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 人、産業上の利用分野 本発明はマルチプロセッサシステムにおけるスレイブモ
ジュールの割込み要求回路に関するものである。
B9発明の概要 本発明に、共通のシステムバスに結合された複数のプロ
セッサと、これらプロセッサに対して入力される複数の
スレイブモジュールからの割込み要求を選択的に受付け
るマスク回路を備えたマルチプロセッサシステムに訃い
て、 割込み要求を転送すべきプロセッサにつながる割込み要
求ラインを選択する選択回路をスレイブモジュールに設
けることに工り、 スレイブモジュールにおける緊急度の高い情報を所望の
プロセッサに迅速に転送し得るようにしたものである。
C2従来の技術 従来、共通のシステムバスに複数のプロセッサを結合し
、処理の分散化を図ってスループットを早めると共に、
共有の清報資源を効率的に使用する工うにしたマルチプ
ロセッサシステムが広く用いられている。
このようなマルチプロセッサシステムに工って例えばプ
ロセス制御装置などの複数のスレイプモジュールを制御
する場合、各スレイプモジュールからの割込み要求を受
付けるために、第4図に示す工う(二、プロセッサcP
tJ1 、cpu2の割込み要求入力端の数に対応した
n(この例でHn=4)本の割込み要求2インlNT1
〜INTnを敷設し、この割込み要求ラインlNTl〜
INTnに各スレイプモジュールSM7〜SMm(この
例ではm=2)の割込み要求出力端を接続したうえ、割
込み要求ラインINT+〜INTnと各プロセッサCP
UI、CPU2との間にマスク回路MCI。
MC2を設け、このマスク回路MCI、MC2に工って
各プロセッサCPUI 、CPU2が任意のスレイプモ
ジュールSM1〜SMmからの割込み要求を選択的に受
付ける工うにしたものがある。
この工すなシステムにおいては、マスク回路MCIのス
イッチS1〜S4のうちSlをオン(閉成)とすること
に二り、割込み要求ラインlNT1につながるスレイプ
モジュールSMIからの割込み要求を受付けることがで
きる。この場合、プロセッサCPU1.CPU2がスレ
イプモジュールSMIを共有しようとするときには、1
つの割込み要求が同時に2つのプロセッサに入力される
ことは許されない。そこで、このような場合にはプロセ
ッサ同志での情報交換にLつでスレイプモジュールSM
Iからの割込み要求を受付けるスイッチ81.85を時
分割的に切替える工うにしている。
D2発明が解決しようとする問題点 ところが、上記のシステムではプロセッサ側に割込み発
生源を選択する権利が与えられているため、スレイブモ
ジュール側が所望のプロセッサを選択して割込み要求を
伝達することができず、スレイブモジュール側で起きた
緊急事態に迅速に対応できないという問題点力iあった
本発明の目的は、スレイブモジュール側で割込み要求を
伝達すべきプロセッサを選択することができるマルチプ
ロセッサシステムにおけるスレイプモジュールの割込み
要求回路を提供することにある。
E9問題点を解決するための手段 本発明は、割込み要求を転送すべきプロセッサにつなが
る割込み要求ラインを選択する選択回路をスレイプモジ
ュールに設けたことを特徴としている。
F2作用 前記選択回路は、スレイプモジュールにおける割込み要
求の発生時に、この割込み要求を転送すべきプロセッサ
につながる割込み要求ラインを選択し、この選択した割
込み要求ラインに割込み要求を送出する。これに工り、
目的とするプロセッサC二対して割込み要求が転送され
る。
G、実施例 第1図に本発明の一実施例な示す回路図であり、第4図
に示した従来回路と異なる点は、スレイブモジュールS
MI 、8M2の割込み要求出力ラインに選択回路5E
LL 、5EL2を設けたことである。
この構成において、CPUIのマスク回路MCIのスイ
ッチS1と82がオン状態に設定され、割込み要求ライ
ンlNTlとINT2をCPUIが専用する状態に有り
、またCPU2のマスク回路MC2のスイッチS7と8
8がオン状態に設定され、割込み要求ラインINT3と
INT4をCPU2が専有する状態に有るものとする。
そして、スレイブモジュールSMIの選択回路5ELI
H割込み要求ラインlNTlとINT3とを選択可能な
工うに接続され、またスレイブモジュールSM2の選択
回路5EL2は割込み要求ラインINT2とINT4と
を選択可能なよう書−接続されているものとする。
この工うな条件では、スレイブモジュールSMIは選択
回路5ELIを割込み要求ラインlNTlの側に切換え
ることに工ってCPUIに割込す要求を転送でき、逆に
INT3の側に切換えることに工ってCPU2に割込み
要求を転送できる。一方、スレイブモジュールSM2も
同様(=、選択回路5EL2をINT2の側に切換える
ことに工ってCPUIIm、またINT4の側:;切換
えることによってCPU2に割込み要求を転送できる。
この場合、スレイブモジュールSMI 、8M2はマス
ク回路MCI、MC2のスイッチ状態がどの工つな状態
にあるかを予め知っておく必要があるが、このための情
報はスイッチ状態の変化の都度、各スレイブモジュール
SM1.SM2に転送するようにすれば工い。
第2図はスレイブモジュールSMIにおいて、割込み要
求が発生した時の処理を示すフローチャートであり、ス
レイブモジュールSMIは割込み要求が発生したらその
転送先のプロセッサを判定し、この判定結果に基づいて
選択回路5ELIを切換え、目的とするプロセッサに対
して割込み要求を転送する。
第3図は選択回路5ELL 、5EL2の一実施例を示
す回路図であ抄、割込み要求I NT 、 RQはデマ
ルチプレクサDMPXに入力され、割込み要求ラインの
選択コマンドCMDに応じた出力端子(01〜04)の
うち1つから出力され、ノくスドライバBDを介して目
的とする割込み要求ライン(I NT 1〜INT4の
うち1つ)に送出される。
この場合、選択コマンドCMDはマスク回路MCI、M
C2のスイッチ状態に応じてスレイブモジュール内の処
理装置(図示せず)によって生成され、割込み要求が目
的とするプロセッサに確実に転送される工うになってい
る。
H1発明の効果 以上の説明から明らかな工うに本発明によれば、スレイ
プモジュール側でも割込み要求の転送先を選択できるた
め、スレイブモジュールで発生した緊急事態に対し割込
み要求転送先のプロセッサを直ちに応答させて対処する
ことができる。
また、共通のシステムバスに結合された複数のプロセッ
サ間で、割込みラインの選択−;ついてハンドシェイク
をとり合う必要が無くなる。
【図面の簡単な説明】
に1図は本発明の一実施例を示す回路図、WIJ2図は
スレイブモジュールにおける割込み要求発生時の処理を
示すフローチャート、第3図はスレイブモジュールにか
ける選択回路の一実施例な示す回路図、第4図は従来に
おけるマルチプロセッサシステムの回路図である。 CPUI 、CPU2・・・プロセッサ、MCI、MC
2・・・iスフ回路、SMI 、8M2・・・スレイモ
ジュール、5ELI 、5EL2・・・選択回路、DM
PX・・・デマルチプレクサ、BD・・・パスドライバ
、lNTl〜I N T n・・・割込み要求ライン。 第1図 回1%固

Claims (1)

    【特許請求の範囲】
  1.  共通のシステムバスに結合された複数のプロセツサと
    、これらプロセツサに対して入力される複数のスレイブ
    モジユールからの割込み要求を選択的に受付けるマスク
    回路を備えたマルチプロセツサシステムにおいて、割込
    み要求を転送すべきプロセツサにつながる割込み要求ラ
    インを選択する選択回路をスレイブモジユールに設けた
    ことを特徴とするマルチプロセツサシステムにおけるス
    レイブモジユールの割込み要求回路。
JP4878385A 1985-03-12 1985-03-12 マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路 Pending JPS61208159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4878385A JPS61208159A (ja) 1985-03-12 1985-03-12 マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4878385A JPS61208159A (ja) 1985-03-12 1985-03-12 マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路

Publications (1)

Publication Number Publication Date
JPS61208159A true JPS61208159A (ja) 1986-09-16

Family

ID=12812846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4878385A Pending JPS61208159A (ja) 1985-03-12 1985-03-12 マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路

Country Status (1)

Country Link
JP (1) JPS61208159A (ja)

Similar Documents

Publication Publication Date Title
KR930004947B1 (ko) 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법
EP0205801B1 (en) Interrupt mechanism for multi-microprocessing system having multiple busses
JPS61141065A (ja) 画像表示信号発生装置
JPS61208159A (ja) マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路
JP2705955B2 (ja) 並列情報処理装置
JPS593775B2 (ja) バス要求処理装置
JPS61290565A (ja) 多重プロセツサ結合回路
JPS6158038A (ja) サ−ビスプロセツサと本体装置の接続方式
JPS62226364A (ja) 情報処理装置
KR920003849B1 (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
JPH056333A (ja) マルチプロセサシステム
JPS63310035A (ja) マイクロコンピユ−タ
JPS635455A (ja) バス接続方式
JPH07104835B2 (ja) 共有メモリのアクセス切換方法
JPS59135554A (ja) 計算機システム間通信方式
JPS60221846A (ja) 主記憶装置
JPS61260346A (ja) 直接デ−タ転送方式
JPH04155466A (ja) マルチプロセッサシステム
JPS6355660A (ja) 情報処理装置
JPH03204761A (ja) バス接続装置
JPH03240151A (ja) データ転送制御方式
JPH0827724B2 (ja) 割込みベクタフェッチ判別方式
JPS6272053A (ja) プロセツサユニツト
JPH01243158A (ja) 情報処理装置
JPS582960A (ja) タイムシエアリングシステム