JPS61203867A - 交流スイツチング回路 - Google Patents
交流スイツチング回路Info
- Publication number
- JPS61203867A JPS61203867A JP4378185A JP4378185A JPS61203867A JP S61203867 A JPS61203867 A JP S61203867A JP 4378185 A JP4378185 A JP 4378185A JP 4378185 A JP4378185 A JP 4378185A JP S61203867 A JPS61203867 A JP S61203867A
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- terminal
- transistor
- circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ac-Ac Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、負荷に供給する交流を、交流電源よりも高速
でスイッチングしてその通流率を変化させる交流スイッ
チング回路に関するものである。
でスイッチングしてその通流率を変化させる交流スイッ
チング回路に関するものである。
（発明の背景）
負荷と、主スイッチング回路と、交流電源とを直列接続
して主回路を形成する一方、前記負荷にフライホイール
用スイッチング回路およびフライホイール用スイッチン
グ回路を前記交流電源より高い周波数で交互にスイッチ
ングするようにした交流スイッチング回路が考えられて
いる。
して主回路を形成する一方、前記負荷にフライホイール
用スイッチング回路およびフライホイール用スイッチン
グ回路を前記交流電源より高い周波数で交互にスイッチ
ングするようにした交流スイッチング回路が考えられて
いる。
第８図は従来のこの種の回路を示す図であり、同図（Ａ
）の回路では、負荷ｌと主スイッチング回路２と交流電
源３とで閉じた主回路が形成される一方、負荷１にはフ
ライホイール用スイッチング回路４が並列に接続されて
いる。ここに主スイッチング回路２およびフライホイー
ル用スイッチング回路４はダイオードＤとトランジスタ
ＴＲからなるブリッジで形成されている。また同図ＣＢ
）の回路では、主スイッチング回路２Ａおよびフライホ
イール用回路４Ａが、ダイオードＤとトランジスタＴＲ
の直列回路を逆並列接続して形成されている。
）の回路では、負荷ｌと主スイッチング回路２と交流電
源３とで閉じた主回路が形成される一方、負荷１にはフ
ライホイール用スイッチング回路４が並列に接続されて
いる。ここに主スイッチング回路２およびフライホイー
ル用スイッチング回路４はダイオードＤとトランジスタ
ＴＲからなるブリッジで形成されている。また同図ＣＢ
）の回路では、主スイッチング回路２Ａおよびフライホ
イール用回路４Ａが、ダイオードＤとトランジスタＴＲ
の直列回路を逆並列接続して形成されている。
このような従来のスイッチング回路２ 、２Ａ 。
４．４Ａの場合、主スイッチング回路２，２Ａとフライ
ホイール用スイッチング回路に用いられているトランジ
スタＴＲの電位が異なるため、すなわちトランジスタＴ
Ｒを制御する電圧の基準電位が異なるため、これらの各
トランジスタＴＲを制御するための制御回路が複雑にな
るという問題があった。
ホイール用スイッチング回路に用いられているトランジ
スタＴＲの電位が異なるため、すなわちトランジスタＴ
Ｒを制御する電圧の基準電位が異なるため、これらの各
トランジスタＴＲを制御するための制御回路が複雑にな
るという問題があった。
（発明の目的）
本発明はこのような事情に鑑みなされたものであり、主
スイッチング回路およびフライホイール用スイッチング
回路の制御回路を非常に簡単に構成できるようにした交
流スイッチング回路を提供することを目的とする。
スイッチング回路およびフライホイール用スイッチング
回路の制御回路を非常に簡単に構成できるようにした交
流スイッチング回路を提供することを目的とする。
（発明の構成）
本発明によればこの目的は、負荷と、主スイッチング回
路と、交流電源とを直列接続して主回路を形成する一方
、前記負荷にフライホイール用スイッチング回路を並列
接続し、前記主スイッチング回路およびフライホイール
用スイッチング回路を前記交流電源より高い周波数で交
互にスイッチングするようにした交流スイッチング回路
において、前記主スイッチング回路およびフライホイー
ル用スイッチング回路が交流３端子高速スイッチング回
路で形成され、各スイッチング回路の基準電位側の端子
が互いに接続されていることを特徴とする交流スイッチ
ング回路により達成される。
路と、交流電源とを直列接続して主回路を形成する一方
、前記負荷にフライホイール用スイッチング回路を並列
接続し、前記主スイッチング回路およびフライホイール
用スイッチング回路を前記交流電源より高い周波数で交
互にスイッチングするようにした交流スイッチング回路
において、前記主スイッチング回路およびフライホイー
ル用スイッチング回路が交流３端子高速スイッチング回
路で形成され、各スイッチング回路の基準電位側の端子
が互いに接続されていることを特徴とする交流スイッチ
ング回路により達成される。
ここに交流３端子高速スイッチング回路は、入力端が互
いに接続された２組の逆導通半導体スイッチング素子と
、一方の前記逆導通半導体スイッチング素子の出力端を
基準電位として外部制御端子から入力される制御信号に
より前記２組の逆導通半導体スイッチング素子を共にオ
ンにする制御部とを備え、前記２組の逆導通半導体スイ
ッチング素子の各出力端を前記主回路に接続することに
より構成することができる。
いに接続された２組の逆導通半導体スイッチング素子と
、一方の前記逆導通半導体スイッチング素子の出力端を
基準電位として外部制御端子から入力される制御信号に
より前記２組の逆導通半導体スイッチング素子を共にオ
ンにする制御部とを備え、前記２組の逆導通半導体スイ
ッチング素子の各出力端を前記主回路に接続することに
より構成することができる。
また交流３端子高速スイッチング回路は、主回路に接続
されて交流電圧が印加される２つの端子間に逆並列接続
されたダイオードおよび逆阻止トランジスタからなる２
組の直列回路と、前記外部入出力端子の一方を基準電位
として外部制御端子から入力される制御信号に基いて２
つの前記逆阻止トランジスタを共にオンまたはオフにす
る制御部とを備えることによって構成できる。
されて交流電圧が印加される２つの端子間に逆並列接続
されたダイオードおよび逆阻止トランジスタからなる２
組の直列回路と、前記外部入出力端子の一方を基準電位
として外部制御端子から入力される制御信号に基いて２
つの前記逆阻止トランジスタを共にオンまたはオフにす
る制御部とを備えることによって構成できる。
さらに交流３端子高速スイチング回路は、主回路に接続
されて交流電圧が印加される２つの外部入出力端子間に
直列接続されたダイオードおよび逆阻止トランジスタと
、この逆阻止トランジスタのベースと一方の端子との間
に介在する制御用トランジスタとを備え、制御信号を前
記逆阻止トランジスタのベースを他方の基準電位となる
端子に接続することによっても構成できる。
されて交流電圧が印加される２つの外部入出力端子間に
直列接続されたダイオードおよび逆阻止トランジスタと
、この逆阻止トランジスタのベースと一方の端子との間
に介在する制御用トランジスタとを備え、制御信号を前
記逆阻止トランジスタのベースを他方の基準電位となる
端子に接続することによっても構成できる。
（実施例）
第１図は本発明の一実施例を示す回路図である。この図
で主スイッチング回路Ａおよびフライホイール用スイッ
チング回路Ｂは交流３端子高速スイッチング回路で構成
され、その基準電位側の端子すが互いに接続されている
。Ｃは制御回路であり、基準電位側の外部入出力端子す
の電位を基準として所定電位の制御信号を主スイッチン
グ回路Ａの外部制御端子Ｃに送出する一方、この制御信
号はＮ０７回路りによって逆論理信号に変換されてフラ
イホイール用スイッチング回路Ｂの外部制御端子Ｃに入
力される。この結果制御回路Ｃは外部入出力端子Ｃを基
準とし、交流電源３よりも高い周波数でオン・オフ変化
する制御信号を出力するだけで、２つのスイッチング回
路Ａ 、’Ｂは交互にオン・オフ制御される。従って制
御回路Ｃの構成が非常に簡単になる。
で主スイッチング回路Ａおよびフライホイール用スイッ
チング回路Ｂは交流３端子高速スイッチング回路で構成
され、その基準電位側の端子すが互いに接続されている
。Ｃは制御回路であり、基準電位側の外部入出力端子す
の電位を基準として所定電位の制御信号を主スイッチン
グ回路Ａの外部制御端子Ｃに送出する一方、この制御信
号はＮ０７回路りによって逆論理信号に変換されてフラ
イホイール用スイッチング回路Ｂの外部制御端子Ｃに入
力される。この結果制御回路Ｃは外部入出力端子Ｃを基
準とし、交流電源３よりも高い周波数でオン・オフ変化
する制御信号を出力するだけで、２つのスイッチング回
路Ａ 、’Ｂは交互にオン・オフ制御される。従って制
御回路Ｃの構成が非常に簡単になる。
次に交流３端子高速スイッチング回路の構成を説明する
。
。
第２図はその第１実施例の回路図である。
この図で符号１０．１２は逆導通半導体スイッチング素
子としてのＮチャンネルデプレッションＭＯ３型電界効
果トランジスタ（以下ＦＥＴという）である。逆導通半
導体スイッチング素子１０．１２は電流が入力する入力
端となるドレインＤ、Ｄと、出力端となるソースＳ、Ｓ
と、電流を制御する制御端となるゲー）Ｇ、Ｇを備える
。
子としてのＮチャンネルデプレッションＭＯ３型電界効
果トランジスタ（以下ＦＥＴという）である。逆導通半
導体スイッチング素子１０．１２は電流が入力する入力
端となるドレインＤ、Ｄと、出力端となるソースＳ、Ｓ
と、電流を制御する制御端となるゲー）Ｇ、Ｇを備える
。
このＦＥＴｌ０，１２はそれぞれ逆導通ダイオード１０
ａ、１２ａを同一半導体チップ上に予め備えている。こ
れらのＦＥＴｌ０，１２の入力端であるドレインＤ、Ｄ
は互いに接続され、出力端であるソースＳ、Ｓはそれぞ
れ端子ａ、ｂに接続されている。
ａ、１２ａを同一半導体チップ上に予め備えている。こ
れらのＦＥＴｌ０，１２の入力端であるドレインＤ、Ｄ
は互いに接続され、出力端であるソースＳ、Ｓはそれぞ
れ端子ａ、ｂに接続されている。
１３は制御部であり、ＦＥＴ１０の制御端であるゲート
Ｇとその出力端であるソースＳとの間に介在する抵抗１
４と、両ＦＥＴｌ０，１２のゲートＧ、Ｇ間に接続され
た制御用半導体スイッチング素子としてのＰＮＰ ）ラ
ンジスタ１６とを備える。トランジスタ１６のエミッタ
はＦＥＴ１２のＧに直接、またそのコレクタは抵抗１８
およびダイオード２０を介してＦＥＴｌ０のゲートＧに
それぞれ接続されている。またこのトランジスタ１６の
ゲートは抵抗２２を介して端子すに接続されている。な
お、この端子すは外部制御端子Ｃに入力される制御信号
の基準電位となる。この基準電位となる端子すと、外部
制御入力端子Ｃとは抵抗２４により接続されている。
Ｇとその出力端であるソースＳとの間に介在する抵抗１
４と、両ＦＥＴｌ０，１２のゲートＧ、Ｇ間に接続され
た制御用半導体スイッチング素子としてのＰＮＰ ）ラ
ンジスタ１６とを備える。トランジスタ１６のエミッタ
はＦＥＴ１２のＧに直接、またそのコレクタは抵抗１８
およびダイオード２０を介してＦＥＴｌ０のゲートＧに
それぞれ接続されている。またこのトランジスタ１６の
ゲートは抵抗２２を介して端子すに接続されている。な
お、この端子すは外部制御端子Ｃに入力される制御信号
の基準電位となる。この基準電位となる端子すと、外部
制御入力端子Ｃとは抵抗２４により接続されている。
次にこの実施例の動作を説明する。まず端子ａが端子す
に対して正となる交流電源の正の半周期について説明す
る。この時外部制御端子Ｃの制御信号が、端子すの電位
（基準電位）に略等しいか負であれば、ＦＥＴ１２はオ
フとなり、端子ａから端子す方向へは電流は流れない、
すなわちこのスイッチング回路はオフとなる。制御信号
が端子すに対して高電位になれば、抵抗２４を介してＦ
ＥＴ１２のゲート・ソース間電圧Ｖｃｓが正となりＦＥ
Ｔ１２はオンとなる。従って端子ａから電流がダイオー
ドｌｏａ、ＦＥＴ１２のドレイン書ソース間を通って端
子すに流れる。すなわちスイチング回路はオンとなる。
に対して正となる交流電源の正の半周期について説明す
る。この時外部制御端子Ｃの制御信号が、端子すの電位
（基準電位）に略等しいか負であれば、ＦＥＴ１２はオ
フとなり、端子ａから端子す方向へは電流は流れない、
すなわちこのスイッチング回路はオフとなる。制御信号
が端子すに対して高電位になれば、抵抗２４を介してＦ
ＥＴ１２のゲート・ソース間電圧Ｖｃｓが正となりＦＥ
Ｔ１２はオンとなる。従って端子ａから電流がダイオー
ドｌｏａ、ＦＥＴ１２のドレイン書ソース間を通って端
子すに流れる。すなわちスイチング回路はオンとなる。
このよう・に電源の正の半周期では制御信号の電位が端
子すを基準として高−低電位に変化、するのに伴って、
スイッチング回路はオン・オフする。
子すを基準として高−低電位に変化、するのに伴って、
スイッチング回路はオン・オフする。
次に端子ａが端子すに対して低電位となる負の半周期で
の動作を説明する。この時に制御信号が端子すに対して
略同電位または負電位になると、ＦＥＴ１２がオフにな
ると共に、制御用トランジスタ１６もオフとなるので抵
抗１４に電流が流れず、ＦＥＴｌ０のゲート電圧は低く
なってＦＥＴ１０はオフとなる。従ってスイッチング回
路がオフとなる。制御信号が端子すに対して高電位にな
るとＦＥＴ１２はオンとなり、同時に制御用トランジス
タ１６もオンとなって抵抗１４には端子ａ方向への電流
が流れる。このためＦＥＴｌ０もオンとなる。従って端
子すからの電流は、ダイオード１２ａまたはＦＥＴ１２
およびＦＥＴｌ０を通り端子ａに流れる。すなわちスイ
ッチング回路はオンとなる。このように電源の負の半周
期では制御信号の電位が端子すを基準として高・低電位
に変化するのに伴って、スイッチング回路はオン・オフ
する。
の動作を説明する。この時に制御信号が端子すに対して
略同電位または負電位になると、ＦＥＴ１２がオフにな
ると共に、制御用トランジスタ１６もオフとなるので抵
抗１４に電流が流れず、ＦＥＴｌ０のゲート電圧は低く
なってＦＥＴ１０はオフとなる。従ってスイッチング回
路がオフとなる。制御信号が端子すに対して高電位にな
るとＦＥＴ１２はオンとなり、同時に制御用トランジス
タ１６もオンとなって抵抗１４には端子ａ方向への電流
が流れる。このためＦＥＴｌ０もオンとなる。従って端
子すからの電流は、ダイオード１２ａまたはＦＥＴ１２
およびＦＥＴｌ０を通り端子ａに流れる。すなわちスイ
ッチング回路はオンとなる。このように電源の負の半周
期では制御信号の電位が端子すを基準として高・低電位
に変化するのに伴って、スイッチング回路はオン・オフ
する。
第３図はこのスイッチング回路の特性図であり、Ｖ ａ
ｂは端子ａ、ｂ間電圧電圧Ｖｃｂは端子Ｃ２ｂ間電圧
を、またＩは端子ａ、ｂ間に流れる電流を示している。
ｂは端子ａ、ｂ間電圧電圧Ｖｃｂは端子Ｃ２ｂ間電圧
を、またＩは端子ａ、ｂ間に流れる電流を示している。
第４図は第２の実施例の回路図であり、この実施例にお
けるＦＥＴｌ０Ａ、１２Ａは逆導通ダイオードを内蔵し
ないので、別体のダイオード３０．３２を並列接続して
逆導通可能なスイッチング素子をＦＥＴｌ０Ａ （１２
Ａ）とダイオード３０（３２）とで形成したものである
。また制御部１３Ａの半導体スイッチング素子としてＰ
チャンネルデプレッションＦＥＴ１６Ａを用いている。
けるＦＥＴｌ０Ａ、１２Ａは逆導通ダイオードを内蔵し
ないので、別体のダイオード３０．３２を並列接続して
逆導通可能なスイッチング素子をＦＥＴｌ０Ａ （１２
Ａ）とダイオード３０（３２）とで形成したものである
。また制御部１３Ａの半導体スイッチング素子としてＰ
チャンネルデプレッションＦＥＴ１６Ａを用いている。
第５図の実施例は第３の実施例の回路図であり、この実
施例は第４図におけるＦＥＴＩ ＯＡ 。
施例は第４図におけるＦＥＴＩ ＯＡ 。
１２ＡをＮＰＮ）ランジスタＩＯＢ、１２Ｂとし、制御
部１３Ｂのスイッチング素子をＰＮＰトランジスタ１６
としたものである。
部１３Ｂのスイッチング素子をＰＮＰトランジスタ１６
としたものである。
これら第４．５図の実施例における他の構成および動作
は、前記第２図の実施例と変らないので、同一部分に同
一符号を付し、その説明は繰り返さない。
は、前記第２図の実施例と変らないので、同一部分に同
一符号を付し、その説明は繰り返さない。
第６図は交流３端子高速スイッチング回路のさらに他の
実施例の回路図である。この図で符号１００．２００は
それぞれダイオード１２０゜２２０とＮＰＮ ）ランジ
スタ１４０，２４０とからなる直列回路である。これら
の直列回路ｔｏｏ 、２００は端子ａ、ｂ間に逆並列に
接続されている。なお、端子ａ、ｂには外部より交流が
入力される。なお、端子すは基準電位とされる。
実施例の回路図である。この図で符号１００．２００は
それぞれダイオード１２０゜２２０とＮＰＮ ）ランジ
スタ１４０，２４０とからなる直列回路である。これら
の直列回路ｔｏｏ 、２００は端子ａ、ｂ間に逆並列に
接続されている。なお、端子ａ、ｂには外部より交流が
入力される。なお、端子すは基準電位とされる。
３００は制御部であり、反基準電位側の端子ａとこの端
子ａに向って電流を流・す向きに接続されたトランジス
タ２４０のベースとの間に介在する抵抗３２０と１両ト
ランジスタ１４０，２４０のベース間に介在する制御用
ＰＮＰトランジスタ３４０とを備える。なお、このトラ
ンジスタ３４０のエミッタはトランジスタ１４０のベー
スに直接接続され、コレクタは抵抗３６０、ダイオード
３８０を介してトランジスタ２４０のベースに接続され
ている。また制御用トランジスタ３４０のベースは抵抗
４００を介して基準電位側の端子すに接続されている。
子ａに向って電流を流・す向きに接続されたトランジス
タ２４０のベースとの間に介在する抵抗３２０と１両ト
ランジスタ１４０，２４０のベース間に介在する制御用
ＰＮＰトランジスタ３４０とを備える。なお、このトラ
ンジスタ３４０のエミッタはトランジスタ１４０のベー
スに直接接続され、コレクタは抵抗３６０、ダイオード
３８０を介してトランジスタ２４０のベースに接続され
ている。また制御用トランジスタ３４０のベースは抵抗
４００を介して基準電位側の端子すに接続されている。
外部の制御回路（図示せず）から供給される制御信号は
外部制御端子Ｃからトランジスタ１４０のベースに導か
れる。
外部制御端子Ｃからトランジスタ１４０のベースに導か
れる。
次に本実施例の動作を説明する。まず端子ａ。
５間に入力される交流電圧が、端子ａ側で高くなる正の
半周期について説明する。この時制御信号が端子すの基
準電位に略等しいか低電位にあれば、トランジスタ１４
０はオフ、従って端子ａから端子すへは電流は流れない
。すなわちこのスイッチング回路はオフとなる。制御信
号が高電位になればトランジスタ１４０がオンとなる。
半周期について説明する。この時制御信号が端子すの基
準電位に略等しいか低電位にあれば、トランジスタ１４
０はオフ、従って端子ａから端子すへは電流は流れない
。すなわちこのスイッチング回路はオフとなる。制御信
号が高電位になればトランジスタ１４０がオンとなる。
すなわちスイッチング回路はオンとなる。このように正
の半周期では制御信号の高・低電位の変化に対してトラ
ンジスタ１４０がオン・オフする。
の半周期では制御信号の高・低電位の変化に対してトラ
ンジスタ１４０がオン・オフする。
交流の負の半周期で、制御信号が低電位になると、制御
用トランジスタ３４０はオフ、従ってトランジスタ２４
０もオフとなるから、端子すからａへは電流は流れない
。制御信号が端子すの基準電位に比べて高電位になると
、制御用トランジスタ３４０はオンとなる。このため外
部制御端子Ｃからこの制御用トランジスタ３４０、抵抗
３６０、ダイオード３８０および抵抗３２０を通って、
端子ａに電流が流れる。従ってトランジスタ２４０がオ
ンとなり、端子すからダイオード２２０、トランジスタ
２４０を通って電流が端子ａに流れる。すなわちスイッ
チング回路に制御信号の高低電位への変化に対応してオ
ン・オフする。
用トランジスタ３４０はオフ、従ってトランジスタ２４
０もオフとなるから、端子すからａへは電流は流れない
。制御信号が端子すの基準電位に比べて高電位になると
、制御用トランジスタ３４０はオンとなる。このため外
部制御端子Ｃからこの制御用トランジスタ３４０、抵抗
３６０、ダイオード３８０および抵抗３２０を通って、
端子ａに電流が流れる。従ってトランジスタ２４０がオ
ンとなり、端子すからダイオード２２０、トランジスタ
２４０を通って電流が端子ａに流れる。すなわちスイッ
チング回路に制御信号の高低電位への変化に対応してオ
ン・オフする。
第７図はさらに他の実施例の回路図である。
この実施例は第６図の実施例における一方の直列回路２
００を省いたものであり、対応する部分には同一符号を
付しである。
００を省いたものであり、対応する部分には同一符号を
付しである。
この実施例で端子ａ、ｂに入力される交流の正の半周期
では前記第６図の場合と全く同様に、制御信号が高電位
の時だけ端子ａからの電流はダイオード１２０．ｈラン
ジメタ１４０を通って端子すに流れる。
では前記第６図の場合と全く同様に、制御信号が高電位
の時だけ端子ａからの電流はダイオード１２０．ｈラン
ジメタ１４０を通って端子すに流れる。
端子ａ、ｂに入力される交流の負の半周期では、制御信
号が端子すと略同−電位の時には制御用トランジスタ３
４０はオフであるが、制御信号が高電位に変化すると制
御用トランジスタ３４０がオンとなり、相当大きなベー
ス電流が端子すから端子ａ方向へ流れる。すなわちこの
実施例は制御用トランジスタ３４０のベース電流を利用
して交流電圧の負の半周期のスイッチングを行うもので
ある。
号が端子すと略同−電位の時には制御用トランジスタ３
４０はオフであるが、制御信号が高電位に変化すると制
御用トランジスタ３４０がオンとなり、相当大きなベー
ス電流が端子すから端子ａ方向へ流れる。すなわちこの
実施例は制御用トランジスタ３４０のベース電流を利用
して交流電圧の負の半周期のスイッチングを行うもので
ある。
（発明の効果）
本発明は以上のように、交流回路の主スイッチング回路
およびフライホイール用スイッチング回路にそれぞれ交
流３端子高速スイッチング回路を用い、各スイッチング
回路の基準電位側を互いに接続するようにしたから、制
御回路が非常に簡単になるという効果が得られる。
およびフライホイール用スイッチング回路にそれぞれ交
流３端子高速スイッチング回路を用い、各スイッチング
回路の基準電位側を互いに接続するようにしたから、制
御回路が非常に簡単になるという効果が得られる。
第１図は本発明の一実施例の回路図、第２゜４〜７図は
交流３端子高速スイッチング回路の実施例の回路図、第
３図は交流３端子高速スイッチング回路の特性図、また
第８図は従来の交流スイッチング、回路の回路図である
。 １・・・負荷、 ３・・・交流電源、 Ａ・・・主スイッチング回路、 Ｂ・・・フライホイール用スイッチング回路。 特許出願人 株式会社芝浦製作所 代 理 人 弁理士 山 １）文 雄 第１図 第２図 第 ３ 図 工 第４図
交流３端子高速スイッチング回路の実施例の回路図、第
３図は交流３端子高速スイッチング回路の特性図、また
第８図は従来の交流スイッチング、回路の回路図である
。 １・・・負荷、 ３・・・交流電源、 Ａ・・・主スイッチング回路、 Ｂ・・・フライホイール用スイッチング回路。 特許出願人 株式会社芝浦製作所 代 理 人 弁理士 山 １）文 雄 第１図 第２図 第 ３ 図 工 第４図
Claims (6)
- （１）負荷と、主スイッチング回路と、交流電源とを直
列接続して主回路を形成する一方、前記負荷にフライホ
イール用スイッチング回路を並列接続し、前記主スイッ
チング回路およびフライホイール用スイッチング回路を
前記交流電源より高い周波数で交互にスイッチングする
ようにした交流スイッチング回路において、 前記主スイッチング回路およびフライホイール用スイッ
チング回路が交流３端子高速スイッチング回路で形成さ
れ、各スイッチング回路の基準電位側端子が互いに接続
されていることを特徴とする交流スイッチング回路。 - （２）交流３端子高速スイッチング回路は、入力端が互
いに接続された２組の逆導通半導体スイッチング素子と
、一方の前記逆導通半導体スイッチング素子の出力端を
基準電位として外部制御端子から入力される制御信号に
より前記２組の逆導通半導体スイッチング素子を共にオ
ンにする制御部とを備え、前記２組の逆導通半導体スイ
ッチング素子の各出力端が前記主回路に接続されている
ことを特徴とする特許請求の範囲第１項記載の交流スイ
ッチング回路。 - （３）逆導通半導体スイッチング素子は、トランジスタ
と、このトランジスタに並列接続されたダイオードとで
形成される特許請求の範囲第２項記載の交流スイッチン
グ回路。 - （４）トランジスタが電界効果トランジスタである特許
請求の範囲第３項記載の交流スイッチング回路。 - （５）交流３端子高速スイッチング回路は、主回路に接
続されて交流電圧が印加される２つの端子間に逆並列接
続されたダイオードおよび逆阻止トランジスタからなる
２組の直列回路と、前記端子の一方を基準電位として外
部制御端子から入力される制御信号に基いて２つの前記
逆阻止トランジスタを共にオンまたはオフにする制御部
とを備えることを特徴とする特許請求の範囲第１項記載
の交流スイッチング回路。 - （６）交流３端子高速スイチング回路は、主回路に接続
されて交流電圧が印加される２つの端子間に直列接続さ
れたダイオードおよび逆阻止トランジスタと、この逆阻
止トランジスタのベースと一方の端子との間に介在する
制御用トランジスタとを備え、制御信号を前記逆阻止ト
ランジスタのベースを他方の基準電位となる端子に接続
したことを特徴とする特許請求の範囲第１項記載の交流
スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043781A JPH0815393B2 (ja) | 1985-03-07 | 1985-03-07 | 交流スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043781A JPH0815393B2 (ja) | 1985-03-07 | 1985-03-07 | 交流スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203867A true JPS61203867A (ja) | 1986-09-09 |
| JPH0815393B2 JPH0815393B2 (ja) | 1996-02-14 |
Family
ID=12673295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043781A Expired - Lifetime JPH0815393B2 (ja) | 1985-03-07 | 1985-03-07 | 交流スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815393B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082500A1 (ja) * | 2009-01-19 | 2010-07-22 | ダイキン工業株式会社 | 双方向スイッチ回路及びそれを備えた電力変換装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145232U (ja) * | 1974-10-01 | 1976-04-03 | ||
| JPS522098A (en) * | 1975-06-24 | 1977-01-08 | Takeshi Motomura | Spray for repulsing erotic person |
| JPS56137221U (ja) * | 1980-03-13 | 1981-10-17 |
-
1985
- 1985-03-07 JP JP60043781A patent/JPH0815393B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145232U (ja) * | 1974-10-01 | 1976-04-03 | ||
| JPS522098A (en) * | 1975-06-24 | 1977-01-08 | Takeshi Motomura | Spray for repulsing erotic person |
| JPS56137221U (ja) * | 1980-03-13 | 1981-10-17 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082500A1 (ja) * | 2009-01-19 | 2010-07-22 | ダイキン工業株式会社 | 双方向スイッチ回路及びそれを備えた電力変換装置 |
| JP2010187533A (ja) * | 2009-01-19 | 2010-08-26 | Daikin Ind Ltd | 双方向スイッチ回路及びそれを備えた電力変換装置 |
| US9178412B2 (en) | 2009-01-19 | 2015-11-03 | Daikin Industries, Ltd. | Bidirectional switch circuit configured to conduct current in reverse direction without applying an on-drive signal and power converter including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0815393B2 (ja) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| JPH01296815A (ja) | 半導体集積回路 | |
| KR920008498A (ko) | 전력 mosfet용 쌍방향 전류 감지 회로 | |
| JPS63262062A (ja) | インバ−タの主回路 | |
| JPS61203867A (ja) | 交流スイツチング回路 | |
| KR890013892A (ko) | 집적 논리회로 | |
| JPS61191117A (ja) | 交流３端子高速スイツチング回路 | |
| JPH01154620A (ja) | 半導体集積回路 | |
| JPH0531848B2 (ja) | ||
| JPS5936423A (ja) | 電流切り換え回路 | |
| JP2001257570A (ja) | 切換えスイッチング手段、双安定回路および多安定回路 | |
| JPS61251227A (ja) | 電界効果型トランジスタの駆動回路 | |
| JPS633513A (ja) | 論理回路 | |
| JPS61239717A (ja) | 電界効果型トランジスタの駆動回路 | |
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| SU1598152A1 (ru) | Транзисторное реле | |
| JPS5913424A (ja) | ゲ−ト・タ−ン・オフ・サイリスタのゲ−トドライブ回路 | |
| JP2969381B2 (ja) | 複合電力用素子 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH02128205A (ja) | 電流制限回路 | |
| JPS614490A (ja) | 交流電圧制御装置 | |
| JPS6349099Y2 (ja) | ||
| JPS6294020A (ja) | 半導体集積回路 | |
| JPH0396115A (ja) | レベル変換回路 | |
| JPS63255717A (ja) | Ｍｏｓ型半導体装置 |