JPS6294020A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6294020A JPS6294020A JP60233440A JP23344085A JPS6294020A JP S6294020 A JPS6294020 A JP S6294020A JP 60233440 A JP60233440 A JP 60233440A JP 23344085 A JP23344085 A JP 23344085A JP S6294020 A JPS6294020 A JP S6294020A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- current
- output
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、入力信号に応じて出力トランジスタの導通、
しゃ断を制御するスイッチング回路を構成する半導体集
積回路に関するものである。
しゃ断を制御するスイッチング回路を構成する半導体集
積回路に関するものである。
［従来の技術］
従来のスイッチング回路の一例を第２図に示す。ここで
、定電流源Ｃ５を制御する入力トランジスタＱ１は、そ
の入力信号Ｖｉｎの大きさに応じて、出力トランジスタ
Ｑ２の開閉を制御している。今、入力信号Ｖｉｎがロー
レベルであるとすると、出力トランジスタＱ２は導通し
、出力電流ＩＯが流れている。
、定電流源Ｃ５を制御する入力トランジスタＱ１は、そ
の入力信号Ｖｉｎの大きさに応じて、出力トランジスタ
Ｑ２の開閉を制御している。今、入力信号Ｖｉｎがロー
レベルであるとすると、出力トランジスタＱ２は導通し
、出力電流ＩＯが流れている。
一股に、トランジスタのコレクタ電流Ｉｃが大きくなる
と、第３図に示すように、コレクタ・エミッタ間の飽和
電圧ｖＣＥ（ｆｌ、Ｌｔ）も増えていく。従って、第２
図の回路において、出力電流ＩＯが小さいときには、出
力トランジスタＱ２のコレクタに現われる出力電圧ＶＯ
は低く、トランジスタＱ３のみが導通して、トランジス
タＱ４はしゃ断状１μ゛にある。
と、第３図に示すように、コレクタ・エミッタ間の飽和
電圧ｖＣＥ（ｆｌ、Ｌｔ）も増えていく。従って、第２
図の回路において、出力電流ＩＯが小さいときには、出
力トランジスタＱ２のコレクタに現われる出力電圧ＶＯ
は低く、トランジスタＱ３のみが導通して、トランジス
タＱ４はしゃ断状１μ゛にある。
従って、この時の出力トランジスタＱ２のベース電がｅ
１Ｂは、定電流源Ｃ８かも取り出され、トランジスタ
Ｑ３より供給される定電流 ■１ だけとなる。
１Ｂは、定電流源Ｃ８かも取り出され、トランジスタ
Ｑ３より供給される定電流 ■１ だけとなる。
次に、出力電流工０が大きくなってくると、トランジス
タＱ２の電流増幅率には制限があるため、ベース電流工
８が定電流１１だけでは出力電流Ｉ。
タＱ２の電流増幅率には制限があるため、ベース電流工
８が定電流１１だけでは出力電流Ｉ。
を流し切れなくなってくる。その時、出力電圧ｖＯは−
に昇してくるので、トランジスタＱ４が導通し、ベース
電流 ■８がトランジスタＱ４からも供給され、出力電
流ＩＯに対して適当なベース電流となったところで出力
電圧ｖＯは一定値に落ち着く。
に昇してくるので、トランジスタＱ４が導通し、ベース
電流 ■８がトランジスタＱ４からも供給され、出力電
流ＩＯに対して適当なベース電流となったところで出力
電圧ｖＯは一定値に落ち着く。
以］−の動作を、出力電流１ｏに対する回路の消費電流
１ｃｃの関係で示すと、第４図のようになる。
１ｃｃの関係で示すと、第４図のようになる。
すなわち、このスイッチング回路は、出力電流が小さい
時には、無駄な消費電流を省き、出力゛取垢が大きくな
って行くにつれて消費電流を増やして行こうとするもの
であった。
時には、無駄な消費電流を省き、出力゛取垢が大きくな
って行くにつれて消費電流を増やして行こうとするもの
であった。
しかるに、この回路には以下のような欠点があった。一
般に、スイッチング回路においては、出力トランジスタ
の導通時に、その出力電圧ができるだけ低い方がよい。
般に、スイッチング回路においては、出力トランジスタ
の導通時に、その出力電圧ができるだけ低い方がよい。
そこで、第２図の回路において、出力電流ＩＯがある大
きな値になるまではトランジスタトＱ４を導通させずに
出力電圧ｖＯを低く保っておくことが望ましい。しかし
、そのためには、ベース電ｆＱＩ日を定電流源Ｃ８から
のみ供給しなくてはならないので、定電流Ｉ＋を比較的
大きな値にする必要がある。このことは低消費電流化と
相反することになる。
きな値になるまではトランジスタトＱ４を導通させずに
出力電圧ｖＯを低く保っておくことが望ましい。しかし
、そのためには、ベース電ｆＱＩ日を定電流源Ｃ８から
のみ供給しなくてはならないので、定電流Ｉ＋を比較的
大きな値にする必要がある。このことは低消費電流化と
相反することになる。
しかもまた、出力電流Ｉｏがかなり大きいときには、出
力電圧Ｖｏが大きくなり、トランジスタＱ３の制御が有
効に行われず、定電流１１の全てが、トランジスタＱ４
により増幅されて、出力トランジスタＱ２のベースに供
給されるので、電力損失が大きくなってしまう。
力電圧Ｖｏが大きくなり、トランジスタＱ３の制御が有
効に行われず、定電流１１の全てが、トランジスタＱ４
により増幅されて、出力トランジスタＱ２のベースに供
給されるので、電力損失が大きくなってしまう。
［発明が解決しようとする問題点］
そこで、本発明の目的は、上述した欠点を除去し、電力
損失の低減化を図った半導体集積回路を提供することに
ある。
損失の低減化を図った半導体集積回路を提供することに
ある。
［問題点を解決するだめの手段］
このような［１的をＬｔ成するために、未発明の第一形
態では、／＜イボーラトランジスタの制御電極と第一電
極との間に゛ｉ７ｊ界効果トランジスタの第一電極と第
二電極を接続し、電界効果トランジスタの制御電極に制
ｊル信号を供給し、電界効果トランジスタによってバイ
ポーラトランジスタを制御するようにしたことを特徴と
する。
態では、／＜イボーラトランジスタの制御電極と第一電
極との間に゛ｉ７ｊ界効果トランジスタの第一電極と第
二電極を接続し、電界効果トランジスタの制御電極に制
ｊル信号を供給し、電界効果トランジスタによってバイ
ポーラトランジスタを制御するようにしたことを特徴と
する。
本発明の第二形態では、バイポーラトランジスタの第一
電極および第二電極と並列に第一の電界効果トランジス
タの第一電極および第二′電極を接続し、バイポーラト
ランジスタの第一電極と制御電極との間に第二の電界効
果トランジスタの第一電極および第二電極を接続し、制
ｆｉｌｌ電流をバイポーラトランジスタの第一電極に供
給し、制御電波が小さいときには、第一の電界効果トラ
ンジスタの第一電極と第二電極との間に制御電流をがし
し、制御電流が大きいときには、バイポーラトランジス
タを導通させ、その第一電極と第二゛１理極との間に制
御電波の大部分を流すようにしたことを特徴とする特 ［作用１ 未発明によれば、出力段のトランジスタとして電界効果
トランジスタを使用したので、出力電流１０を流すため
のベース電流が不必要になり、従ってそのベース電流を
供給するための回路が不要であり、以て低消費電力でス
イッチングを行うことのできる半導体集積回路を構成す
ることができる。
電極および第二電極と並列に第一の電界効果トランジス
タの第一電極および第二′電極を接続し、バイポーラト
ランジスタの第一電極と制御電極との間に第二の電界効
果トランジスタの第一電極および第二電極を接続し、制
ｆｉｌｌ電流をバイポーラトランジスタの第一電極に供
給し、制御電波が小さいときには、第一の電界効果トラ
ンジスタの第一電極と第二電極との間に制御電流をがし
し、制御電流が大きいときには、バイポーラトランジス
タを導通させ、その第一電極と第二゛１理極との間に制
御電波の大部分を流すようにしたことを特徴とする特 ［作用１ 未発明によれば、出力段のトランジスタとして電界効果
トランジスタを使用したので、出力電流１０を流すため
のベース電流が不必要になり、従ってそのベース電流を
供給するための回路が不要であり、以て低消費電力でス
イッチングを行うことのできる半導体集積回路を構成す
ることができる。
さらにまた、バイポーラトランジスタＱＩＯを使用する
ことにより、電界効果トランジスタだけの場合に比べて
、素子面積を小さくでき、ひいては半導体集積回路の製
造コストを低減できる。
ことにより、電界効果トランジスタだけの場合に比べて
、素子面積を小さくでき、ひいては半導体集積回路の製
造コストを低減できる。
［実施例コ
以下に、図面を参照して本発明の詳細な説明する。
本発明の一実施例を第１図に示す。
第１図において、 ＦｌおよびＦ２は電界効果トランジ
スタ（ＦＥＴ） 、 Ｑ１０はバイポーラトランジスタ
であり、電界効果トランジスタＦ１のソースとドレイ二
ノどの間にバイポーラトランジスタＱＩＯのコレクタと
エミッタとを並列に接続し、バイポーラトランジスタＱ
ＩＯのベースとコレクタとの間に電界効果トランジスタ
Ｆ２のソースとドレインとを接続する。入力信号Ｖｉｎ
を電界効果トランジスタＦ１およびＦ２のゲートに供給
し、バイポーラトランジス７Ｑ１０のコレクタより出力
電圧ｖＯを取り出す。
スタ（ＦＥＴ） 、 Ｑ１０はバイポーラトランジスタ
であり、電界効果トランジスタＦ１のソースとドレイ二
ノどの間にバイポーラトランジスタＱＩＯのコレクタと
エミッタとを並列に接続し、バイポーラトランジスタＱ
ＩＯのベースとコレクタとの間に電界効果トランジスタ
Ｆ２のソースとドレインとを接続する。入力信号Ｖｉｎ
を電界効果トランジスタＦ１およびＦ２のゲートに供給
し、バイポーラトランジス７Ｑ１０のコレクタより出力
電圧ｖＯを取り出す。
この回路において、入力信号Ｖｉｎがハイレベル（また
はローレベル）になると、電界効果トランジスタＦ１と
Ｆ２が導通し、出力型ｒ＆Ｉｏが流れる。
はローレベル）になると、電界効果トランジスタＦ１と
Ｆ２が導通し、出力型ｒ＆Ｉｏが流れる。
ここで、出力電流ＩＯが小さい場合、この出力電流１ｏ
は電界効果トランジスタＦｌのソースとドレインとの間
を流れる。他方、出力電流１ｏが大きい場合には、出力
電圧Ｖｏの電位が上ｙ１．シ、バイポーラトランジスタ
ＱＩＯが導通して、出力電流ＩＯは主としてバイポーラ
トランジスタＱＩＯのエミッタ定論になる。
は電界効果トランジスタＦｌのソースとドレインとの間
を流れる。他方、出力電流１ｏが大きい場合には、出力
電圧Ｖｏの電位が上ｙ１．シ、バイポーラトランジスタ
ＱＩＯが導通して、出力電流ＩＯは主としてバイポーラ
トランジスタＱＩＯのエミッタ定論になる。
以上のように、本発明によれば、出力段のトランジスタ
として電界効果トランジスタを使用したので、出力電流
Ｉｏを流すためのベース電流が不必要になり、従ってそ
のベース電流を供給するための回路が不要であり、以て
低消費電力でスイッチングを行うことのできる半導体集
積回路を構成することができる。
として電界効果トランジスタを使用したので、出力電流
Ｉｏを流すためのベース電流が不必要になり、従ってそ
のベース電流を供給するための回路が不要であり、以て
低消費電力でスイッチングを行うことのできる半導体集
積回路を構成することができる。
さらにまた、／曳イポーラトランジスタＱ１０を使用す
ることにより、電界効果トランジスタだけの場合に比べ
て、素子面積を小さくでき、ひいては半導体集積回路の
製造コストを低減できる。
ることにより、電界効果トランジスタだけの場合に比べ
て、素子面積を小さくでき、ひいては半導体集積回路の
製造コストを低減できる。
なお、１−例では、バイポーラトランジスタＱＩＯをｎ
ｐｎ形としたが、このトランジスタＱＩＯはｐｎｐ形で
あってもよい。
ｐｎ形としたが、このトランジスタＱＩＯはｐｎｐ形で
あってもよい。
［発明の効果］
このように、本発明によれば、電界効果トランジスタと
バイポーラトランジスタとを組合せることにより、低消
費電力の半導体集積回路を小さな素子面積で廉価に構成
することができる。
バイポーラトランジスタとを組合せることにより、低消
費電力の半導体集積回路を小さな素子面積で廉価に構成
することができる。
第１図は本発明の一実施例を示す回路図、第２図は従来
のスイッチング回路の一例を示す回路図、 第３図はトランジスタのＩ Ｃ−ｖｃｔ（ｔａｔ）特性
図、第４図は従来の出力宙汝特性図である。 Ｆｌ、Ｆ２・・パ直界効果トランジスタ、ＱＩＯ・・・
バイポーラトランジスタ。 本発明実方仁蔽１」の回路図 第１図 出かｔ渣」。 ｔｂ−キσ）と１１≠７１に：丸１今＋１ミロ第４図
のスイッチング回路の一例を示す回路図、 第３図はトランジスタのＩ Ｃ−ｖｃｔ（ｔａｔ）特性
図、第４図は従来の出力宙汝特性図である。 Ｆｌ、Ｆ２・・パ直界効果トランジスタ、ＱＩＯ・・・
バイポーラトランジスタ。 本発明実方仁蔽１」の回路図 第１図 出かｔ渣」。 ｔｂ−キσ）と１１≠７１に：丸１今＋１ミロ第４図
Claims (1)
- 【特許請求の範囲】 １）バイポーラトランジスタの制御電極と第一電極との
間に電界効果トランジスタの第一電極と第二電極を接続
し、前記電界効果トランジスタの制御電極に制御信号を
供給し、当該電界効果トランジスタによって前記バイポ
ーラトランジスタを制御するようにしたことを特徴とす
る半導体集積回路。 ２）バイポーラトランジスタの第一電極および第二電極
と並列に第一の電界効果トランジスタの第一電極および
第二電極を接続し、前記バイポーラトランジスタの第一
電極と制御電極との間に第二の電界効果トランジスタの
第一電極および第二電極を接続し、制御電流を前記バイ
ポーラトランジスタの第一電極に供給し、当該制御電流
が小さいときには、前記第一の電界効果トランジスタの
第一電極と第二電極との間に前記制御電流を流し、前記
制御電流が大きいときには、前記バイポーラトランジス
タを導通させ、その第一電極と第二電極との間に前記制
御電流の大部分を流すようにしたことを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233440A JPS6294020A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233440A JPS6294020A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6294020A true JPS6294020A (ja) | 1987-04-30 |
| JPH0476536B2 JPH0476536B2 (ja) | 1992-12-03 |
Family
ID=16955075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233440A Granted JPS6294020A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6294020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680925A1 (fr) * | 1991-08-27 | 1993-03-05 | Sextant Avionique | Interrupteur statique a faibles pertes. |
| EP0930688A2 (en) * | 1998-01-17 | 1999-07-21 | LUCAS INDUSTRIES public limited company | Power switching circuit for use in a power distribution system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154827A (en) * | 1979-05-21 | 1980-12-02 | Exxon Research Engineering Co | High power switching circuit and method of using same |
| JPS5693428A (en) * | 1979-12-10 | 1981-07-29 | Reliance Electric Co | High voltage and large current solid state switching circuit |
-
1985
- 1985-10-21 JP JP60233440A patent/JPS6294020A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154827A (en) * | 1979-05-21 | 1980-12-02 | Exxon Research Engineering Co | High power switching circuit and method of using same |
| JPS5693428A (en) * | 1979-12-10 | 1981-07-29 | Reliance Electric Co | High voltage and large current solid state switching circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680925A1 (fr) * | 1991-08-27 | 1993-03-05 | Sextant Avionique | Interrupteur statique a faibles pertes. |
| US5291082A (en) * | 1991-08-27 | 1994-03-01 | Crouzet Automatismes | Low loss power switch |
| EP0930688A2 (en) * | 1998-01-17 | 1999-07-21 | LUCAS INDUSTRIES public limited company | Power switching circuit for use in a power distribution system |
| EP0930688A3 (en) * | 1998-01-17 | 2000-06-07 | Lucas Industries Limited | Power switching circuit for use in a power distribution system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476536B2 (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| JPS6294020A (ja) | 半導体集積回路 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JPH06252727A (ja) | Ｍｏｓ半導体素子の制御回路 | |
| GB1098685A (en) | Electronic circuit | |
| JPH04292015A (ja) | 高出力スイッチング・トランジスタを制御する回路 | |
| JPH01162005A (ja) | 増副回路 | |
| JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
| JPH02268516A (ja) | 半導体装置 | |
| JPS5541067A (en) | Transistor circuit | |
| JPS5936423A (ja) | 電流切り換え回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| KR0120723B1 (ko) | 모노리식 마이크로 웨이브 집적회로용 스위치 회로(switch circuit for monolithic microwave integrated circuits) | |
| JP2610689B2 (ja) | 半導体集積回路 | |
| JPH08331758A (ja) | 電圧比較型電流制御回路および過電流制限回路 | |
| JPH04212508A (ja) | Ｃｍｏｓ増幅回路 | |
| JPS61256818A (ja) | 集積回路装置 | |
| JPH0685638A (ja) | カレントミラー回路のスイッチ回路 | |
| JPS6027917A (ja) | 出力電力制御回路 | |
| JPH0231523B2 (ja) | ||
| JPH05160711A (ja) | 論理回路 | |
| JPH066148A (ja) | 差動増幅回路 | |
| JPS61191112A (ja) | 半導体装置 | |
| JPH0531847B2 (ja) |