JPH02128205A - 電流制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯＳ　　ＦＥＴを使用したパワー出力回路に
関し、特に電流制限回路に関する。

〔従来の技術〕

従来のこ種の電流制限回路の一例を第３図に示す。この
電流制限回路は、出力トランジスタ１７とゲートドライ
ブ回路１８と、ラッチ機能付き電流検出回路１９とスイ
ッチ回路２０と定電圧素子２１を有し、電流検出回路１
９は出力トランジスタ１７に流れる電流を検出し、検出
電流値により、スイッチ回路２０を通して出力トランジ
スタ１７のゲートドライブをゲートドライブ回路１８又
は定電圧素子２１に切り換え電流制限をしていた。

〔発明が解決しようとする課題〕

上述した従来の電流制限回路は、出力トランジスタ１７
に流れる電流を検出するラッチ機能付き電流検出回路１
９により、出力トランジスタ１７に流れる電流が、電流
検出回路１９の検出電流値以上となった時、出力トラン
ジスタ１７のゲートがスイッチ回路２０により、ゲート
ドライブ回路１８から、定電圧素子２１に接続を切り換
えられ、出力電流を制限するので、その制限電流値は、
電源電圧及び温度への依存性が大きい。そして、制限電
流の設定値は、出力トランジスタ１７の閾値電圧Ｖｔ及
び定電圧素子２１の電圧により決定されるので、精度が
低いという欠点がある。

〔課題を解決するための手段〕

本発明の電流制限回路は、ゲートドライブ回路と、スイ
ッチ回路と、出力トランジスタと、う。

チ機能付電流検出回路と、定電流源と、出力トランジス
タと同一構造のトランジスタとを有し、電流制限をする
際、出力トランジスタとこの出力トランジスタと同一構
造のトランジスタと定電流源で構成するカレン）ミラー
回路を用いている。

本発明は、出力トランジスタと同一構造のトランジスタ
でカレントミラー回路を構成し、出力トランジスタに流
れる電流が過電流を検出した時、出力トランジスタのゲ
ートドライブをカレントミラー回路に切り換えて電流制
限を行う。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。電源１．負
荷２．出力トランジスタ３．ラッチ機能付電流検出回路
４．ゲートドライブ回路５．スイッチ回路６．出力トラ
ンジスタと同一構造のトランジスタ７、定電流源８で構
成さｈている。

ゲートドライブ回路５がスイッチ回路６により出力トラ
ンジスタ３のゲートに接続され、出力トランジスタ３が
オン（ＯＮ）している。出力トランジスタ３に接続され
た負荷２の抵抗値が低くなった時、電流検出回路４が過
電流状態を検出し、出力トランジスタ３のゲートに接続
さ九たスイッチ回路６のスイッチがゲートドライブ回路
５から切り離され、トランジスタ７と定電流源８で構成
された回路に接続することでカレントミラー回路となり
、出力トランジスタ３に流れる電流を制限する。電流検
出回路４はラッチ機能があるため、出力電流を制限して
もラッチを解除しないかぎり、出力電流は制限され続け
る。

第２図は本発明の他の実施例の回路図でおる。

電源９．負荷１０．出力トランジスタ１１．ラッチ機能
付電流検出回路１２．スイッチ回路１３゜出力トランジ
スタと同一構造のトランジスタ１４゜定電流源１５とゲ
ートドライブ回路１６で構成されている。

一実施例は出力トランジスタが電源側に接続されるハイ
サイドスイッチであったが、本実施例は出力トランジス
タが接地側に接続されるローサイドスイッチとなる。

ゲートドライブ回路１６がスイッチ回路１３により出力
トランジスタ１１のゲートに接続され、出力トランジス
タ１１がオン（ＯＮ）している。

出力トランジスタ１１に接続された負荷１０の抵抗値が
低くなった時電流検出回路１２が過電流状態を検出し、
出力トランジスタ１１のゲートに接続されたスイッチ回
路１３のスイッチがゲートドライブ回路１６から切り離
され、トランジスタ１４と定電流源１５で構成された回
路に接続することでカレントミラー回路となり、出力ト
ランジスタ１１に流れる電流を制限する。電流検出回路
１２はラッチ機能があるため、出力電流を制限してもラ
ッチを解除しないかぎり、出力電流は制限され続ける。

〔発明の効果〕

以上説明したように本発明は、カレントミラー型の電流
制限回路を設けることにより、定電流源の性能そのもの
が電流制限値の精度となり、電源電圧および動作温度の
変化に対して安定な電流制限ができる効果がある。また
、カレントミラー回路のため、出力トランジスタと前記
出力トランジスタと同一構造のトランジスタのセル比又
はゲート巾の比の設定により、出力トランジスタに流す
制限電流を精度良く設定できる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施の回路図、第２図は、本発明
の他の実施回路図、第３図は従来の実施回路図である。 １・・・・・・電源、２・・・・・・負荷、３・・・・
・・出力トランジスタ、４・・・・・・ラッチ機能付電
流検出回路、５・・・・・・ゲートドライブ回路、６・
・・・・・スイッチ回路、７・・・・・・トランジスタ
、８・・・・・・定電流源、９・・・・・・電源、ｌＯ
・・・・・・負荷、１１・・・・・・出力トランジスタ
、１２・・・・・・ラッチ機能付電流検出回路、１３・
・・・・・スイッチ回路、１４・・・・・・トランジス
タ、１５・・・・・・定電流源、１６・・・・・・ゲー
トドライブ回路、１７・・・・・・出力トランジスタ、
１８・・・・・・ゲートドライブ回路、１９・・・・・
・ラッチ機能付電流検出回路、２０・・・・・・スイッ
チ回路、２１・・・・・・ダイオード、２２・・・・・
・負荷。 代理人　弁理士　　内　原　　　晋 第 図 図

Claims (1)

【特許請求の範囲】
1. ＭＯＳＦＥＴを使用したパワー出力回路において、ゲー
   トドライブ回路と、スイッチ回路と、出力トランジスタ
   と、ラッチ機能付き電流検出回路と、定電流源と、前記
   出力トランジスタと同一構造の第１のトランジスタとを
   有し、前記定電流源と前記第１のトランジスタと前記出
   力トランジスタはカレントミラーとして動作する接続と
   し、前記電流検出回路は前記出力トランジスタに流れる
   電流を検出し、検出電流値により、前記スイッチ回路を
   通して、前記出力トランジスタのゲートドライブを前記
   ゲートドライブ回路又は前記カレントミラー回路に切り
   換えることを特徴とする電流制限回路。