JP2829991B2 - 電流制限回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOS FETを使用したパワー出力回路に関し、
特に電流制限回路に関する。

〔従来の技術〕

従来のこ種の電流制限回路の一例を第３図に示す。こ
の電流制限回路は、出力トランジスタ17とゲートドライ
ブ回路18と、ラッチ機能付き電流検出回路19とスイッチ
回路20と定電圧素子21を有し、電流検出回路19は出力ト
ランジスタ17に流れる電流を検出し、検出電流値によ
り、スイッチ回路20を通して出力トランジスタ17のゲー
トドライブをゲートドライブ回路18又は定電圧素子21に
切り換え電流制限をしていた。

〔発明が解決しようとする課題〕

上述した従来の電流制限回路は、出力トランジスタ17
に流れる電流を検出するラッチ機能付き電流検出回路19
により、出力トランジスタ17に流れる電流が、電流検出
回路19の検出電流値以上となった時、出力トランジスタ
17のゲートがスイッチ回路20により、ゲートドライブ回
路18から、定電圧素子21に接続を切り換えられ、出力電
流を制限するので、その制限電流値は、電源電圧及び温
度への依存性が大きい。そして、制御電流の設定値は、
出力トランジスタ17の閾値電圧V_T及び定電圧素子21の電
圧により決定されるので、精度が低いという欠点があ
る。

〔課題を解決するための手段〕

本発明の電流制限回路は、ゲートドライブ回路と、ス
イッチ回路と、出力トランジスタと、ラッチ機能付電流
検出回路と、定電流源と、出力トランジスタと同一構造
のトランジスタとを有し、電流制限をする際、出力トラ
ンジスタとこの出力トランジスタと同一構造のトランジ
スタと定電流源で構成するカレントミラー回路を用いて
いる。

本発明は、出力トランジスタと同一構造のトランジス
タでカレントミラー回路を構成し、出力トランジスタに
流れる電流が過電流を検出した時、出力トランジスタの
ゲートドライブをカレントミラー回路に切り換えて電流
制限を行う。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。電源1,負
荷2,出力トランジスタ3,ラッチ機能付電流検出回路4,ゲ
ートドライブ回路5,スイッチ回路6,出力トランジスタと
同一構造のトランジスタ7,定電流源８で構成されてい
る。

ゲートドライブ回路５がスイッチ回路６により出力ト
ランジスタ３のゲートに接続され、出力トランジスタ３
がオン（ON）している。出力トランジスタ３に接続され
た負荷２の抵抗値が低くなった時、電流検出回路４が過
電流状態を検出し、出力トランジスタ３のゲートに接続
されたスイッチ回路６のスイッチがゲートドライブ回路
５から切り離され、トランジスタ７と定電流源８で構成
された回路に接続することでカレントミラー回路とな
り、出力トランジスタ３に流れる電流を制限する。電流
検出回路４はラッチ機能があるため、出力電流を制限し
てもラッチを解除しないかぎり、出力電流は制限され続
ける。

第２図は本発明の他の実施例の回路図でおる。電源9,
負荷10,出力トランジスタ11,ラッチ機能付電流検出回路
12,スイッチ回路13,出力トランジスタと同一構造のトラ
ンジスタ14,定電流源15とゲートドライブ回路16で構成
されている。

一実施例は出力トランジスタが電源側に接続されるハ
イサイドスイッチであったが、本実施例は出力トランジ
スタが接地側に接続されるローサイドスイッチとなる。

ゲートドライブ回路16がスイッチ回路13により出力ト
ランジスタ11のゲートに接続され、出力トランジスタ11
がオン（ON）している。出力トランジスタ11に接続され
た負荷10の抵抗値が低くなった時電流検出回路12が過電
流状態を検出し、出力トランジスタ11のゲートに接続さ
れたスイッチ回路13のスイッチがゲートドライブ回路16
から切り離され、トランジスタ14と定電流源15で構成さ
れた回路に接続することでカレントマラー回路となり、
出力トランジスタ11に流れる電流を制限する。電流検出
回路12はラッチ機能があるため、出力電流を制限しても
ラッチを解除しないかぎり、出力電流は制限され続け
る。

〔発明の効果〕

以上説明したように本発明は、カレントミラー型の電
流制限回路を設けることにより、定電流源の性能そのも
のが電流制限値の精度となり、電源電圧および動作温度
の変化に対して安定な電流制限ができる効果がある。ま
た、カレントミラー回路のため、出力トランジスタと前
記出力トランジスタと同一構造のトランジスタのセル比
又はゲート巾の比の設定により、出力トランジスタに流
す制限電流を精度良く設定できる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路図、第２図は、本発
明の他の実施回路図、第３図は従来の実施回路図であ
る。 １……電源、２……負荷、３……出力トランジスタ、４
……ラッチ機能付電流検出回路、５……ゲートドライブ
回路、６……スイッチ回路、７……トランジスタ、８…
…定電流源、９……電源、10……負荷、11……出力トラ
ンジスタ、12……ラッチ機能付電流検出回路、13……ス
イッチ回路、14……トランジスタ、15……定電流源、16
……ゲートドライブ回路、17……出力トランジスタ、18
……ゲートドライブ回路、19……ラッチ機能付電流検出
回路、20……スイッチ回路、21……ダイオード、22……
負荷。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】MOS FETを使用したパワー出力回路におい
   て、ゲートドライブ回路と，スイッチ回路と，出力トラ
   ンジスタと，ラッチ機能付き電流検出回路と，定電流源
   と，前記出力トランジスタと同一構造の第１のトランジ
   スタとを有し、前記定電流源と前記第１のトランジスタ
   と前記出力トランジスタはカレントミラーとして動作す
   る接続とし、前記電流検出回路は前記出力トランジスタ
   に流れる電流を検出し、検出電流値により、前記スイッ
   チ回路を通して、前記出力トランジスタのゲートドライ
   ブを前記ゲートドライブ回路又は前記カレントミラー回
   路に切り換えることを特徴とする電流制限回路。