JPH06236812A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH06236812A JPH06236812A JP2409493A JP2409493A JPH06236812A JP H06236812 A JPH06236812 A JP H06236812A JP 2409493 A JP2409493 A JP 2409493A JP 2409493 A JP2409493 A JP 2409493A JP H06236812 A JPH06236812 A JP H06236812A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- channel
- bipolar transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 過大電流が生じた際の出力用トランジスタの
負担をなくすことを目的とする。 【構成】 ドレイン電極が負荷抵抗４に接続されたパワ
ーＦＥＴ３と、ベース電極がパワーＦＥＴ３のソース電
極に接続された第１のバイポーラトランジスタ５と、第
１のバイポーラトランジスタ５のベース電極及びエミッ
タ電極間に接続された第１の抵抗２と、ベース電極が第
１のバイポーラトランジスタ５のコレクタ電極に接続さ
れると共に、コレクタ電極が第１のバイポーラトランジ
スタ５のベース電極に接続されエミッタ電極がパワーＦ
ＥＴ３のゲート電極に接続された第２のバイポーラトラ
ンジスタ９と、第２のバイポーラトランジスタ９のエミ
ッタ電極に接続された第２の抵抗７と、パワーＦＥＴ３
のソース電極に第１の抵抗２を介して接続された電源１
とを具備した。
負担をなくすことを目的とする。 【構成】 ドレイン電極が負荷抵抗４に接続されたパワ
ーＦＥＴ３と、ベース電極がパワーＦＥＴ３のソース電
極に接続された第１のバイポーラトランジスタ５と、第
１のバイポーラトランジスタ５のベース電極及びエミッ
タ電極間に接続された第１の抵抗２と、ベース電極が第
１のバイポーラトランジスタ５のコレクタ電極に接続さ
れると共に、コレクタ電極が第１のバイポーラトランジ
スタ５のベース電極に接続されエミッタ電極がパワーＦ
ＥＴ３のゲート電極に接続された第２のバイポーラトラ
ンジスタ９と、第２のバイポーラトランジスタ９のエミ
ッタ電極に接続された第２の抵抗７と、パワーＦＥＴ３
のソース電極に第１の抵抗２を介して接続された電源１
とを具備した。
Description
【０００１】
【産業上の利用分野】本発明はソレノイド等を駆動する
駆動回路に関する。
駆動回路に関する。
【０００２】
【従来の技術】従来、この種の駆動回路は、図３及び図
４に開示されるものがある。尚、図３は駆動回路の回路
図を示し、図４は出力用トランジスタにおけるドレイン
電流の特性図を示す。図において、１は直流電源であ
り、２は一端が直流電源１に接続され抵抗値が後述する
負荷抵抗の抵抗値より極めて小さい電流検出抵抗（Ｒ
１）、３はソースが電流検出抵抗２の他端に接続された
出力用ＰチャンネルパワーＭＯＳＦＥＴ（Ｔｒ１）、４
はＰチャンネルパワーＭＯＳＦＥＴ３のドレインに接続
されたソレノイド等の負荷抵抗（ＲL ）である。
４に開示されるものがある。尚、図３は駆動回路の回路
図を示し、図４は出力用トランジスタにおけるドレイン
電流の特性図を示す。図において、１は直流電源であ
り、２は一端が直流電源１に接続され抵抗値が後述する
負荷抵抗の抵抗値より極めて小さい電流検出抵抗（Ｒ
１）、３はソースが電流検出抵抗２の他端に接続された
出力用ＰチャンネルパワーＭＯＳＦＥＴ（Ｔｒ１）、４
はＰチャンネルパワーＭＯＳＦＥＴ３のドレインに接続
されたソレノイド等の負荷抵抗（ＲL ）である。
【０００３】更に、５はエミッタが電流検出抵抗２の一
端に接続されベースが電流検出抵抗２の他端に接続され
ると共に、コレクタがＰチャンネルパワーＭＯＳＦＥＴ
３のゲートに接続されたＰチャンネルトランジスタ（Ｔ
ｒ２）、６はＰチャンネルトランジスタ５のエミッタと
コレクタ間に接続された抵抗（Ｒ２）、７は一端がＰチ
ャンネルトランジスタ５のコレクタに接続され抵抗６と
直列に接続された抵抗（Ｒ３）、８は抵抗７の他端に接
続された駆動回路のＯＮ／ＯＦＦ用スイッチ（ＳＷ）で
ある。
端に接続されベースが電流検出抵抗２の他端に接続され
ると共に、コレクタがＰチャンネルパワーＭＯＳＦＥＴ
３のゲートに接続されたＰチャンネルトランジスタ（Ｔ
ｒ２）、６はＰチャンネルトランジスタ５のエミッタと
コレクタ間に接続された抵抗（Ｒ２）、７は一端がＰチ
ャンネルトランジスタ５のコレクタに接続され抵抗６と
直列に接続された抵抗（Ｒ３）、８は抵抗７の他端に接
続された駆動回路のＯＮ／ＯＦＦ用スイッチ（ＳＷ）で
ある。
【０００４】次に、かかる駆動回路の動作を説明する。
先ず、スイッチ８をＯＮすると、ＰチャンネルパワーＭ
ＯＳＦＥＴ３のゲートに抵抗６及び抵抗７による分圧で
決まる電圧が与えられ、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３のゲートとソース間に電圧が生じ、Ｐチャンネルパ
ワーＭＯＳＦＥＴ３がＯＮする。ＰチャンネルパワーＭ
ＯＳＦＥＴ３がＯＮすると、電流検出抵抗２、Ｐチャン
ネルパワーＭＯＳＦＥＴ３及び負荷抵抗４にドレイン電
流ＩD1が流れる（図４の，を参照）。このとき、Ｐ
チャンネルトランジスタ５のＯＮ電圧をＶEB(ON)とする
と、ＶEB(ON)とＩD1×Ｒ１との間には、ＶEB(ON)＜ＩD1
×Ｒ１の関係がある。
先ず、スイッチ８をＯＮすると、ＰチャンネルパワーＭ
ＯＳＦＥＴ３のゲートに抵抗６及び抵抗７による分圧で
決まる電圧が与えられ、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３のゲートとソース間に電圧が生じ、Ｐチャンネルパ
ワーＭＯＳＦＥＴ３がＯＮする。ＰチャンネルパワーＭ
ＯＳＦＥＴ３がＯＮすると、電流検出抵抗２、Ｐチャン
ネルパワーＭＯＳＦＥＴ３及び負荷抵抗４にドレイン電
流ＩD1が流れる（図４の，を参照）。このとき、Ｐ
チャンネルトランジスタ５のＯＮ電圧をＶEB(ON)とする
と、ＶEB(ON)とＩD1×Ｒ１との間には、ＶEB(ON)＜ＩD1
×Ｒ１の関係がある。
【０００５】ここで、負荷抵抗４の短絡等により、ドレ
イン電流ＩD が増加し過電流が流れると、電流検出抵抗
２の両端には、過電流によるＩD ×Ｒ１の電圧が発生す
る。この電圧がＰチャンネルトランジスタ５のエミッタ
／ベース間に与えられ、ＶEB(ON)＞ＩD ×Ｒ１の関係が
成立すると、Ｐチャンネルトランジスタ５はＯＮする。
Ｐチャンネルトランジスタ５がＯＮすると、Ｐチャンネ
ルパワーＭＯＳＦＥＴ３のゲート電圧が引き上げられ、
ＰチャンネルパワーＭＯＳＦＥＴ３のソース／ゲート間
の電圧が小さくなって、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３が十分にＯＮできなくなる。
イン電流ＩD が増加し過電流が流れると、電流検出抵抗
２の両端には、過電流によるＩD ×Ｒ１の電圧が発生す
る。この電圧がＰチャンネルトランジスタ５のエミッタ
／ベース間に与えられ、ＶEB(ON)＞ＩD ×Ｒ１の関係が
成立すると、Ｐチャンネルトランジスタ５はＯＮする。
Ｐチャンネルトランジスタ５がＯＮすると、Ｐチャンネ
ルパワーＭＯＳＦＥＴ３のゲート電圧が引き上げられ、
ＰチャンネルパワーＭＯＳＦＥＴ３のソース／ゲート間
の電圧が小さくなって、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３が十分にＯＮできなくなる。
【０００６】ＰチャンネルパワーＭＯＳＦＥＴ３が十分
にＯＮできなくなると、ドレイン電流ＩD が減少し、電
流検出抵抗２の両端の電圧が下がり、Ｐチャンネルトラ
ンジスタ５をＯＮさせることができなくなる。これによ
り、ＰチャンネルパワーＭＯＳＦＥＴ３のゲート電圧が
下がり、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＮし、
ドレイン電流ＩD が増加する。更に、上述した一連の動
作が繰り返し行われ、ドレイン電流ＩD はＶEB(ON)＝Ｉ
D ×Ｒ１が成立する値ＩD2で安定する。こうして、ドレ
イン電流ＩD はＰチャンネルトランジスタ５により値Ｉ
D2に電流制限される（図４のを参照）。
にＯＮできなくなると、ドレイン電流ＩD が減少し、電
流検出抵抗２の両端の電圧が下がり、Ｐチャンネルトラ
ンジスタ５をＯＮさせることができなくなる。これによ
り、ＰチャンネルパワーＭＯＳＦＥＴ３のゲート電圧が
下がり、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＮし、
ドレイン電流ＩD が増加する。更に、上述した一連の動
作が繰り返し行われ、ドレイン電流ＩD はＶEB(ON)＝Ｉ
D ×Ｒ１が成立する値ＩD2で安定する。こうして、ドレ
イン電流ＩD はＰチャンネルトランジスタ５により値Ｉ
D2に電流制限される（図４のを参照）。
【０００７】次に、負荷抵抗４が短絡状態から正常復帰
すると、ドレイン電流ＩD は負荷抵抗４が正常復帰した
直後より、正常負荷時の値ＩD1に戻る（図４のを参
照）。また、スイッチ８をＯＦＦすると、Ｐチャンネル
パワーＭＯＳＦＥＴ３のゲート電圧は抵抗６によって引
き上げられ、ＰチャンネルパワーＭＯＳＦＥＴ３のソー
ス／ゲート間の電圧がほぼなくなるので、Ｐチャンネル
パワーＭＯＳＦＥＴ３はＯＦＦし、ドレイン電流ＩD が
流れなくなる（図４の，，を参照）。
すると、ドレイン電流ＩD は負荷抵抗４が正常復帰した
直後より、正常負荷時の値ＩD1に戻る（図４のを参
照）。また、スイッチ８をＯＦＦすると、Ｐチャンネル
パワーＭＯＳＦＥＴ３のゲート電圧は抵抗６によって引
き上げられ、ＰチャンネルパワーＭＯＳＦＥＴ３のソー
ス／ゲート間の電圧がほぼなくなるので、Ｐチャンネル
パワーＭＯＳＦＥＴ３はＯＦＦし、ドレイン電流ＩD が
流れなくなる（図４の，，を参照）。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の駆動回路においては、負荷抵抗４の短絡等によ
り過大電流が流れた場合、Ｐチャンネルトランジスタ５
の電流制限によって決まる電流が流れ続けるので、出力
用ＰチャンネルパワーＭＯＳＦＥＴ３に大きな負担が掛
かるという問題点があった。本発明の目的は、上述した
問題点に鑑み、過大電流が生じた際の出力用トランジス
タの負担をなくすことができる駆動回路を提供するもの
である。
た従来の駆動回路においては、負荷抵抗４の短絡等によ
り過大電流が流れた場合、Ｐチャンネルトランジスタ５
の電流制限によって決まる電流が流れ続けるので、出力
用ＰチャンネルパワーＭＯＳＦＥＴ３に大きな負担が掛
かるという問題点があった。本発明の目的は、上述した
問題点に鑑み、過大電流が生じた際の出力用トランジス
タの負担をなくすことができる駆動回路を提供するもの
である。
【０００９】
【課題を解決するための手段】本発明は上述した目的を
達成するため、ドレイン電極が負荷抵抗に接続されたパ
ワーＦＥＴと、ベース電極が上記パワーＦＥＴのソース
電極に接続された第１のバイポーラトランジスタと、上
記第１のバイポーラトランジスタのベース電極及びエミ
ッタ電極間に接続された第１の抵抗と、ベース電極が上
記第１のバイポーラトランジスタのコレクタ電極に接続
されると共に、コレクタ電極が上記第１のバイポーラト
ランジスタのベース電極に接続されエミッタ電極が上記
パワーＦＥＴのゲート電極に接続された第２のバイポー
ラトランジスタと、上記第２のバイポーラトランジスタ
のエミッタ電極に接続された第２の抵抗と、上記パワー
ＦＥＴのソース電極に上記第１の抵抗を介して接続され
た電源とを具備したものである。
達成するため、ドレイン電極が負荷抵抗に接続されたパ
ワーＦＥＴと、ベース電極が上記パワーＦＥＴのソース
電極に接続された第１のバイポーラトランジスタと、上
記第１のバイポーラトランジスタのベース電極及びエミ
ッタ電極間に接続された第１の抵抗と、ベース電極が上
記第１のバイポーラトランジスタのコレクタ電極に接続
されると共に、コレクタ電極が上記第１のバイポーラト
ランジスタのベース電極に接続されエミッタ電極が上記
パワーＦＥＴのゲート電極に接続された第２のバイポー
ラトランジスタと、上記第２のバイポーラトランジスタ
のエミッタ電極に接続された第２の抵抗と、上記パワー
ＦＥＴのソース電極に上記第１の抵抗を介して接続され
た電源とを具備したものである。
【００１０】
【作用】本発明においては、パワーＦＥＴのソース／ゲ
ート電極間に第１及び第２のバイポーラトランジスタを
接続したので、負荷抵抗の短絡等により過大電流が流れ
た場合、速やかに第１及び第２のバイポーラトランジス
タはパワーＦＥＴのゲート電圧を引き上げ、パワーＦＥ
ＴをＯＦＦするので、ドレイン電流は流れなくなる。
ート電極間に第１及び第２のバイポーラトランジスタを
接続したので、負荷抵抗の短絡等により過大電流が流れ
た場合、速やかに第１及び第２のバイポーラトランジス
タはパワーＦＥＴのゲート電圧を引き上げ、パワーＦＥ
ＴをＯＦＦするので、ドレイン電流は流れなくなる。
【００１１】
【実施例】本発明の駆動回路に係る一実施例を図１及び
図２に基づいて従来例と同一構成部分には同一符号を付
して説明する。尚、図１は駆動回路の回路図であり、図
２は出力用トランジスタにおけるドレイン電流の特性図
である。図において、１は直流電源であり、２は一端が
直流電源１に接続され抵抗値が後述する負荷抵抗の抵抗
値より極めて小さい電流検出抵抗（Ｒ１）、３はソース
が電流検出抵抗２の他端に接続された出力用Ｐチャンネ
ルパワーＭＯＳＦＥＴ（Ｔｒ１）、４はＰチャンネルパ
ワーＭＯＳＦＥＴ３のドレインに接続されたソレノイド
等の負荷抵抗（ＲL ）、５はエミッタが電流検出抵抗２
の一端に接続されたＰチャンネルトランジスタ（Ｔｒ
２）である。
図２に基づいて従来例と同一構成部分には同一符号を付
して説明する。尚、図１は駆動回路の回路図であり、図
２は出力用トランジスタにおけるドレイン電流の特性図
である。図において、１は直流電源であり、２は一端が
直流電源１に接続され抵抗値が後述する負荷抵抗の抵抗
値より極めて小さい電流検出抵抗（Ｒ１）、３はソース
が電流検出抵抗２の他端に接続された出力用Ｐチャンネ
ルパワーＭＯＳＦＥＴ（Ｔｒ１）、４はＰチャンネルパ
ワーＭＯＳＦＥＴ３のドレインに接続されたソレノイド
等の負荷抵抗（ＲL ）、５はエミッタが電流検出抵抗２
の一端に接続されたＰチャンネルトランジスタ（Ｔｒ
２）である。
【００１２】更に、６は一端がＰチャンネルトランジス
タ５のエミッタに接続された抵抗（Ｒ２）、７は一端が
抵抗６の他端に接続された抵抗（Ｒ３）、８は抵抗７の
他端に接続された駆動回路のＯＮ／ＯＦＦ用スイッチ
（ＳＷ）、９はコレクタがＰチャンネルトランジスタ５
のベースに接続されると共に、ベースがＰチャンネルト
ランジスタ５のコレクタに接続されエミッタがＰチャン
ネルパワーＭＯＳＦＥＴ３のゲート及び抵抗６の他端に
接続されたＮチャンネルトランジスタ（Ｔｒ３）、１０
はＰチャンネルトランジスタ５のベースと電流検出抵抗
２の他端間に接続された抵抗（Ｒ４）、１１はＮチャン
ネルトランジスタ９のエミッタとベース間に接続された
抵抗（Ｒ５）である。
タ５のエミッタに接続された抵抗（Ｒ２）、７は一端が
抵抗６の他端に接続された抵抗（Ｒ３）、８は抵抗７の
他端に接続された駆動回路のＯＮ／ＯＦＦ用スイッチ
（ＳＷ）、９はコレクタがＰチャンネルトランジスタ５
のベースに接続されると共に、ベースがＰチャンネルト
ランジスタ５のコレクタに接続されエミッタがＰチャン
ネルパワーＭＯＳＦＥＴ３のゲート及び抵抗６の他端に
接続されたＮチャンネルトランジスタ（Ｔｒ３）、１０
はＰチャンネルトランジスタ５のベースと電流検出抵抗
２の他端間に接続された抵抗（Ｒ４）、１１はＮチャン
ネルトランジスタ９のエミッタとベース間に接続された
抵抗（Ｒ５）である。
【００１３】次に、かかる駆動回路の動作を説明する。
先ず、スイッチ８をＯＮすると、ＰチャンネルパワーＭ
ＯＳＦＥＴ３のゲートに抵抗６と抵抗７とによる分圧で
決まる電圧が与えられ、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３のゲートとソース間の電圧が発生し、Ｐチャンネル
パワーＭＯＳＦＥＴ３はＯＮする。Ｐチャンネルパワー
ＭＯＳＦＥＴ３がＯＮすると、電流検出抵抗２、Ｐチャ
ンネルパワーＭＯＳＦＥＴ３及び負荷抵抗４にドレイン
電流ＩD1が流れる（図２の，を参照）。このとき、
Ｐチャンネルトランジスタ５におけるＯＮ電圧のＶEB(O
N)とＩD1×Ｒ１との間には、ＶEB(ON)＜ＩD1×Ｒ１の関
係がある。
先ず、スイッチ８をＯＮすると、ＰチャンネルパワーＭ
ＯＳＦＥＴ３のゲートに抵抗６と抵抗７とによる分圧で
決まる電圧が与えられ、ＰチャンネルパワーＭＯＳＦＥ
Ｔ３のゲートとソース間の電圧が発生し、Ｐチャンネル
パワーＭＯＳＦＥＴ３はＯＮする。Ｐチャンネルパワー
ＭＯＳＦＥＴ３がＯＮすると、電流検出抵抗２、Ｐチャ
ンネルパワーＭＯＳＦＥＴ３及び負荷抵抗４にドレイン
電流ＩD1が流れる（図２の，を参照）。このとき、
Ｐチャンネルトランジスタ５におけるＯＮ電圧のＶEB(O
N)とＩD1×Ｒ１との間には、ＶEB(ON)＜ＩD1×Ｒ１の関
係がある。
【００１４】ここで、負荷抵抗４の短絡等により、ドレ
イン電流ＩD が増加し過電流が流れると、電流検出抵抗
２の両端には、過電流によるＩD ×Ｒ１の電圧が発生す
る。この電圧がＰチャンネルトランジスタ５のエミッタ
／ベース間に与えられ、ＶEB(ON)＞ＩD ×Ｒ１の関係が
成立すると、Ｐチャンネルトランジスタ５はＯＮし、従
来例で説明したように、ＶEB(ON)＝ＩD ×Ｒ１が成立す
るドレイン電流ＩD2が瞬時に流れる。その直後、Ｐチャ
ンネルトランジスタ５のＯＮにより、Ｎチャンネルトラ
ンジスタ９のベース電圧が引き上げられ、Ｎチャンネル
トランジスタ９はＯＮする。Ｎチャンネルトランジスタ
９がＯＮすると、ＰチャンネルパワーＭＯＳＦＥＴ３の
ゲート電圧が引き上げられ、ＰチャンネルパワーＭＯＳ
ＦＥＴ３がＯＦＦする。
イン電流ＩD が増加し過電流が流れると、電流検出抵抗
２の両端には、過電流によるＩD ×Ｒ１の電圧が発生す
る。この電圧がＰチャンネルトランジスタ５のエミッタ
／ベース間に与えられ、ＶEB(ON)＞ＩD ×Ｒ１の関係が
成立すると、Ｐチャンネルトランジスタ５はＯＮし、従
来例で説明したように、ＶEB(ON)＝ＩD ×Ｒ１が成立す
るドレイン電流ＩD2が瞬時に流れる。その直後、Ｐチャ
ンネルトランジスタ５のＯＮにより、Ｎチャンネルトラ
ンジスタ９のベース電圧が引き上げられ、Ｎチャンネル
トランジスタ９はＯＮする。Ｎチャンネルトランジスタ
９がＯＮすると、ＰチャンネルパワーＭＯＳＦＥＴ３の
ゲート電圧が引き上げられ、ＰチャンネルパワーＭＯＳ
ＦＥＴ３がＯＦＦする。
【００１５】ＰチャンネルパワーＭＯＳＦＥＴ３がＯＦ
Ｆすると、ドレイン電流ＩD がなくなり、電流検出抵抗
２の両端の電圧が発生しなくなるが、Ｐチャンネルトラ
ンジスタ５のベース電流はＮチャンネルトランジスタ９
のコレクタ電流により供給され続けると共に、Ｎチャン
ネルトランジスタ９のベース電流はＰチャンネルトラン
ジスタ５のコレクタ電流により供給され続けるので、Ｐ
チャンネルトランジスタ５とＮチャンネルトランジスタ
９とは共にＯＮし続ける。従って、Ｐチャンネルパワー
ＭＯＳＦＥＴ３のゲート電圧は引き上げられたままとな
り、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦを維持
する（図２のを参照）。
Ｆすると、ドレイン電流ＩD がなくなり、電流検出抵抗
２の両端の電圧が発生しなくなるが、Ｐチャンネルトラ
ンジスタ５のベース電流はＮチャンネルトランジスタ９
のコレクタ電流により供給され続けると共に、Ｎチャン
ネルトランジスタ９のベース電流はＰチャンネルトラン
ジスタ５のコレクタ電流により供給され続けるので、Ｐ
チャンネルトランジスタ５とＮチャンネルトランジスタ
９とは共にＯＮし続ける。従って、Ｐチャンネルパワー
ＭＯＳＦＥＴ３のゲート電圧は引き上げられたままとな
り、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦを維持
する（図２のを参照）。
【００１６】次に、スイッチ８をＯＦＦにすると、Ｐチ
ャンネルトランジスタ５及びＮチャンネルトランジスタ
９のＯＮ状態を維持していた電流経路である抵抗７が絶
たれるので、Ｐチャンネルトランジスタ５とＮチャンネ
ルトランジスタ９とは共にＯＦＦする。このため、Ｐチ
ャンネルパワーＭＯＳＦＥＴ３のゲート電圧を引き上げ
ることができなくなるが、同時に抵抗６によってＰチャ
ンネルパワーＭＯＳＦＥＴ３のゲート電圧が引き上げら
れ、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦ状態を
継続する（図２の，，を参照）。更に、負荷抵抗
４が短絡状態時にスイッチ８をＯＮにすると、ＶEB(ON)
＝ＩD×Ｒ１が成立するドレイン電流ＩD2が瞬時に流れ
た後、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦにな
る。そして、負荷抵抗４が正常復帰した後もＰチャンネ
ルパワーＭＯＳＦＥＴ３はＯＦＦ状態を継続する（図２
のを参照）。
ャンネルトランジスタ５及びＮチャンネルトランジスタ
９のＯＮ状態を維持していた電流経路である抵抗７が絶
たれるので、Ｐチャンネルトランジスタ５とＮチャンネ
ルトランジスタ９とは共にＯＦＦする。このため、Ｐチ
ャンネルパワーＭＯＳＦＥＴ３のゲート電圧を引き上げ
ることができなくなるが、同時に抵抗６によってＰチャ
ンネルパワーＭＯＳＦＥＴ３のゲート電圧が引き上げら
れ、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦ状態を
継続する（図２の，，を参照）。更に、負荷抵抗
４が短絡状態時にスイッチ８をＯＮにすると、ＶEB(ON)
＝ＩD×Ｒ１が成立するドレイン電流ＩD2が瞬時に流れ
た後、ＰチャンネルパワーＭＯＳＦＥＴ３はＯＦＦにな
る。そして、負荷抵抗４が正常復帰した後もＰチャンネ
ルパワーＭＯＳＦＥＴ３はＯＦＦ状態を継続する（図２
のを参照）。
【００１７】
【発明の効果】以上説明したように本発明によれば、パ
ワーＦＥＴのソース／ゲート電極間に第１及び第２のバ
イポーラトランジスタを接続したので、負荷抵抗の短絡
等により過大電流が流れた場合、第１及び第２のバイポ
ーラトランジスタは速やかにパワーＦＥＴをＯＦＦする
ので、ドレイン電流は流れなくなる。従って、パワーＦ
ＥＴに掛かる負担がなくなるため、発熱等の発生が抑制
でき、駆動回路の信頼性が飛躍的に向上できる。
ワーＦＥＴのソース／ゲート電極間に第１及び第２のバ
イポーラトランジスタを接続したので、負荷抵抗の短絡
等により過大電流が流れた場合、第１及び第２のバイポ
ーラトランジスタは速やかにパワーＦＥＴをＯＦＦする
ので、ドレイン電流は流れなくなる。従って、パワーＦ
ＥＴに掛かる負担がなくなるため、発熱等の発生が抑制
でき、駆動回路の信頼性が飛躍的に向上できる。
【図１】本発明の駆動回路の回路図である。
【図２】本発明のドレイン電流の特性図である。
【図３】従来の駆動回路の回路図である。
【図４】従来のドレイン電流の特性図である。
１ 直流電源 ２ 電流検出抵抗 ３ ＰチャンネルパワーＭＯＳＦＥＴ ４ 負荷抵抗 ５ Ｐチャンネルトランジスタ ６，７，１０，１１ 抵抗 ８ スイッチ ９ Ｎチャンネルトランジスタ
Claims (1)
- 【請求項１】 ドレイン電極が負荷抵抗に接続されたパ
ワーＦＥＴと、ベース電極が上記パワーＦＥＴのソース
電極に接続された第１のバイポーラトランジスタと、上
記第１のバイポーラトランジスタのベース電極及びエミ
ッタ電極間に接続された第１の抵抗と、ベース電極が上
記第１のバイポーラトランジスタのコレクタ電極に接続
されると共に、コレクタ電極が上記第１のバイポーラト
ランジスタのベース電極に接続されエミッタ電極が上記
パワーＦＥＴのゲート電極に接続された第２のバイポー
ラトランジスタと、上記第２のバイポーラトランジスタ
のエミッタ電極に接続された第２の抵抗と、上記パワー
ＦＥＴのソース電極に上記第１の抵抗を介して接続され
た電源とを具備したことを特徴とする駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409493A JPH06236812A (ja) | 1993-02-12 | 1993-02-12 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409493A JPH06236812A (ja) | 1993-02-12 | 1993-02-12 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236812A true JPH06236812A (ja) | 1994-08-23 |
Family
ID=12128795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2409493A Pending JPH06236812A (ja) | 1993-02-12 | 1993-02-12 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236812A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011078235A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ten Ltd | 過電流保護回路及び車載用表示装置 |
| JP2020171088A (ja) * | 2019-04-01 | 2020-10-15 | Ｋｙｂ株式会社 | 過電流保護回路 |
| GB2588215A (en) * | 2019-10-16 | 2021-04-21 | Continental Automotive Romania Srl | An overcurrent protecting circuit |
-
1993
- 1993-02-12 JP JP2409493A patent/JPH06236812A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011078235A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ten Ltd | 過電流保護回路及び車載用表示装置 |
| JP2020171088A (ja) * | 2019-04-01 | 2020-10-15 | Ｋｙｂ株式会社 | 過電流保護回路 |
| GB2588215A (en) * | 2019-10-16 | 2021-04-21 | Continental Automotive Romania Srl | An overcurrent protecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| JPH1022805A (ja) | トーテン・ポール出力段 | |
| JP3095102B2 (ja) | 突入電流防止回路 | |
| JPH06236812A (ja) | 駆動回路 | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2829991B2 (ja) | 電流制限回路 | |
| JPH07202667A (ja) | 半導体装置 | |
| JP3540872B2 (ja) | 起動回路 | |
| JPH03117017A (ja) | トランジスタ出力回路 | |
| JP2803696B2 (ja) | 半導体装置 | |
| JPH09116101A (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPH01154620A (ja) | 半導体集積回路 | |
| JPH08289458A (ja) | 過電流保護回路装置 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JP3113062B2 (ja) | スイッチ回路 | |
| JPH07122984A (ja) | Ｆｅｔゲートドライブ回路 | |
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| JPH07245557A (ja) | パワーｍｏｓトランジスタの駆動回路 | |
| JPH05268023A (ja) | 出力回路 | |
| JPH0424701Y2 (ja) | ||
| JPH0677801A (ja) | 半導体スイッチング回路 |