JPH05268023A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH05268023A JPH05268023A JP3655492A JP3655492A JPH05268023A JP H05268023 A JPH05268023 A JP H05268023A JP 3655492 A JP3655492 A JP 3655492A JP 3655492 A JP3655492 A JP 3655492A JP H05268023 A JPH05268023 A JP H05268023A
- Authority
- JP
- Japan
- Prior art keywords
- output
- field effect
- effect transistor
- drive signal
- mos field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】出力回路の出力用パワートランジスタに接続さ
れた外部の負荷が短絡した場合の、過電流による素子破
壊を防止する。 【構成】出力用ＮＭＯＳトランジスタＮ0 のドレイン電
極とソース電極との間に、電流帰還用ＮＭＯＳトランジ
スタＮ1 と駆動信号遮断用抵抗ＲC とを直列に接続し、
出力電流の一部を検出電流として分流する。出力用ＮＭ
ＯＳトランジスタＮ0 のゲート電極とソース電極との間
に、駆動信号遮断用ＮＭＯＳトランジスタＮ2 を接続
し、そのゲート電極に抵抗ＲC で発生する降下電圧を入
力する。出力電流が過大になると抵抗ＲC での降下電圧
が大きくなるので、駆動信号遮断用ＮＭＯＳトランジス
タＮ2 がオン状態になり、出力用ＮＭＯＳトランジスタ
Ｎ0 のゲートへの駆動信号Ｓを遮断する。
れた外部の負荷が短絡した場合の、過電流による素子破
壊を防止する。 【構成】出力用ＮＭＯＳトランジスタＮ0 のドレイン電
極とソース電極との間に、電流帰還用ＮＭＯＳトランジ
スタＮ1 と駆動信号遮断用抵抗ＲC とを直列に接続し、
出力電流の一部を検出電流として分流する。出力用ＮＭ
ＯＳトランジスタＮ0 のゲート電極とソース電極との間
に、駆動信号遮断用ＮＭＯＳトランジスタＮ2 を接続
し、そのゲート電極に抵抗ＲC で発生する降下電圧を入
力する。出力電流が過大になると抵抗ＲC での降下電圧
が大きくなるので、駆動信号遮断用ＮＭＯＳトランジス
タＮ2 がオン状態になり、出力用ＮＭＯＳトランジスタ
Ｎ0 のゲートへの駆動信号Ｓを遮断する。
Description
【０００１】
【産業上の利用分野】本発明は、出力回路に関し、特
に、電力用のＭＯＳ電界効果トランジスタを用いた出力
回路に関する。
に、電力用のＭＯＳ電界効果トランジスタを用いた出力
回路に関する。
【０００２】
【従来の技術】従来、この種の出力回路の回路構成は、
図２にその一例を示すように、出力用Ｎチャンネル型パ
ワーＭＯＳ電界効果トランジスタ（以後ＮＭＯＳトラン
ジスタと記す）Ｎ0 のドレイン電極に、例えばインダク
タンスような外部の負荷１を接続し、その負荷１と出力
用ＮＭＯＳトランジスタＮ0 のソース電極との間に電源
２を接続する構成になっている。出力用ＮＭＯＳトラン
ジスタＮ0 は、ゲート電極が入力保護用抵抗ＲI を介し
て外部の駆動信号源３に接続されており、その信号によ
って駆動される。今、図２において出力用ＮＭＯＳトラ
ンジスタＮ0 のゲートに駆動信号Ｓが入力されると、こ
のトランジスタはオン状態になって、電流が、電源２か
ら負荷１を通ってドレイン・ソース間に流れ、負荷１を
駆動する。
図２にその一例を示すように、出力用Ｎチャンネル型パ
ワーＭＯＳ電界効果トランジスタ（以後ＮＭＯＳトラン
ジスタと記す）Ｎ0 のドレイン電極に、例えばインダク
タンスような外部の負荷１を接続し、その負荷１と出力
用ＮＭＯＳトランジスタＮ0 のソース電極との間に電源
２を接続する構成になっている。出力用ＮＭＯＳトラン
ジスタＮ0 は、ゲート電極が入力保護用抵抗ＲI を介し
て外部の駆動信号源３に接続されており、その信号によ
って駆動される。今、図２において出力用ＮＭＯＳトラ
ンジスタＮ0 のゲートに駆動信号Ｓが入力されると、こ
のトランジスタはオン状態になって、電流が、電源２か
ら負荷１を通ってドレイン・ソース間に流れ、負荷１を
駆動する。
【０００３】
【発明が解決しようとする課題】上述した従来の出力回
路では、外部負荷１が破損などにより短絡した場合、外
部の電源２より供給される最大の電流が出力用ＮＭＯＳ
トランジスタＮ0 のドレイン・ソース間に流れるので、
オン状態におけるオン抵抗損失により発熱し、素子破壊
に至る。又、ドレイン電極およびソース電極と接続端子
とを結結するワイヤが過電流により溶断するという問題
点があった。
路では、外部負荷１が破損などにより短絡した場合、外
部の電源２より供給される最大の電流が出力用ＮＭＯＳ
トランジスタＮ0 のドレイン・ソース間に流れるので、
オン状態におけるオン抵抗損失により発熱し、素子破壊
に至る。又、ドレイン電極およびソース電極と接続端子
とを結結するワイヤが過電流により溶断するという問題
点があった。
【０００４】
【課題を解決するための手段】本発明の出力回路は、負
荷を駆動する出力用ＭＯＳ電界効果トランジスタと、こ
の出力用ＭＯＳ電界効果トランジスタに加わる電流の一
部を検出電流として前記出力用ＭＯＳ電界効果トランジ
スタのゲート電位に帰還する帰還用ＭＯＳ電界効果トラ
ンジスタと、駆動信号を遮断する遮断用ＭＯＳ電界効果
トランジスタとを含むことを特徴としている。
荷を駆動する出力用ＭＯＳ電界効果トランジスタと、こ
の出力用ＭＯＳ電界効果トランジスタに加わる電流の一
部を検出電流として前記出力用ＭＯＳ電界効果トランジ
スタのゲート電位に帰還する帰還用ＭＯＳ電界効果トラ
ンジスタと、駆動信号を遮断する遮断用ＭＯＳ電界効果
トランジスタとを含むことを特徴としている。
【０００５】
【実施例】次に、本発明の最適な実施例について図面を
参照して説明する。図１は、本発明の一実施例の回路図
である。出力用ＭＯＳトランジスタＮ0 は、外部からの
駆動信号Ｓによりオン状態になり、電源２より供給され
る電流を導通させ、外部の負荷１を駆動する。電流帰還
用ＮＭＯＳトランジスタＮ1 は、出力用ＮＭＯＳトラン
ジスタＮ0 に流れる電流を分流して駆動信号遮断用抵抗
ＲC に電流を流す。駆動信号遮断用ＮＭＯＳトランジス
タＮ2 は駆動信号遮断用抵抗ＲC での降下電圧により導
通状態になり入力信号Ｓを遮断する。
参照して説明する。図１は、本発明の一実施例の回路図
である。出力用ＭＯＳトランジスタＮ0 は、外部からの
駆動信号Ｓによりオン状態になり、電源２より供給され
る電流を導通させ、外部の負荷１を駆動する。電流帰還
用ＮＭＯＳトランジスタＮ1 は、出力用ＮＭＯＳトラン
ジスタＮ0 に流れる電流を分流して駆動信号遮断用抵抗
ＲC に電流を流す。駆動信号遮断用ＮＭＯＳトランジス
タＮ2 は駆動信号遮断用抵抗ＲC での降下電圧により導
通状態になり入力信号Ｓを遮断する。
【０００６】例えば、出力用ＮＭＯＳトランジスタＮ0
と電流帰還用ＮＭＯＳトランジスタＮ1 のオン抵抗の比
を１：１，０００とすれば、その電流比は１，０００：
１となる。外部の負荷１が短絡し、出力用ＮＭＯＳトラ
ンジスタＮ0 に１０Ａの過電流が流れたとすれば、電流
帰還用ＮＭＯＳトランジスタＮ1 には１０ｍＡの電流が
流れる。従って、駆動信号遮断用抵抗ＲC が１００Ωで
あればこの抵抗での降下電圧は１．０Ｖとなり駆動信号
遮断用ＮＭＯＳトランジスタＮ2 を導通状態にする。こ
の結果、出力用ＮＭＯＳトランジスタＮ0 のゲート電圧
が降下し、このトランジスタがオフ状態となるので、出
力電流は流れなくなり、過電流を防止することができ
る。
と電流帰還用ＮＭＯＳトランジスタＮ1 のオン抵抗の比
を１：１，０００とすれば、その電流比は１，０００：
１となる。外部の負荷１が短絡し、出力用ＮＭＯＳトラ
ンジスタＮ0 に１０Ａの過電流が流れたとすれば、電流
帰還用ＮＭＯＳトランジスタＮ1 には１０ｍＡの電流が
流れる。従って、駆動信号遮断用抵抗ＲC が１００Ωで
あればこの抵抗での降下電圧は１．０Ｖとなり駆動信号
遮断用ＮＭＯＳトランジスタＮ2 を導通状態にする。こ
の結果、出力用ＮＭＯＳトランジスタＮ0 のゲート電圧
が降下し、このトランジスタがオフ状態となるので、出
力電流は流れなくなり、過電流を防止することができ
る。
【０００７】
【発明の効果】以上説明したように、本発明は、電流帰
還用ＮＭＯＳトランジスタにより、出力用ＮＭＯＳトラ
ンジスタのドレイン端子に加わる過電流の一部を検出電
流として入力される信号に帰還し、駆動信号を遮断して
いる。これにより本発明によれば出力回路の過電流によ
る素子破壊を防止することができる。
還用ＮＭＯＳトランジスタにより、出力用ＮＭＯＳトラ
ンジスタのドレイン端子に加わる過電流の一部を検出電
流として入力される信号に帰還し、駆動信号を遮断して
いる。これにより本発明によれば出力回路の過電流によ
る素子破壊を防止することができる。
【図１】本発明の一実施例の回路図である。
【図２】従来の出力回路の一例の回路図である。
１ 負荷 ２ 電源 ３ 駆動信号源
Claims (2)
- 【請求項１】 負荷を駆動する出力用ＭＯＳ電界効果ト
ランジスタと、この出力用ＭＯＳ電界効果トランジスタ
に加わる電流の一部を検出電流として前記出力用ＭＯＳ
電界効果トランジスタのゲート電位に帰還する帰還用Ｍ
ＯＳ電界効果トランジスタと、駆動信号を遮断する遮断
用ＭＯＳ電界効果トランジスタとを含むことを特徴とす
る出力回路。 - 【請求項２】 ドレイン電極が負荷を介して高位電源端
子に接続され、ゲート電極が入力保護用抵抗を介して駆
動信号入力端子に接続され、ソース電極が低位電源端子
に接続された出力用Ｎチャンネル型ＭＯＳ電界効果トラ
ンジスタと、 ドレイン電極が前記出力用Ｎチャンネル型ＭＯＳ電界効
果トランジスタのドレイン電極に接続され、ゲート電極
が前記駆動信号入力端子に接続され、ソース電極が駆動
信号遮断用抵抗を介して前記低位電源端子に接続された
帰還用Ｎチャンネル型ＭＯＳ電界効果トランジスタと、 ドレイン電極が前記出力用Ｎチャンネル型ＭＯＳ電界効
果トランジスタのゲート電極に接続され、ゲート電極が
前記帰還用Ｎチャンネル型ＭＯＳ電界効果トランジスタ
のソース電極に接続され、ソース電極が前記低位電源端
子に接続された駆動信号遮断用Ｎチャンネル型ＭＯＳ電
界効果トランジスタとを含むことを特徴とする出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655492A JPH05268023A (ja) | 1992-02-24 | 1992-02-24 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655492A JPH05268023A (ja) | 1992-02-24 | 1992-02-24 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268023A true JPH05268023A (ja) | 1993-10-15 |
Family
ID=12472982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3655492A Withdrawn JPH05268023A (ja) | 1992-02-24 | 1992-02-24 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123666A (ja) * | 2003-10-14 | 2005-05-12 | Nec Electronics Corp | 出力回路 |
| CN106623587A (zh) * | 2016-12-27 | 2017-05-10 | 安徽钜芯半导体科技有限公司 | 一种集成式框架类芯片产品切断测试装置 |
-
1992
- 1992-02-24 JP JP3655492A patent/JPH05268023A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123666A (ja) * | 2003-10-14 | 2005-05-12 | Nec Electronics Corp | 出力回路 |
| US7741894B2 (en) | 2003-10-14 | 2010-06-22 | Nec Electronics Corporation | Output circuit |
| JP4502177B2 (ja) * | 2003-10-14 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 出力回路 |
| CN106623587A (zh) * | 2016-12-27 | 2017-05-10 | 安徽钜芯半导体科技有限公司 | 一种集成式框架类芯片产品切断测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635861A (en) | Off chip driver circuit | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| JP4926468B2 (ja) | 静電破壊保護回路及びこれを備えた半導体集積回路装置 | |
| JPH09134997A (ja) | 半導体素子における静電放電保護装置 | |
| US20040105201A1 (en) | Scheme for eliminating the channel unexpected turn-on during ESD zapping | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| US6169420B1 (en) | Output buffer | |
| JP3642113B2 (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| US20050162189A1 (en) | Current limiter of output transistor | |
| JP3319879B2 (ja) | 半導体装置 | |
| JP3089873B2 (ja) | 出力回路 | |
| JPH05268023A (ja) | 出力回路 | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| JP3802412B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH11195971A (ja) | パワーデバイスの駆動回路 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JPH10336006A (ja) | 半導体集積回路 | |
| JPH03117017A (ja) | トランジスタ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |