JP3113062B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP3113062B2 JP3113062B2 JP04134197A JP13419792A JP3113062B2 JP 3113062 B2 JP3113062 B2 JP 3113062B2 JP 04134197 A JP04134197 A JP 04134197A JP 13419792 A JP13419792 A JP 13419792A JP 3113062 B2 JP3113062 B2 JP 3113062B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- switch circuit
- terminal
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気回路のスイッチの
端子間に生ずる電圧降下を補償するためのスイッチ回路
に関する。
端子間に生ずる電圧降下を補償するためのスイッチ回路
に関する。
【０００２】
【従来の技術】従来、電気回路に用いられるスイッチと
しては、機械式スイッチ（リレー）や半導体スイッチ等
があった。これらのスイッチはいずれも内部抵抗を有し
ているため、スイッチオンによって電流が流れると電圧
降下が生じ、これが回路電圧の誤差の原因となったり、
又、通電電流により電圧降下が変動する等の欠点があっ
た。これらを解決するものとして、例えば図２に示す提
案（特開昭６２−２３５８１４号）が既になされてい
る。図２を説明すると、１はスイッチ回路、２は電圧降
下補償回路（以下補償回路と称す）でＡ，Ｂはスイッチ
端子である。一方のスイッチ端子Ａとオペアンプ20の非
反転入力端子を接続し、もう一方のスイッチ端子Ｂを抵
抗23を介して前記オペアンプ20の反転入力端子に接続
し、更に、前記オペアンプ20の出力端子とＭＯＳＦＥＴ
21，22のゲートを接続し、ＭＯＳＦＥＴ21のドレインは
スイッチ端子Ａへ電源27、図示極性のダイオード26を介
して接続している。又、ＭＯＳＦＥＴ22のドレインはス
イッチ端子Ａへ電源28、ダイオード29を介して接続し、
更に、ＭＯＳＦＥＴ21，22のソースとスイッチ回路１の
一方の通電端子ｆを接続し、スイッチ回路１のもう一方
の通電端子ｇはスイッチ端子Ｂと接続し、又、ツェナー
ダイオード24，25を互いに逆方向の極性にして直列に接
続し、このツェナーダイオード24の一端を前記オペアン
プ20の反転入力端子に、ツェナーダイオード25の一端を
オペアンプ20の出力端子に接続している。
しては、機械式スイッチ（リレー）や半導体スイッチ等
があった。これらのスイッチはいずれも内部抵抗を有し
ているため、スイッチオンによって電流が流れると電圧
降下が生じ、これが回路電圧の誤差の原因となったり、
又、通電電流により電圧降下が変動する等の欠点があっ
た。これらを解決するものとして、例えば図２に示す提
案（特開昭６２−２３５８１４号）が既になされてい
る。図２を説明すると、１はスイッチ回路、２は電圧降
下補償回路（以下補償回路と称す）でＡ，Ｂはスイッチ
端子である。一方のスイッチ端子Ａとオペアンプ20の非
反転入力端子を接続し、もう一方のスイッチ端子Ｂを抵
抗23を介して前記オペアンプ20の反転入力端子に接続
し、更に、前記オペアンプ20の出力端子とＭＯＳＦＥＴ
21，22のゲートを接続し、ＭＯＳＦＥＴ21のドレインは
スイッチ端子Ａへ電源27、図示極性のダイオード26を介
して接続している。又、ＭＯＳＦＥＴ22のドレインはス
イッチ端子Ａへ電源28、ダイオード29を介して接続し、
更に、ＭＯＳＦＥＴ21，22のソースとスイッチ回路１の
一方の通電端子ｆを接続し、スイッチ回路１のもう一方
の通電端子ｇはスイッチ端子Ｂと接続し、又、ツェナー
ダイオード24，25を互いに逆方向の極性にして直列に接
続し、このツェナーダイオード24の一端を前記オペアン
プ20の反転入力端子に、ツェナーダイオード25の一端を
オペアンプ20の出力端子に接続している。
【０００３】開／閉制御端子Ｃからの信号によってスイ
ッチ回路１が閉となった時には、オペアンプ20がスイッ
チ端子Ａ，Ｂ間の電位を等しくなるような出力を与え、
それによって、ＭＯＳＦＥＴ21，電源27，ダイオード2
6，又はＭＯＳＦＥＴ22，電源28，ダイオード29が動作
するため、スイッチ端子Ａ，Ｂ間の電圧降下はほぼ零と
なってスイッチ回路１の電圧降下は補償される。一方、
スイッチ回路１が開となった場合には、スイッチ端子
Ａ，Ｂ間には電流が流れないが、このときオペアンプ20
の出力は、ツェナーダイオード24，25によりそのツェナ
ー電圧で決まる電圧以上に保持されて、オペアンプ20が
飽和したり破壊されるのを防止している。
ッチ回路１が閉となった時には、オペアンプ20がスイッ
チ端子Ａ，Ｂ間の電位を等しくなるような出力を与え、
それによって、ＭＯＳＦＥＴ21，電源27，ダイオード2
6，又はＭＯＳＦＥＴ22，電源28，ダイオード29が動作
するため、スイッチ端子Ａ，Ｂ間の電圧降下はほぼ零と
なってスイッチ回路１の電圧降下は補償される。一方、
スイッチ回路１が開となった場合には、スイッチ端子
Ａ，Ｂ間には電流が流れないが、このときオペアンプ20
の出力は、ツェナーダイオード24，25によりそのツェナ
ー電圧で決まる電圧以上に保持されて、オペアンプ20が
飽和したり破壊されるのを防止している。
【０００４】
【発明が解決しようとする課題】上記提案のスイッチ回
路によれば、スイッチ回路が開の状態ではオペアンプ20
の出力がツェナーダイオード24，25のツェナー電圧に保
持されるているため、スイッチ回路が開→閉となった直
後にはスイッチ端子Ａ，Ｂ間にも不要の出力電圧が発生
し、オペアンプ20の補償動作が充分開始するまでの期
間、スパイク状のノイズとなって残ることとなる。又、
スイッチ回路が開の時のスイッチ端子Ａ，Ｂ間のインピ
ーダンスは抵抗23によって決まり、これを充分大きくす
るためには抵抗23を大きくする必要がある。しかし抵抗
23が大きすぎると、オペアンプ20の反転入力端子のイン
ピーダンスが上がって浮遊容量や外来ノイズの影響を受
け易くなるため、抵抗23をあまり大きくできない。本発
明は上記問題点を解決するためになされたものであり、
スイッチの電圧降下を補償し、かつ補償回路の動作遅れ
によるノイズが発生せず、更に、開路時のインピーダン
スも非常に高い、理想に近いスイッチ回路を提供するこ
とを目的としている。
路によれば、スイッチ回路が開の状態ではオペアンプ20
の出力がツェナーダイオード24，25のツェナー電圧に保
持されるているため、スイッチ回路が開→閉となった直
後にはスイッチ端子Ａ，Ｂ間にも不要の出力電圧が発生
し、オペアンプ20の補償動作が充分開始するまでの期
間、スパイク状のノイズとなって残ることとなる。又、
スイッチ回路が開の時のスイッチ端子Ａ，Ｂ間のインピ
ーダンスは抵抗23によって決まり、これを充分大きくす
るためには抵抗23を大きくする必要がある。しかし抵抗
23が大きすぎると、オペアンプ20の反転入力端子のイン
ピーダンスが上がって浮遊容量や外来ノイズの影響を受
け易くなるため、抵抗23をあまり大きくできない。本発
明は上記問題点を解決するためになされたものであり、
スイッチの電圧降下を補償し、かつ補償回路の動作遅れ
によるノイズが発生せず、更に、開路時のインピーダン
スも非常に高い、理想に近いスイッチ回路を提供するこ
とを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では図１に示すように非反転入力端子を入力
端子Ａに接続し、反転入力端子をフィードバック端子と
する演算増幅器20を有する補償回路２と、前記補償回路
と直列に接続して出力端子Ｂとなる主スイッチ回路１
と、前記補償回路のフィードバック端子Ｅに１端が接続
され他端を主スイッチ回路１の入力側Ｄ及び出力側Ｂに
接続された切替用の第１，第２の各スイッチ回路３，４
と、前記主スイッチ及び第１，第２の各スイッチに切替
信号を与えるスイッチ駆動回路５とから構成した。
に、本発明では図１に示すように非反転入力端子を入力
端子Ａに接続し、反転入力端子をフィードバック端子と
する演算増幅器20を有する補償回路２と、前記補償回路
と直列に接続して出力端子Ｂとなる主スイッチ回路１
と、前記補償回路のフィードバック端子Ｅに１端が接続
され他端を主スイッチ回路１の入力側Ｄ及び出力側Ｂに
接続された切替用の第１，第２の各スイッチ回路３，４
と、前記主スイッチ及び第１，第２の各スイッチに切替
信号を与えるスイッチ駆動回路５とから構成した。
【０００６】
【作用】開／閉制御端子Ｃよりスイッチ回路に閉の指令
が与えらている場合には、主スイッチ回路１及び切替用
スイッチ回路４は閉となり、切替用スイッチ回路３は開
となるようにスイッチ駆動回路５により制御される。そ
の結果、補償回路２のフィードバック点Ｅはスイッチ端
子Ｂが選択されるため、補償回路２及び主スイッチ回路
１の動作により、スイッチ端子Ａ，Ｂの電位は等しく保
たれ、スイッチ端子Ａ，Ｂ間に電流が流れても電圧降下
は発生しない。一方、開／閉制御端子Ｃよりスイッチ回
路に開の指令が与えられている場合には、主スイッチ回
路１及び切替用スイッチ回路４は開となり、切替用スイ
ッチ回路３は閉となる。その結果、補償回路２のフィー
ドバック点Ｅは図中Ｄ点が選択されるため、スイッチ端
子ＡとＤ点が等電位となるよう動作する。このとき、主
スイッチ回路１及び切替用スイッチ回路４は開の状態で
あるため、スイッチ端子Ａ，Ｂ間は非常に高いインピー
ダンスとすることができる。なお、補償回路２のフィー
ドバック点Ｅの入力インピーダンスが充分高い場合に
は、切替用スイッチ回路３，４へは殆んど電流が流れな
いため、これら切替用スイッチ回路３，４による電圧降
下の影響は無視できる値である。主スイッチ回路が開→
閉となった瞬間には、スイッチ端子ＡとＤ点は同電位で
あるため、補償回路２に動作遅れがあったとしても、そ
の間は主スイッチ回路１の電圧降下を充分に補償できな
いのみで、不要なノイズを発生することはない。又、主
スイッチ回路１には本来、動作抵抗の充分低い素子を使
うため、補償できない期間の影響は殆んどない。
が与えらている場合には、主スイッチ回路１及び切替用
スイッチ回路４は閉となり、切替用スイッチ回路３は開
となるようにスイッチ駆動回路５により制御される。そ
の結果、補償回路２のフィードバック点Ｅはスイッチ端
子Ｂが選択されるため、補償回路２及び主スイッチ回路
１の動作により、スイッチ端子Ａ，Ｂの電位は等しく保
たれ、スイッチ端子Ａ，Ｂ間に電流が流れても電圧降下
は発生しない。一方、開／閉制御端子Ｃよりスイッチ回
路に開の指令が与えられている場合には、主スイッチ回
路１及び切替用スイッチ回路４は開となり、切替用スイ
ッチ回路３は閉となる。その結果、補償回路２のフィー
ドバック点Ｅは図中Ｄ点が選択されるため、スイッチ端
子ＡとＤ点が等電位となるよう動作する。このとき、主
スイッチ回路１及び切替用スイッチ回路４は開の状態で
あるため、スイッチ端子Ａ，Ｂ間は非常に高いインピー
ダンスとすることができる。なお、補償回路２のフィー
ドバック点Ｅの入力インピーダンスが充分高い場合に
は、切替用スイッチ回路３，４へは殆んど電流が流れな
いため、これら切替用スイッチ回路３，４による電圧降
下の影響は無視できる値である。主スイッチ回路が開→
閉となった瞬間には、スイッチ端子ＡとＤ点は同電位で
あるため、補償回路２に動作遅れがあったとしても、そ
の間は主スイッチ回路１の電圧降下を充分に補償できな
いのみで、不要なノイズを発生することはない。又、主
スイッチ回路１には本来、動作抵抗の充分低い素子を使
うため、補償できない期間の影響は殆んどない。
【０００７】
【実施例】以下図面を参照して実施例を説明する。図１
は本発明によるスイッチ回路の一実施例の構成図であ
り、図２と同一部分については同一符号を付して説明を
省略する。図１において、補償回路２はオペアンプ20の
反転入力端子への抵抗とツェナーダイオードとの接続が
ないことを除いて、図２と同様である。主スイッチ回路
１はＭＯＳＦＥＴ11，12からなり、その一端はスイッチ
端子Ｂへ、他端Ｄ点は補償回路２を介してスイッチ端子
Ａへ接続されている。なお、ソースは共通にして電源58
に、ゲートは夫々フォトカプラー52に接続される。補償
回路２のフィードバック点Ｅは切替用スイッチ回路３，
４を介してＤ点及びスイッチ端子Ｂへ接続されている。
なお、切替用スイッチ回路３，４は共にＭＯＳＦＥＴ3
1，32，41，42からなる。ここで切替用スイッチ回路３
を構成するＭＯＳＦＥＴ31，32はソースを共通にして電
源57に接続し、ゲートは夫々フォトカプラー51に、又、
ＭＯＳＦＥＴ31，32の各ドレインはＥ点，Ｄ点に接続さ
れている。同じく切替用スイッチ回路４を構成するＭＯ
ＳＦＥＴ41，42も素子構成は前記切替用スイッチ回路３
の場合と同様であり、各ソースは電源59に、又、ゲート
は夫々フォトカプラー53に、ＭＯＳＦＥＴ41，42の各ド
レインはＥ点，Ｂ点に接続されている。主スイッチ回路
１及び切替用スイッチ回路３，４を、開／閉制御端子Ｃ
の信号に応じて駆動するため、フォトカプラー51〜54，
抵抗54〜56，電源57〜59，反転回路60からなるスイッチ
駆動回路５を図のように接続する。
は本発明によるスイッチ回路の一実施例の構成図であ
り、図２と同一部分については同一符号を付して説明を
省略する。図１において、補償回路２はオペアンプ20の
反転入力端子への抵抗とツェナーダイオードとの接続が
ないことを除いて、図２と同様である。主スイッチ回路
１はＭＯＳＦＥＴ11，12からなり、その一端はスイッチ
端子Ｂへ、他端Ｄ点は補償回路２を介してスイッチ端子
Ａへ接続されている。なお、ソースは共通にして電源58
に、ゲートは夫々フォトカプラー52に接続される。補償
回路２のフィードバック点Ｅは切替用スイッチ回路３，
４を介してＤ点及びスイッチ端子Ｂへ接続されている。
なお、切替用スイッチ回路３，４は共にＭＯＳＦＥＴ3
1，32，41，42からなる。ここで切替用スイッチ回路３
を構成するＭＯＳＦＥＴ31，32はソースを共通にして電
源57に接続し、ゲートは夫々フォトカプラー51に、又、
ＭＯＳＦＥＴ31，32の各ドレインはＥ点，Ｄ点に接続さ
れている。同じく切替用スイッチ回路４を構成するＭＯ
ＳＦＥＴ41，42も素子構成は前記切替用スイッチ回路３
の場合と同様であり、各ソースは電源59に、又、ゲート
は夫々フォトカプラー53に、ＭＯＳＦＥＴ41，42の各ド
レインはＥ点，Ｂ点に接続されている。主スイッチ回路
１及び切替用スイッチ回路３，４を、開／閉制御端子Ｃ
の信号に応じて駆動するため、フォトカプラー51〜54，
抵抗54〜56，電源57〜59，反転回路60からなるスイッチ
駆動回路５を図のように接続する。
【０００８】次に作用について説明する。図１において
開／閉制御端子Ｃよりスイッチ回路に閉の指令が与えら
れると、フォトカプラー52，53がオン状態となるため、
電源58，59の電圧が、ＭＯＳＦＥＴ11，12，41，42のゲ
ート・ソース間に印加され、主スイッチ回路１及び切替
用スイッチ回路４は閉の状態となる。一方、フォトカプ
ラー51は反転回路60によってオフ状態となる。従って、
電源57の電圧はＭＯＳＦＥＴ31，32のゲート・ソース間
に印加されず、切替用スイッチ回路３は開の状態とな
る。この状態においては、補償回路２のフィードバック
端子Ｅ、即ち、オペアンプ20の反転入力端子は切替用ス
イッチ回路４を介してスイッチ端子Ｂに接続されている
ため、オペアンプ20はＭＯＳＦＥＴ21，22、電源27，2
8、ダイオード26，29と共に、スイッチ端子Ａ，Ｂ間の
電位を等しく保つ動作を行なう。その結果、スイッチ端
子Ａ，Ｂ間に電流が流れてもこの端子間に電圧降下は発
生しない。
開／閉制御端子Ｃよりスイッチ回路に閉の指令が与えら
れると、フォトカプラー52，53がオン状態となるため、
電源58，59の電圧が、ＭＯＳＦＥＴ11，12，41，42のゲ
ート・ソース間に印加され、主スイッチ回路１及び切替
用スイッチ回路４は閉の状態となる。一方、フォトカプ
ラー51は反転回路60によってオフ状態となる。従って、
電源57の電圧はＭＯＳＦＥＴ31，32のゲート・ソース間
に印加されず、切替用スイッチ回路３は開の状態とな
る。この状態においては、補償回路２のフィードバック
端子Ｅ、即ち、オペアンプ20の反転入力端子は切替用ス
イッチ回路４を介してスイッチ端子Ｂに接続されている
ため、オペアンプ20はＭＯＳＦＥＴ21，22、電源27，2
8、ダイオード26，29と共に、スイッチ端子Ａ，Ｂ間の
電位を等しく保つ動作を行なう。その結果、スイッチ端
子Ａ，Ｂ間に電流が流れてもこの端子間に電圧降下は発
生しない。
【０００９】一方、開／閉制御端子Ｃよりスイッチ回路
に開の指令が与えられると、フォトカプラー51がオン、
フォトカプラー52，53がオフとなるため、前述とは逆の
作用により切替用スイッチ回路３が閉、主スイッチ回路
１及び切替用スイッチ回路４が開の状態となる。その結
果、補償回路２のフィードバック点Ｅは切替用スイッチ
回路３を介してＤ点に接続されるため、スイッチ回路は
スイッチ端子ＡとＤ点が等電位となるよう動作する。こ
のとき、主スイッチ回路１及び切替用スイッチ回路４は
開の状態であるため、スイッチ端子Ａ，Ｂ間はＭＯＳＦ
ＥＴ11，12，41，42のオフ時のインピーダンスで決まる
非常に高いインピーダンスとすることができる。なお、
オペアンプ20の反転入力端子の入力インピーダンスは非
常に高いため、切替用スイッチ回路３，４を構成するＭ
ＯＳＦＥＴ31，32，41，42には電流が殆んど流れず、こ
れらの電圧降下の影響は無視できる値である。
に開の指令が与えられると、フォトカプラー51がオン、
フォトカプラー52，53がオフとなるため、前述とは逆の
作用により切替用スイッチ回路３が閉、主スイッチ回路
１及び切替用スイッチ回路４が開の状態となる。その結
果、補償回路２のフィードバック点Ｅは切替用スイッチ
回路３を介してＤ点に接続されるため、スイッチ回路は
スイッチ端子ＡとＤ点が等電位となるよう動作する。こ
のとき、主スイッチ回路１及び切替用スイッチ回路４は
開の状態であるため、スイッチ端子Ａ，Ｂ間はＭＯＳＦ
ＥＴ11，12，41，42のオフ時のインピーダンスで決まる
非常に高いインピーダンスとすることができる。なお、
オペアンプ20の反転入力端子の入力インピーダンスは非
常に高いため、切替用スイッチ回路３，４を構成するＭ
ＯＳＦＥＴ31，32，41，42には電流が殆んど流れず、こ
れらの電圧降下の影響は無視できる値である。
【００１０】開／閉制御端子Ｃの指令によりスイッチ回
路が開→閉となった瞬間には、スイッチ端子ＡとＤ点は
同電位であるため、補償回路２に動作遅れがあったとし
てもその間は主スイッチ回路１の電圧降下を充分に補償
できないのみで、不要なノイズを発生することはない。
又、スイッチ回路１を構成するＭＯＳＦＥＴ11，12は本
来動作抵抗の充分低い素子であるため、電圧降下を補償
できない期間の影響は殆んどない。上記実施例によれ
ば、閉路時の電圧降下は殆んど発生せず、開路時のイン
ピーダンスが非常に高く、かつ開→閉切替時のノイズも
発生しない理想的なスイッチ回路を実現できる。
路が開→閉となった瞬間には、スイッチ端子ＡとＤ点は
同電位であるため、補償回路２に動作遅れがあったとし
てもその間は主スイッチ回路１の電圧降下を充分に補償
できないのみで、不要なノイズを発生することはない。
又、スイッチ回路１を構成するＭＯＳＦＥＴ11，12は本
来動作抵抗の充分低い素子であるため、電圧降下を補償
できない期間の影響は殆んどない。上記実施例によれ
ば、閉路時の電圧降下は殆んど発生せず、開路時のイン
ピーダンスが非常に高く、かつ開→閉切替時のノイズも
発生しない理想的なスイッチ回路を実現できる。
【００１１】上記実施例では主スイッチ回路１にＭＯＳ
ＦＥＴ11，12を用いているが、これを機械式のスイッチ
（リレー）や逆並列に接続したサイリスタや双方向サイ
リスタや通常のＦＥＴに置き換えても、スイッチ駆動回
路５を若干修正するのみで、同様の作用，効果が得られ
る。又、上記各実施例では補償回路２のオペアンプ20で
ＭＯＳＦＥＴ21，22を駆動しているが、このＭＯＳＦＥ
Ｔ21，22に代えて電流増幅率の高いトランジスタや、Ｆ
ＥＴとトランジスタをダーリントン接続したエミッタフ
ォロワ回路を用いても同様の作用，効果が得られる。
ＦＥＴ11，12を用いているが、これを機械式のスイッチ
（リレー）や逆並列に接続したサイリスタや双方向サイ
リスタや通常のＦＥＴに置き換えても、スイッチ駆動回
路５を若干修正するのみで、同様の作用，効果が得られ
る。又、上記各実施例では補償回路２のオペアンプ20で
ＭＯＳＦＥＴ21，22を駆動しているが、このＭＯＳＦＥ
Ｔ21，22に代えて電流増幅率の高いトランジスタや、Ｆ
ＥＴとトランジスタをダーリントン接続したエミッタフ
ォロワ回路を用いても同様の作用，効果が得られる。
【００１２】
【発明の効果】以上説明したように、本発明によれば主
スイッチ回路と補償回路を直列に接続し、補償回路のフ
ィードバック点を第１，第２の切替用スイッチ回路で切
替える構成としたので、閉路時の電圧降下をほぼ零とな
るよう補償し、一方、開路時のインピーダンスが非常に
高く、かつ補償回路の動作遅れによるノイズが発生しな
い理想的なスイッチ回路を提供することができる。
スイッチ回路と補償回路を直列に接続し、補償回路のフ
ィードバック点を第１，第２の切替用スイッチ回路で切
替える構成としたので、閉路時の電圧降下をほぼ零とな
るよう補償し、一方、開路時のインピーダンスが非常に
高く、かつ補償回路の動作遅れによるノイズが発生しな
い理想的なスイッチ回路を提供することができる。
【図１】本発明によるスイッチ回路の一実施例の構成
図。
図。
【図２】従来のスイッチ回路構成例図。
１ 主スイッチ回路 ２ 電圧降下補償回路 ３，４ 切替用スイッチ回路 ５ スイッチ駆動回路 11，12，21，22，31，32，41，42 ＭＯＳＦＥＴ 20 オペアンプ 26，29 ダイオード 27，28，57，58，59 電源 51，52，53 フォトカプラー 60 反転回路 Ａ，Ｂ スイッチ端子 Ｃ 開／閉制御端子
フロントページの続き (56)参考文献 特開 昭62−235814（ＪＰ，Ａ) 特開 昭54−853（ＪＰ，Ａ) 特開 昭53−86559（ＪＰ，Ａ) 特開 平２−280521（ＪＰ，Ａ) 実開 昭59−125140（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H01H 9/54 - 9/56
Claims (1)
- 【請求項１】 非反転入力端子を入力端子に接続し、反
転入力端子をフィードバック端子とする演算増幅器を有
する電圧降下補償回路と、前記電圧降下補償回路と直列
に接続して出力端子となる主スイッチ回路と、前記電圧
降下補償回路のフィードバック端子に１端が接続され他
端を主スイッチ回路の入力側及び出力側に接続された切
替用の第１，第２の各スイッチ回路と、前記主スイッチ
及び第１，第２の各スイッチに切替信号を与えるスイッ
チ駆動回路とを備えたことを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04134197A JP3113062B2 (ja) | 1992-04-27 | 1992-04-27 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04134197A JP3113062B2 (ja) | 1992-04-27 | 1992-04-27 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304449A JPH05304449A (ja) | 1993-11-16 |
| JP3113062B2 true JP3113062B2 (ja) | 2000-11-27 |
Family
ID=15122704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04134197A Expired - Fee Related JP3113062B2 (ja) | 1992-04-27 | 1992-04-27 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113062B2 (ja) |
-
1992
- 1992-04-27 JP JP04134197A patent/JP3113062B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304449A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332265B2 (ja) | ターンオフスルーレートを制御する高電位側ドライバ回路及び方法 | |
| US5378932A (en) | Level shifting circuit | |
| US4952827A (en) | Circuit arrangement for controlling the load current in a power MOSFET | |
| US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
| JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
| US5021747A (en) | Symmetrical variable impedance apparatus employing MOS transistors | |
| JPH05265578A (ja) | 切換可能な電圧ジェネレータ及び演算増幅器 | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JP3089873B2 (ja) | 出力回路 | |
| JP3113062B2 (ja) | スイッチ回路 | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| JP2679495B2 (ja) | 半導体回路 | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JPH03232316A (ja) | スパイク電流を減少させたｃｍｏｓスイッチドライバ | |
| JPS6072405A (ja) | 線形増幅器出力段回路 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH0879036A (ja) | スイッチ回路 | |
| JPH01268311A (ja) | 出力回路 | |
| KR950002725B1 (ko) | 3상태 출력버퍼 | |
| JP3511741B2 (ja) | 圧電アクチュエータ用駆動装置 | |
| JPH06236812A (ja) | 駆動回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |