JP3511741B2 - 圧電アクチュエータ用駆動装置 - Google Patents
圧電アクチュエータ用駆動装置Info
- Publication number
- JP3511741B2 JP3511741B2 JP18597995A JP18597995A JP3511741B2 JP 3511741 B2 JP3511741 B2 JP 3511741B2 JP 18597995 A JP18597995 A JP 18597995A JP 18597995 A JP18597995 A JP 18597995A JP 3511741 B2 JP3511741 B2 JP 3511741B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric actuator
- charging
- voltage
- semiconductor element
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、精密位置決め等に
用いられる圧電アクチュエータを駆動する圧電アクチュ
エータ用駆動装置に関するものである。
用いられる圧電アクチュエータを駆動する圧電アクチュ
エータ用駆動装置に関するものである。
【０００２】
【従来の技術】精密位置決め等に用いられる圧電アクチ
ュエータの伸縮量（変位量）を印加電圧により制御する
場合、図３に示すようにヒステリシスが発生し、精度の
高い変位量制御を行うことが難しい。
ュエータの伸縮量（変位量）を印加電圧により制御する
場合、図３に示すようにヒステリシスが発生し、精度の
高い変位量制御を行うことが難しい。
【０００３】一方、圧電アクチュエータの変位量制御を
注入電荷量により制御する場合、図４に示すようにヒス
テリシスが発生しない。このため、従来からこの方法が
採用されていた（特開平１−９９２７０号公報、特開平
２−２０２３８４号公報参照）。しかし、これらの方法
には、圧電アクチュエータの応答遅れやチャタリングが
発生し、高速で精度の高い変位量制御を行うことが困難
であるという問題があった。
注入電荷量により制御する場合、図４に示すようにヒス
テリシスが発生しない。このため、従来からこの方法が
採用されていた（特開平１−９９２７０号公報、特開平
２−２０２３８４号公報参照）。しかし、これらの方法
には、圧電アクチュエータの応答遅れやチャタリングが
発生し、高速で精度の高い変位量制御を行うことが困難
であるという問題があった。
【０００４】そこで、図５に示す圧電アクチュエータ用
駆動装置が提案されている（特開平５−１１１２６６号
公報参照）。この従来の圧電アクチュエータ用駆動装置
は、圧電アクチュエータ１への充電電流Ｉcha を調整す
る充電電流調整回路１５を圧電アクチュエータ１の電位
にフローティングさせており、これにより、大きな振幅
が要求される圧電アクチュエータ用の駆動装置を実現し
ている。また、信号系回路６、７、８、９、１１からの
信号を、高電位まで変動する充電電流調整回路１５へ伝
達するために、フォトカプラ２７を用いた充電信号伝達
回路１３を利用している。また、フォトカプラ２７や充
電電流調整用半導体素子としてのＦＥＴ１９の温度特性
を補正するために、現実に圧電アクチュエータ１に流れ
ている電流を電流検出抵抗４及び充電電流検出回路１７
により検出し、この検出電流値と正の半波整流回路９を
介して伝達されてきた目標電流値とをリニア集積回路す
なわち充電電流制御用増幅回路１１により比較し、検出
電流値の目標電流値からの偏差に基づいて圧電アクチュ
エータ１に対する安定した充電制御を行っている。一
方、圧電アクチュエータ１の放電制御については、正の
半波整流回路９、充電電流制御用増幅回路１１、充電信
号伝達回路１３、充電電流調整回路１５及び充電電流検
出回路１７とそれぞれ略同様に構成された負信号反転半
波整流回路１０、放電電流制御用増幅回路１２、放電信
号伝達回路１４、放電電流調整回路１６及び放電電流検
出回路１８などによって行われるよう構成されている。
駆動装置が提案されている（特開平５−１１１２６６号
公報参照）。この従来の圧電アクチュエータ用駆動装置
は、圧電アクチュエータ１への充電電流Ｉcha を調整す
る充電電流調整回路１５を圧電アクチュエータ１の電位
にフローティングさせており、これにより、大きな振幅
が要求される圧電アクチュエータ用の駆動装置を実現し
ている。また、信号系回路６、７、８、９、１１からの
信号を、高電位まで変動する充電電流調整回路１５へ伝
達するために、フォトカプラ２７を用いた充電信号伝達
回路１３を利用している。また、フォトカプラ２７や充
電電流調整用半導体素子としてのＦＥＴ１９の温度特性
を補正するために、現実に圧電アクチュエータ１に流れ
ている電流を電流検出抵抗４及び充電電流検出回路１７
により検出し、この検出電流値と正の半波整流回路９を
介して伝達されてきた目標電流値とをリニア集積回路す
なわち充電電流制御用増幅回路１１により比較し、検出
電流値の目標電流値からの偏差に基づいて圧電アクチュ
エータ１に対する安定した充電制御を行っている。一
方、圧電アクチュエータ１の放電制御については、正の
半波整流回路９、充電電流制御用増幅回路１１、充電信
号伝達回路１３、充電電流調整回路１５及び充電電流検
出回路１７とそれぞれ略同様に構成された負信号反転半
波整流回路１０、放電電流制御用増幅回路１２、放電信
号伝達回路１４、放電電流調整回路１６及び放電電流検
出回路１８などによって行われるよう構成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の圧電アクチュエータ用駆動装置には、以下の３つの
問題点がある。
来の圧電アクチュエータ用駆動装置には、以下の３つの
問題点がある。
【０００６】 第１の問題点
個々のフォトカプラ２７、３８（フォトカプラ３８は放
電信号伝達回路１４の構成要素である。）によって特性
に「ばらつき」がある。例えば、あるフォトカプラ２
７、３８では、充電電流制御用増幅回路１１、放電電流
制御用増幅回路１２から発光ダイオード２７ｂ、３８ｂ
に１０ｍＡの１次電流が流れるとフォトトランジスタ２
７ａ、３８ａに１０ｍＡの２次電流が流れるが、別のフ
ォトカプラ２７、３８では、発光ダイオード２７ｂ、３
８ｂに１０ｍＡの１次電流が流れるとフォトトランジス
タ２７ａ、３８ａに１２ｍＡの２次電流が流れる場合が
ある。また、充電電流調整用半導体素子としてのＦＥＴ
１９及び放電電流調整用半導体素子としてのＦＥＴ３０
についても個々のＦＥＴ１９、３０によって特性に「ば
らつき」がある。例えば、あるＦＥＴ１９、３０では、
ゲート・ソース間電圧ＶGSが３Ｖのときドレイン電流Ｉ
D は１００ｍＡとなるが、別のＦＥＴ１９、３０では、
ゲート・ソース間電圧ＶGSが３Ｖのときドレイン電流Ｉ
D が２００ｍＡとなる場合がある。
電信号伝達回路１４の構成要素である。）によって特性
に「ばらつき」がある。例えば、あるフォトカプラ２
７、３８では、充電電流制御用増幅回路１１、放電電流
制御用増幅回路１２から発光ダイオード２７ｂ、３８ｂ
に１０ｍＡの１次電流が流れるとフォトトランジスタ２
７ａ、３８ａに１０ｍＡの２次電流が流れるが、別のフ
ォトカプラ２７、３８では、発光ダイオード２７ｂ、３
８ｂに１０ｍＡの１次電流が流れるとフォトトランジス
タ２７ａ、３８ａに１２ｍＡの２次電流が流れる場合が
ある。また、充電電流調整用半導体素子としてのＦＥＴ
１９及び放電電流調整用半導体素子としてのＦＥＴ３０
についても個々のＦＥＴ１９、３０によって特性に「ば
らつき」がある。例えば、あるＦＥＴ１９、３０では、
ゲート・ソース間電圧ＶGSが３Ｖのときドレイン電流Ｉ
D は１００ｍＡとなるが、別のＦＥＴ１９、３０では、
ゲート・ソース間電圧ＶGSが３Ｖのときドレイン電流Ｉ
D が２００ｍＡとなる場合がある。
【０００７】このため、このような素子２７、３８、１
９、３０の「ばらつき」により、個々の圧電アクチュエ
ータ用駆動装置によって圧電アクチュエータ１に流れる
電流量に「ばらつき」が生じ、このような電流量の「ば
らつき」を解消するためには、素子２７、３８、１９、
３０の「ばらつき」を補正するための調整を行う必要が
ある。そして、このような調整を行うことにより、装置
が高コストになる。
９、３０の「ばらつき」により、個々の圧電アクチュエ
ータ用駆動装置によって圧電アクチュエータ１に流れる
電流量に「ばらつき」が生じ、このような電流量の「ば
らつき」を解消するためには、素子２７、３８、１９、
３０の「ばらつき」を補正するための調整を行う必要が
ある。そして、このような調整を行うことにより、装置
が高コストになる。
【０００８】 第２の問題点
上述したように、フォトカプラ２７、３８やＦＥＴ１
９、３０の温度特性を補正するために、現実に圧電アク
チュエータ１に流れている電流を電流検出抵抗４と充電
電流検出回路１７又は放電電流検出回路１８とにより検
出し、この検出電流値と正の半波整流回路９を介して伝
達されてきた目標電流値とを充電電流制御用増幅回路１
１により比較するとともに、上記検出電流値と負信号反
転半波整流回路１０を介して伝達されてきた目標電流値
とを放電電流制御用増幅回路１２により比較し、検出電
流値の目標電流値からの偏差に基づいて圧電アクチュエ
ータ１の充放電制御を行っている。
９、３０の温度特性を補正するために、現実に圧電アク
チュエータ１に流れている電流を電流検出抵抗４と充電
電流検出回路１７又は放電電流検出回路１８とにより検
出し、この検出電流値と正の半波整流回路９を介して伝
達されてきた目標電流値とを充電電流制御用増幅回路１
１により比較するとともに、上記検出電流値と負信号反
転半波整流回路１０を介して伝達されてきた目標電流値
とを放電電流制御用増幅回路１２により比較し、検出電
流値の目標電流値からの偏差に基づいて圧電アクチュエ
ータ１の充放電制御を行っている。
【０００９】しかし、上記から明らかなように温度特性
の補正のために多くの素子、回路を用いていることか
ら、圧電アクチュエータ１を高周波駆動する場合に、各
素子、各回路の応答遅れと圧電アクチュエータ１のイン
ピーダンスの「ばらつき」から装置が発振しやすいとい
う問題が生じる。
の補正のために多くの素子、回路を用いていることか
ら、圧電アクチュエータ１を高周波駆動する場合に、各
素子、各回路の応答遅れと圧電アクチュエータ１のイン
ピーダンスの「ばらつき」から装置が発振しやすいとい
う問題が生じる。
【００１０】 第３の問題点
圧電アクチュエータ１は容量性負荷であるため、精密位
置決め等のリニア駆動をしようとすると、ＦＥＴ１９、
３０は能動領域（リニア領域）で使用する必要がある。
例えば、圧電アクチュエータ１の駆動電圧が０〜１００
Ｖであるとすると、精密位置決めのためには圧電アクチ
ュエータ１に対し０〜１００Ｖの範囲で任意の電圧を印
加し且つその印加電圧を保持しなければならない。すな
わち、高圧直流電源５から圧電アクチュエータ１に電荷
を注入しようとする際、圧電アクチュエータ１の印加電
圧が０Ｖ近傍であるときには、ＦＥＴ１９に約１００Ｖ
の電圧を印加しつつ充電電流Ｉcha を流さなければなら
ない。また、圧電アクチュエータ１の印加電圧が１００
Ｖ近傍であるときには、ＦＥＴ３０に約１００Ｖの電圧
を印加しつつ放電電流Ｉdis を流さなければならない。
置決め等のリニア駆動をしようとすると、ＦＥＴ１９、
３０は能動領域（リニア領域）で使用する必要がある。
例えば、圧電アクチュエータ１の駆動電圧が０〜１００
Ｖであるとすると、精密位置決めのためには圧電アクチ
ュエータ１に対し０〜１００Ｖの範囲で任意の電圧を印
加し且つその印加電圧を保持しなければならない。すな
わち、高圧直流電源５から圧電アクチュエータ１に電荷
を注入しようとする際、圧電アクチュエータ１の印加電
圧が０Ｖ近傍であるときには、ＦＥＴ１９に約１００Ｖ
の電圧を印加しつつ充電電流Ｉcha を流さなければなら
ない。また、圧電アクチュエータ１の印加電圧が１００
Ｖ近傍であるときには、ＦＥＴ３０に約１００Ｖの電圧
を印加しつつ放電電流Ｉdis を流さなければならない。
【００１１】従って、モータやソレノイドなどの誘導性
負荷を駆動するときのようにＦＥＴ等のスイッチング素
子を飽和領域（スイッチング領域）で使用する場合と比
較して、ＦＥＴ１９、３０に大きな損失容量が必要とさ
れる。さらに、圧電アクチュエータ１を高周波駆動しよ
うとした場合、ＦＥＴ１９、３０により一層大きな損失
容量が必要とされる。
負荷を駆動するときのようにＦＥＴ等のスイッチング素
子を飽和領域（スイッチング領域）で使用する場合と比
較して、ＦＥＴ１９、３０に大きな損失容量が必要とさ
れる。さらに、圧電アクチュエータ１を高周波駆動しよ
うとした場合、ＦＥＴ１９、３０により一層大きな損失
容量が必要とされる。
【００１２】そこで、ＦＥＴの損失容量を増大させるた
めに、図６に示すように複数のパワーＭＯＳＦＥＴＴ
1 、Ｔ2 、……、Ｔn を並列駆動することが考えられ
る。なお、パワーＭＯＳＦＥＴＴ1 、Ｔ2 、……、Ｔn
の代わりに、バイポーラトランジスタ又はＩＧＢＴなど
を用いることも考えられる。
めに、図６に示すように複数のパワーＭＯＳＦＥＴＴ
1 、Ｔ2 、……、Ｔn を並列駆動することが考えられ
る。なお、パワーＭＯＳＦＥＴＴ1 、Ｔ2 、……、Ｔn
の代わりに、バイポーラトランジスタ又はＩＧＢＴなど
を用いることも考えられる。
【００１３】周知のように、パワーＭＯＳＦＥＴは温度
上昇に伴いオン抵抗ＲDS(ON)が増大する特性を有する。
従って、パワーＭＯＳＦＥＴをオン・オフ動作すなわち
飽和領域（スイッチング領域）で動作させる場合、複数
のパワーＭＯＳＦＥＴの特性の「ばらつき」により、あ
るパワーＭＯＳＦＥＴに電流が集中して流れようとして
も、当該パワーＭＯＳＦＥＴの電力損失（＝ＩD 2×Ｒ
DS(ON)、ただし、ＩD ：ドレイン電流）によって当該パ
ワーＭＯＳＦＥＴの温度が上昇し、オン抵抗ＲDS (ON)が
増大するため、当該パワーＭＯＳＦＥＴのドレイン電流
ＩD が減少し、このため、当該パワーＭＯＳＦＥＴに電
流が集中して流れることはなくなる。このことから、複
数のパワーＭＯＳＦＥＴを並列駆動することによって損
失容量を増大させることが可能となる。
上昇に伴いオン抵抗ＲDS(ON)が増大する特性を有する。
従って、パワーＭＯＳＦＥＴをオン・オフ動作すなわち
飽和領域（スイッチング領域）で動作させる場合、複数
のパワーＭＯＳＦＥＴの特性の「ばらつき」により、あ
るパワーＭＯＳＦＥＴに電流が集中して流れようとして
も、当該パワーＭＯＳＦＥＴの電力損失（＝ＩD 2×Ｒ
DS(ON)、ただし、ＩD ：ドレイン電流）によって当該パ
ワーＭＯＳＦＥＴの温度が上昇し、オン抵抗ＲDS (ON)が
増大するため、当該パワーＭＯＳＦＥＴのドレイン電流
ＩD が減少し、このため、当該パワーＭＯＳＦＥＴに電
流が集中して流れることはなくなる。このことから、複
数のパワーＭＯＳＦＥＴを並列駆動することによって損
失容量を増大させることが可能となる。
【００１４】しかしながら、圧電アクチュエータ用駆動
装置のようにパワーＭＯＳＦＥＴを能動領域（リニア領
域）で使用する場合には、ドレイン電流ＩD は、飽和領
域での動作時におけるオン抵抗ＲDS(ON)とは無関係にゲ
ート・ソース間電圧ＶGSによって決定されるようにな
る。従って、複数のパワーＭＯＳＦＥＴの特性に「ばら
つき」がある場合、あるパワーＭＯＳＦＥＴのドレイン
電流ＩD が他のパワーＭＯＳＦＥＴのドレイン電流ＩD
と比べ大きくなり、しかも、上述したように１００Ｖ程
度の大きなドレイン電圧ＶD も印加されることから、当
該パワーＭＯＳＦＥＴに電力集中（ＩD ×ＶD ）が発生
する。
装置のようにパワーＭＯＳＦＥＴを能動領域（リニア領
域）で使用する場合には、ドレイン電流ＩD は、飽和領
域での動作時におけるオン抵抗ＲDS(ON)とは無関係にゲ
ート・ソース間電圧ＶGSによって決定されるようにな
る。従って、複数のパワーＭＯＳＦＥＴの特性に「ばら
つき」がある場合、あるパワーＭＯＳＦＥＴのドレイン
電流ＩD が他のパワーＭＯＳＦＥＴのドレイン電流ＩD
と比べ大きくなり、しかも、上述したように１００Ｖ程
度の大きなドレイン電圧ＶD も印加されることから、当
該パワーＭＯＳＦＥＴに電力集中（ＩD ×ＶD ）が発生
する。
【００１５】具体的には、入力電圧ＶINに対する複数の
パワーＭＯＳＦＥＴＴ1 、Ｔ2 、……、Ｔn のゲート・
ソース間電圧ＶGSに対するドレイン電流特性がＴ1 ＞Ｔ
2 ＞……＞Ｔn であるとすると、ドレイン電流ＩD1、Ｉ
D2、……、ＩDnはＩD1＞ＩD2＞……＞ＩDnとなり、パワ
ーＭＯＳＦＥＴＴ1 に電力集中が発生する。
パワーＭＯＳＦＥＴＴ1 、Ｔ2 、……、Ｔn のゲート・
ソース間電圧ＶGSに対するドレイン電流特性がＴ1 ＞Ｔ
2 ＞……＞Ｔn であるとすると、ドレイン電流ＩD1、Ｉ
D2、……、ＩDnはＩD1＞ＩD2＞……＞ＩDnとなり、パワ
ーＭＯＳＦＥＴＴ1 に電力集中が発生する。
【００１６】また、ドレイン電流ＩD の過渡現象時にお
いても、上記と同様な電力集中が発生する。すなわち、
仮に、パワーＭＯＳＦＥＴＴ1 はゲート・ソース間電圧
ＶGSが２Ｖ以下になるとオフし、他のパワーＭＯＳＦＥ
ＴＴ2 はゲート・ソース間電圧ＶGSが３Ｖ以下になると
オフするものとすると、入力電圧ＶINの低下時には、パ
ワーＭＯＳＦＥＴＴ2 が先にオフし、その後パワーＭＯ
ＳＦＥＴＴ1 が遅れてオフする。また、入力電圧ＶINの
上昇時には、パワーＭＯＳＦＥＴＴ1 が先にオンし、そ
の後パワーＭＯＳＦＥＴＴ2 が遅れてオンする。従っ
て、パワーＭＯＳＦＥＴＴ1 に電力集中が発生する。
いても、上記と同様な電力集中が発生する。すなわち、
仮に、パワーＭＯＳＦＥＴＴ1 はゲート・ソース間電圧
ＶGSが２Ｖ以下になるとオフし、他のパワーＭＯＳＦＥ
ＴＴ2 はゲート・ソース間電圧ＶGSが３Ｖ以下になると
オフするものとすると、入力電圧ＶINの低下時には、パ
ワーＭＯＳＦＥＴＴ2 が先にオフし、その後パワーＭＯ
ＳＦＥＴＴ1 が遅れてオフする。また、入力電圧ＶINの
上昇時には、パワーＭＯＳＦＥＴＴ1 が先にオンし、そ
の後パワーＭＯＳＦＥＴＴ2 が遅れてオンする。従っ
て、パワーＭＯＳＦＥＴＴ1 に電力集中が発生する。
【００１７】本発明は、これらの問題点にかんがみなさ
れたものであり、回路素子の特性の「ばらつき」を補正
するための調整を不要にするとともに装置の発振を防止
し、さらに、損失容量の増大を図りつつ電力集中を防止
することを目的とする。
れたものであり、回路素子の特性の「ばらつき」を補正
するための調整を不要にするとともに装置の発振を防止
し、さらに、損失容量の増大を図りつつ電力集中を防止
することを目的とする。
【００１８】
【課題を解決するための手段】請求項１では、圧電アク
チュエータに対する充電路であって、並列接続された複
数の充電路要素から構成される充電路と、前記各々の充
電路要素途中に設けられた充電電流調整用半導体素子
と、前記充電電流調整用半導体素子に流れる充電電流を
検出する充電電流検出抵抗と、前記充電電流検出抵抗の
端子電圧と、前記圧電アクチュエータの伸縮値とその目
標値との偏差を示す偏差電圧とを入力し、前記端子電圧
を前記偏差電圧に一致させるべく、前記充電電流調整用
半導体素子を能動領域で動作させる充電用半導体素子制
御手段と、前記圧電アクチュエータに対する放電路であ
って、並列接続された複数の放電路要素から構成される
放電路と、前記各々の放電路要素途中に設けられた放電
電流調整用半導体素子と、前記放電電流調整用半導体素
子に流れる放電電流を検出する放電電流検出抵抗と、前
記放電電流検出抵抗の端子電圧と、前記圧電アクチュエ
ータの伸縮値とその目標値との偏差を示す偏差電圧とを
入力し、前記端子電圧を前記偏差電圧に一致させるべ
く、前記放電電流調整用半導体素子を能動領域で動作さ
せる放電用半導体素子制御手段と、を備えることを特徴
とする圧電アクチュエータ用駆動装置を採用する。
チュエータに対する充電路であって、並列接続された複
数の充電路要素から構成される充電路と、前記各々の充
電路要素途中に設けられた充電電流調整用半導体素子
と、前記充電電流調整用半導体素子に流れる充電電流を
検出する充電電流検出抵抗と、前記充電電流検出抵抗の
端子電圧と、前記圧電アクチュエータの伸縮値とその目
標値との偏差を示す偏差電圧とを入力し、前記端子電圧
を前記偏差電圧に一致させるべく、前記充電電流調整用
半導体素子を能動領域で動作させる充電用半導体素子制
御手段と、前記圧電アクチュエータに対する放電路であ
って、並列接続された複数の放電路要素から構成される
放電路と、前記各々の放電路要素途中に設けられた放電
電流調整用半導体素子と、前記放電電流調整用半導体素
子に流れる放電電流を検出する放電電流検出抵抗と、前
記放電電流検出抵抗の端子電圧と、前記圧電アクチュエ
ータの伸縮値とその目標値との偏差を示す偏差電圧とを
入力し、前記端子電圧を前記偏差電圧に一致させるべ
く、前記放電電流調整用半導体素子を能動領域で動作さ
せる放電用半導体素子制御手段と、を備えることを特徴
とする圧電アクチュエータ用駆動装置を採用する。
【００１９】請求項２では、前記各々の充電電流調整用
半導体素子は、直流電源の正側端子と前記圧電アクチュ
エータとの間に接続され、また、前記各々の放電電流調
整用半導体素子は、他の直流電源の負側端子と前記圧電
アクチュエータとの間に接続されていることを特徴とす
る請求項１に記載の圧電アクチュエータ用駆動装置を採
用する。
半導体素子は、直流電源の正側端子と前記圧電アクチュ
エータとの間に接続され、また、前記各々の放電電流調
整用半導体素子は、他の直流電源の負側端子と前記圧電
アクチュエータとの間に接続されていることを特徴とす
る請求項１に記載の圧電アクチュエータ用駆動装置を採
用する。
【００２０】請求項３では、前記各々の充電電流調整用
半導体素子は、直流電源の正側端子と前記圧電アクチュ
エータとの間に接続され、また、前記各々の放電電流調
整用半導体素子は、一端が前記圧電アクチュエータに接
続されるとともに他端がアースされていることを特徴と
する請求項１に記載の圧電アクチュエータ用駆動装置を
採用する。
半導体素子は、直流電源の正側端子と前記圧電アクチュ
エータとの間に接続され、また、前記各々の放電電流調
整用半導体素子は、一端が前記圧電アクチュエータに接
続されるとともに他端がアースされていることを特徴と
する請求項１に記載の圧電アクチュエータ用駆動装置を
採用する。
【００２１】請求項４では、前記各々の充電電流調整用
半導体素子は、一端が前記圧電アクチュエータに接続さ
れるとともに他端がアースされ、また、前記各々の放電
電流調整用半導体素子は、直流電源の負側端子と前記圧
電アクチュエータとの間に接続されていることを特徴と
する請求項１に記載の圧電アクチュエータ用駆動装置を
採用する。
半導体素子は、一端が前記圧電アクチュエータに接続さ
れるとともに他端がアースされ、また、前記各々の放電
電流調整用半導体素子は、直流電源の負側端子と前記圧
電アクチュエータとの間に接続されていることを特徴と
する請求項１に記載の圧電アクチュエータ用駆動装置を
採用する。
【００２２】請求項５では、前記充電電流調整用半導体
素子及び放電電流調整用半導体素子はそれぞれパワーＭ
ＯＳＦＥＴであり、また、前記充電用半導体素子制御手
段及び放電用半導体素子制御手段は、それぞれ、前記パ
ワーＭＯＳＦＥＴのゲート電圧を制御するオペレーショ
ンアンプであることを特徴とする請求項１〜４のいずれ
かに記載の圧電アクチュエータ用駆動装置を採用する。
素子及び放電電流調整用半導体素子はそれぞれパワーＭ
ＯＳＦＥＴであり、また、前記充電用半導体素子制御手
段及び放電用半導体素子制御手段は、それぞれ、前記パ
ワーＭＯＳＦＥＴのゲート電圧を制御するオペレーショ
ンアンプであることを特徴とする請求項１〜４のいずれ
かに記載の圧電アクチュエータ用駆動装置を採用する。
【００２３】
【発明の作用効果】請求項１に係る圧電アクチュエータ
用駆動装置において、充電用半導体素子制御手段は、充
電電流検出抵抗の端子電圧と、圧電アクチュエータの伸
縮値とその目標値との偏差を示す偏差電圧とを入力し、
端子電圧を偏差電圧に一致させるべく、換言すると、充
電電流調整用半導体素子に流れる充電電流を偏差に応じ
た値に一致させるべく、充電電流調整用半導体素子を能
動領域で動作させる。また、放電用半導体素子制御手段
は、放電電流検出抵抗の端子電圧と、圧電アクチュエー
タの伸縮値とその目標値との偏差を示す偏差電圧とを入
力し、端子電圧を偏差電圧に一致させるべく、換言する
と、放電電流調整用半導体素子に流れる放電電流を偏差
に応じた値に一致させるべく、放電電流調整用半導体素
子を能動領域で動作させる。このため、従来の場合に
は、個々の圧電アクチュエータ用駆動装置において、そ
の使用する素子の「ばらつき」に起因する充電電流量及
び放電電流量の「ばらつき」を補正するための調整作業
が必要であったが、本発明の場合は、この調整作業が不
要となる。
用駆動装置において、充電用半導体素子制御手段は、充
電電流検出抵抗の端子電圧と、圧電アクチュエータの伸
縮値とその目標値との偏差を示す偏差電圧とを入力し、
端子電圧を偏差電圧に一致させるべく、換言すると、充
電電流調整用半導体素子に流れる充電電流を偏差に応じ
た値に一致させるべく、充電電流調整用半導体素子を能
動領域で動作させる。また、放電用半導体素子制御手段
は、放電電流検出抵抗の端子電圧と、圧電アクチュエー
タの伸縮値とその目標値との偏差を示す偏差電圧とを入
力し、端子電圧を偏差電圧に一致させるべく、換言する
と、放電電流調整用半導体素子に流れる放電電流を偏差
に応じた値に一致させるべく、放電電流調整用半導体素
子を能動領域で動作させる。このため、従来の場合に
は、個々の圧電アクチュエータ用駆動装置において、そ
の使用する素子の「ばらつき」に起因する充電電流量及
び放電電流量の「ばらつき」を補正するための調整作業
が必要であったが、本発明の場合は、この調整作業が不
要となる。
【００２４】また、充電用半導体素子制御手段には充電
電流検出抵抗の端子電圧が入力されるとともに放電用半
導体素子制御手段には放電電流検出抵抗の端子電圧が入
力される。このため、従来の場合には、フィードバック
ループ回路として多くの素子、回路を用いていたため装
置の発振が発生していたが、本発明の場合には、極めて
簡素な構成であるため装置の発振を防止できる。
電流検出抵抗の端子電圧が入力されるとともに放電用半
導体素子制御手段には放電電流検出抵抗の端子電圧が入
力される。このため、従来の場合には、フィードバック
ループ回路として多くの素子、回路を用いていたため装
置の発振が発生していたが、本発明の場合には、極めて
簡素な構成であるため装置の発振を防止できる。
【００２５】また、複数の充電電流調整用半導体素子及
び放電電流調整用半導体素子は、能動領域で動作される
ものである。従って、これらの半導体素子を図６に示し
たように単に並列駆動するようにした場合には、上述し
たように特性の「ばらつき」によって電力集中が発生す
る。しかし、本発明の場合、これらの半導体素子には、
圧電アクチュエータの伸縮値とその目標値との偏差に応
じた充電電流又は放電電流が流れるため、特性に「ばら
つき」があっても電力集中が発生することはない。従っ
て、損失容量の増大を図りつつ電力集中を防止すること
ができる。
び放電電流調整用半導体素子は、能動領域で動作される
ものである。従って、これらの半導体素子を図６に示し
たように単に並列駆動するようにした場合には、上述し
たように特性の「ばらつき」によって電力集中が発生す
る。しかし、本発明の場合、これらの半導体素子には、
圧電アクチュエータの伸縮値とその目標値との偏差に応
じた充電電流又は放電電流が流れるため、特性に「ばら
つき」があっても電力集中が発生することはない。従っ
て、損失容量の増大を図りつつ電力集中を防止すること
ができる。
【００２６】請求項２に係る圧電アクチュエータ用駆動
装置は、圧電アクチュエータを正負の電圧で駆動する場
合、請求項３に係る圧電アクチュエータ用駆動装置は、
圧電アクチュエータを正の電圧で駆動する場合、請求項
４に係る圧電アクチュエータ用駆動装置は、圧電アクチ
ュエータを負の電圧で駆動する場合に対応している。
装置は、圧電アクチュエータを正負の電圧で駆動する場
合、請求項３に係る圧電アクチュエータ用駆動装置は、
圧電アクチュエータを正の電圧で駆動する場合、請求項
４に係る圧電アクチュエータ用駆動装置は、圧電アクチ
ュエータを負の電圧で駆動する場合に対応している。
【００２７】請求項５に係る圧電アクチュエータ用駆動
装置において、オペレーションアンプは、充電電流検出
抵抗又は放電電流検出抵抗の端子電圧と、圧電アクチュ
エータの伸縮値とその目標値との偏差を示す偏差電圧と
を入力し、端子電圧を偏差電圧に一致させるべく、パワ
ーＭＯＳＦＥＴのゲート電圧を制御する。このため、個
々のパワーＭＯＳＦＥＴの特性に「ばらつき」があって
も、１つの充電路要素に流れる充電電流値は、他の充電
路要素に流れる充電電流値と等しくなるとともに、１つ
の放電路要素に流れる放電電流値は、他の放電要素に流
れる放電電流値と等しくなる。従って、損失容量の増大
を図りつつ電力集中を防止することができる。
装置において、オペレーションアンプは、充電電流検出
抵抗又は放電電流検出抵抗の端子電圧と、圧電アクチュ
エータの伸縮値とその目標値との偏差を示す偏差電圧と
を入力し、端子電圧を偏差電圧に一致させるべく、パワ
ーＭＯＳＦＥＴのゲート電圧を制御する。このため、個
々のパワーＭＯＳＦＥＴの特性に「ばらつき」があって
も、１つの充電路要素に流れる充電電流値は、他の充電
路要素に流れる充電電流値と等しくなるとともに、１つ
の放電路要素に流れる放電電流値は、他の放電要素に流
れる放電電流値と等しくなる。従って、損失容量の増大
を図りつつ電力集中を防止することができる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００２９】図１は、本発明の実施の形態に係る圧電ア
クチュエータ用駆動装置の構成、図２は、その動作を説
明するためのタイミングチャートを示している。
クチュエータ用駆動装置の構成、図２は、その動作を説
明するためのタイミングチャートを示している。
【００３０】図１において、１は、圧電アクチュエー
タ、２は、負の高電圧を発生する直流電源、５は、正の
高電圧を発生する直流電源、６は、圧電アクチュエータ
１の伸縮量（変位量）を示す指令信号ａを発生する制御
回路、７は、圧電アクチュエータ１の伸縮量を検出し検
出信号ｂを出力する位置センサを表している。なお、こ
こでいう位置センサ７とは、通常の渦電流式、差動トラ
ンス式、ポテンショメータ式、ゲージ式の位置センサの
他、油圧システムに圧電アクチュエータを応用する場合
の油圧センサ、あまり精度を必要としない位置決め制御
の場合の電圧検出回路、圧電アクチュエータを注入電荷
量に応じて制御する場合の電荷検出回路を含む広い意味
での位置センサをいう。
タ、２は、負の高電圧を発生する直流電源、５は、正の
高電圧を発生する直流電源、６は、圧電アクチュエータ
１の伸縮量（変位量）を示す指令信号ａを発生する制御
回路、７は、圧電アクチュエータ１の伸縮量を検出し検
出信号ｂを出力する位置センサを表している。なお、こ
こでいう位置センサ７とは、通常の渦電流式、差動トラ
ンス式、ポテンショメータ式、ゲージ式の位置センサの
他、油圧システムに圧電アクチュエータを応用する場合
の油圧センサ、あまり精度を必要としない位置決め制御
の場合の電圧検出回路、圧電アクチュエータを注入電荷
量に応じて制御する場合の電荷検出回路を含む広い意味
での位置センサをいう。
【００３１】制御回路６及び位置センサ７の各出力端子
には、指令信号ａと検出信号ｂとの偏差に応じた偏差信
号ｃを出力する差動増幅回路８が接続されている。
には、指令信号ａと検出信号ｂとの偏差に応じた偏差信
号ｃを出力する差動増幅回路８が接続されている。
【００３２】差動増幅回路８の出力端子には、圧電アク
チュエータ１の印加電圧ｇに、偏差信号ｃの正成分（圧
電アクチュエータ１を充電させる信号成分である。）の
みを重畳して出力するアイソレーションアンプ５０が接
続されている。また、差動増幅回路８の出力端子には、
直流電源２の負側端子電圧ｈに、偏差信号ｃの負成分
（圧電アクチュエータ１を放電させる信号成分であ
る。）を反転した信号のみを重畳して出力するアイソレ
ーションアンプ５１が接続されている。アイソレーショ
ンアンプ５０、５１は、信号を絶縁してリニアリティ
（線形性）を維持しながら伝達可能なものであれば、ト
ランス結合式、容量結合式、光結合式のいずれの方式を
採用してもよい。
チュエータ１の印加電圧ｇに、偏差信号ｃの正成分（圧
電アクチュエータ１を充電させる信号成分である。）の
みを重畳して出力するアイソレーションアンプ５０が接
続されている。また、差動増幅回路８の出力端子には、
直流電源２の負側端子電圧ｈに、偏差信号ｃの負成分
（圧電アクチュエータ１を放電させる信号成分であ
る。）を反転した信号のみを重畳して出力するアイソレ
ーションアンプ５１が接続されている。アイソレーショ
ンアンプ５０、５１は、信号を絶縁してリニアリティ
（線形性）を維持しながら伝達可能なものであれば、ト
ランス結合式、容量結合式、光結合式のいずれの方式を
採用してもよい。
【００３３】アイソレーションアンプ５０の出力端子に
は、直流電源５の正側端子から圧電アクチュエータ１に
至る充電路途中に設けられた充電回路６０が接続されて
いる。
は、直流電源５の正側端子から圧電アクチュエータ１に
至る充電路途中に設けられた充電回路６０が接続されて
いる。
【００３４】充電回路６０は、複数の充電回路要素６
１、６２、６３、……を並列接続して構成されている。
各々の充電回路要素６１、６２、６３、……は、直流電
源５の正側端子側にドレインが配され且つ圧電アクチュ
エータ１側にソースが配されたパワーＭＯＳＦＥＴ（充
電電流調整用半導体素子）６１ｂ、６２ｂ、……と、パ
ワーＭＯＳＦＥＴ６１ｂ、６２ｂ、……のソースと圧電
アクチュエータ１との間に接続された充電電流検出抵抗
６１ｃ、６２ｃ、……と、アイソレーションアンプ５０
の出力端子に非反転入力端子が接続され且つパワーＭＯ
ＳＦＥＴ６１ｂ、６２ｂ、……と充電電流検出抵抗６１
ｃ、６２ｃ、……との接続点に反転入力端子が接続さ
れ、パワーＭＯＳＦＥＴ６１ｂ、６２ｂ、……のゲート
に出力端子が接続されたオペレーションアンプ（充電用
半導体素子制御手段）６１ａ、６２ａ、……とから構成
される。
１、６２、６３、……を並列接続して構成されている。
各々の充電回路要素６１、６２、６３、……は、直流電
源５の正側端子側にドレインが配され且つ圧電アクチュ
エータ１側にソースが配されたパワーＭＯＳＦＥＴ（充
電電流調整用半導体素子）６１ｂ、６２ｂ、……と、パ
ワーＭＯＳＦＥＴ６１ｂ、６２ｂ、……のソースと圧電
アクチュエータ１との間に接続された充電電流検出抵抗
６１ｃ、６２ｃ、……と、アイソレーションアンプ５０
の出力端子に非反転入力端子が接続され且つパワーＭＯ
ＳＦＥＴ６１ｂ、６２ｂ、……と充電電流検出抵抗６１
ｃ、６２ｃ、……との接続点に反転入力端子が接続さ
れ、パワーＭＯＳＦＥＴ６１ｂ、６２ｂ、……のゲート
に出力端子が接続されたオペレーションアンプ（充電用
半導体素子制御手段）６１ａ、６２ａ、……とから構成
される。
【００３５】一方、アイソレーションアンプ５１の出力
端子には、圧電アクチュエータ１から直流電源２の負側
端子に至る放電路途中に設けられた放電回路７０が接続
されている。
端子には、圧電アクチュエータ１から直流電源２の負側
端子に至る放電路途中に設けられた放電回路７０が接続
されている。
【００３６】放電回路７０は、複数の放電回路要素７
１、７２、７３、……を並列接続して構成されている。
各々の放電回路要素７１、７２、７３、……は、圧電ア
クチュエータ１側にドレインが配され且つ直流電源２の
負側端子側にソースが配されたパワーＭＯＳＦＥＴ（放
電電流調整用半導体素子）７１ｂ、７２ｂ、……と、パ
ワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のソースと直流
電源２の負側端子との間に接続された放電電流検出抵抗
７１ｃ、７２ｃ、……と、アイソレーションアンプ５１
の出力端子に非反転入力端子が接続され且つパワーＭＯ
ＳＦＥＴ７１ｂ、７２ｂ、……と放電電流検出抵抗７１
ｃ、７２ｃ、……との接続点に反転入力端子が接続さ
れ、パワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のゲート
に出力端子が接続されたオペレーションアンプ（放電用
半導体素子制御手段）７１ａ、７２ａ、……とから構成
される。
１、７２、７３、……を並列接続して構成されている。
各々の放電回路要素７１、７２、７３、……は、圧電ア
クチュエータ１側にドレインが配され且つ直流電源２の
負側端子側にソースが配されたパワーＭＯＳＦＥＴ（放
電電流調整用半導体素子）７１ｂ、７２ｂ、……と、パ
ワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のソースと直流
電源２の負側端子との間に接続された放電電流検出抵抗
７１ｃ、７２ｃ、……と、アイソレーションアンプ５１
の出力端子に非反転入力端子が接続され且つパワーＭＯ
ＳＦＥＴ７１ｂ、７２ｂ、……と放電電流検出抵抗７１
ｃ、７２ｃ、……との接続点に反転入力端子が接続さ
れ、パワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のゲート
に出力端子が接続されたオペレーションアンプ（放電用
半導体素子制御手段）７１ａ、７２ａ、……とから構成
される。
【００３７】次に、上記構成の圧電アクチュエータ用駆
動装置の動作を図２に基づいて説明する。
動装置の動作を図２に基づいて説明する。
【００３８】制御回路６から図２に示すようなＳＩＮ波
の指令信号ａが出力されると、後述するような回路動作
により圧電アクチュエータ１が伸縮動作を行うため、位
置センサ７から指令信号ａに対し僅かに位相の遅れた図
２に示すような検出信号ｂが出力される。なお、図２で
は、検出信号ｂを指令信号ａと同一の波形として示して
ある。
の指令信号ａが出力されると、後述するような回路動作
により圧電アクチュエータ１が伸縮動作を行うため、位
置センサ７から指令信号ａに対し僅かに位相の遅れた図
２に示すような検出信号ｂが出力される。なお、図２で
は、検出信号ｂを指令信号ａと同一の波形として示して
ある。
【００３９】差動増幅回路８は、指令信号ａと検出信号
ｂとの偏差を増幅した偏差信号ｃを出力する。ここで、
偏差信号ｃは、検出信号ｂが指令信号ａに対し僅かでは
あるが遅れた位相をもつため、図２に示すように、指令
信号ａに対し９０度位相の進んだ信号となる。そして、
偏差信号ｃは、指令信号ａが検出信号ｂよりも大きい期
間は正極性となり、一方、指令信号ａが検出信号ｂより
も小さい期間は負極性となる。
ｂとの偏差を増幅した偏差信号ｃを出力する。ここで、
偏差信号ｃは、検出信号ｂが指令信号ａに対し僅かでは
あるが遅れた位相をもつため、図２に示すように、指令
信号ａに対し９０度位相の進んだ信号となる。そして、
偏差信号ｃは、指令信号ａが検出信号ｂよりも大きい期
間は正極性となり、一方、指令信号ａが検出信号ｂより
も小さい期間は負極性となる。
【００４０】偏差信号ｃの正成分は、アイソレーション
アンプ５０を介して充電電流値指令信号ｄとして充電回
路６０に入力されるとともに、偏差信号ｃの負成分は、
アイソレーションアンプ５１を介して放電電流値指令信
号ｅとして放電回路７０に入力される。ここで、充電電
流値指令信号ｄは、図２に示すように、圧電アクチュエ
ータ１の印加電圧ｇに偏差信号ｃの正成分を重畳した波
形となり、一方、放電電流値指令信号ｅは、図２に示す
ように、直流電源２の負側端子電圧ｈに、偏差信号ｃの
負成分を反転した信号を重畳した波形となる。
アンプ５０を介して充電電流値指令信号ｄとして充電回
路６０に入力されるとともに、偏差信号ｃの負成分は、
アイソレーションアンプ５１を介して放電電流値指令信
号ｅとして放電回路７０に入力される。ここで、充電電
流値指令信号ｄは、図２に示すように、圧電アクチュエ
ータ１の印加電圧ｇに偏差信号ｃの正成分を重畳した波
形となり、一方、放電電流値指令信号ｅは、図２に示す
ように、直流電源２の負側端子電圧ｈに、偏差信号ｃの
負成分を反転した信号を重畳した波形となる。
【００４１】充電電流値指令信号ｄは、各々のオペレー
ションアンプ６１ａ、６２ａ、……の非反転入力端子に
入力される。各々のオペレーションアンプ６１ａ、６２
ａ、……の反転入力端子には、パワーＭＯＳＦＥＴ６１
ｂ、６２ｂ、……のソースと充電電流検出抵抗６１ｃ、
６２ｃ、……との接続点の電位すなわち充電電流検出抵
抗６１ｃ、６２ｃ、……の端子電圧ｉ1 、ｉ2 、……が
入力される。各々のオペレーションアンプ６１ａ、６２
ａ、……は、端子電圧ｉ1 、ｉ2 、……を充電電流値指
令信号ｄに一致させるようパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……のゲートにゲート電圧信号ｆ1 、ｆ2 、…
…を出力する。各々のパワーＭＯＳＦＥＴ６１ｂ、６２
ｂ、……は、能動領域（線形領域）で動作し、ゲート・
ソース間電圧に応じたドレイン電流ＩDa、ＩDb、……が
流れる。ここで、各々のパワーＭＯＳＦＥＴ６１ｂ、６
２ｂ、……によってゲート・ソース間電圧に対するドレ
イン電流の大きさが異なり、すなわち、特性に「ばらつ
き」があり、図２に示すように、パワーＭＯＳＦＥＴ６
１ｂに対するゲート電圧信号ｆ1 と、パワーＭＯＳＦＥ
Ｔ６２ｂに対するゲート電圧信号ｆ2 との波形が一致し
ない場合であっても、オペレーションアンプ６１ａは端
子電圧ｉ1 を充電電流値指令信号ｄに一致させるようパ
ワーＭＯＳＦＥＴ６１ｂを制御し、一方、オペレーショ
ンアンプ６２ａは端子電圧ｉ2 を充電電流値指令信号ｄ
に一致させるようパワーＭＯＳＦＥＴ６２ｂを制御する
ため、パワーＭＯＳＦＥＴ６１ｂのドレイン電流ＩDaと
パワーＭＯＳＦＥＴ６２ｂのドレイン電流ＩD2は同一電
流値となる。このことは、他のパワーＭＯＳＦＥＴにつ
いても同様であり、各々のパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……のドレイン電流ＩD1、ＩD2、……は同一電
流値となる。そして、各々のドレイン電流ＩD1、ＩD2、
……の合計電流が充電電流Ｉcha として圧電アクチュエ
ータ１に流れる。
ションアンプ６１ａ、６２ａ、……の非反転入力端子に
入力される。各々のオペレーションアンプ６１ａ、６２
ａ、……の反転入力端子には、パワーＭＯＳＦＥＴ６１
ｂ、６２ｂ、……のソースと充電電流検出抵抗６１ｃ、
６２ｃ、……との接続点の電位すなわち充電電流検出抵
抗６１ｃ、６２ｃ、……の端子電圧ｉ1 、ｉ2 、……が
入力される。各々のオペレーションアンプ６１ａ、６２
ａ、……は、端子電圧ｉ1 、ｉ2 、……を充電電流値指
令信号ｄに一致させるようパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……のゲートにゲート電圧信号ｆ1 、ｆ2 、…
…を出力する。各々のパワーＭＯＳＦＥＴ６１ｂ、６２
ｂ、……は、能動領域（線形領域）で動作し、ゲート・
ソース間電圧に応じたドレイン電流ＩDa、ＩDb、……が
流れる。ここで、各々のパワーＭＯＳＦＥＴ６１ｂ、６
２ｂ、……によってゲート・ソース間電圧に対するドレ
イン電流の大きさが異なり、すなわち、特性に「ばらつ
き」があり、図２に示すように、パワーＭＯＳＦＥＴ６
１ｂに対するゲート電圧信号ｆ1 と、パワーＭＯＳＦＥ
Ｔ６２ｂに対するゲート電圧信号ｆ2 との波形が一致し
ない場合であっても、オペレーションアンプ６１ａは端
子電圧ｉ1 を充電電流値指令信号ｄに一致させるようパ
ワーＭＯＳＦＥＴ６１ｂを制御し、一方、オペレーショ
ンアンプ６２ａは端子電圧ｉ2 を充電電流値指令信号ｄ
に一致させるようパワーＭＯＳＦＥＴ６２ｂを制御する
ため、パワーＭＯＳＦＥＴ６１ｂのドレイン電流ＩDaと
パワーＭＯＳＦＥＴ６２ｂのドレイン電流ＩD2は同一電
流値となる。このことは、他のパワーＭＯＳＦＥＴにつ
いても同様であり、各々のパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……のドレイン電流ＩD1、ＩD2、……は同一電
流値となる。そして、各々のドレイン電流ＩD1、ＩD2、
……の合計電流が充電電流Ｉcha として圧電アクチュエ
ータ１に流れる。
【００４２】一方、放電電流値指令信号ｅは、各々のオ
ペレーションアンプ７１ａ、７２ａ、……の非反転入力
端子に入力される。各々のオペレーションアンプ７１
ａ、７２ａ、……の反転入力端子には、パワーＭＯＳＦ
ＥＴ７１ｂ、７２ｂ、……のソースと放電電流検出抵抗
７１ｃ、７２ｃ、……との接続点の電位すなわち放電電
流検出抵抗７１ｃ、７２ｃ、……の端子電圧が入力され
る。各々のオペレーションアンプ７１ａ、７２ａ、……
は、端子電圧を放電電流値指令信号ｄに一致させるよう
パワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のゲートにゲ
ート電圧信号を出力する。各々のパワーＭＯＳＦＥＴ７
１ｂ、７２ｂ、……は、能動領域（線形領域）で動作
し、ゲート・ソース間電圧に応じたドレイン電流ＩDc、
ＩDd、……が流れる。このように、放電回路７０の各々
の放電回路要素７１、７２、７３、……の回路動作は上
述した充電回路６０の各々の充電回路要素６１、６２、
６３、……と同様となるため、各々のパワーＭＯＳＦＥ
Ｔ７１ｂ、７２ｂ、……のドレイン電流ＩDc、ＩDd、…
…は同一電流値となり、ドレイン電流ＩDc、ＩDd、……
の合計電流が放電電流Ｉdis として圧電アクチュエータ
１から流れる。
ペレーションアンプ７１ａ、７２ａ、……の非反転入力
端子に入力される。各々のオペレーションアンプ７１
ａ、７２ａ、……の反転入力端子には、パワーＭＯＳＦ
ＥＴ７１ｂ、７２ｂ、……のソースと放電電流検出抵抗
７１ｃ、７２ｃ、……との接続点の電位すなわち放電電
流検出抵抗７１ｃ、７２ｃ、……の端子電圧が入力され
る。各々のオペレーションアンプ７１ａ、７２ａ、……
は、端子電圧を放電電流値指令信号ｄに一致させるよう
パワーＭＯＳＦＥＴ７１ｂ、７２ｂ、……のゲートにゲ
ート電圧信号を出力する。各々のパワーＭＯＳＦＥＴ７
１ｂ、７２ｂ、……は、能動領域（線形領域）で動作
し、ゲート・ソース間電圧に応じたドレイン電流ＩDc、
ＩDd、……が流れる。このように、放電回路７０の各々
の放電回路要素７１、７２、７３、……の回路動作は上
述した充電回路６０の各々の充電回路要素６１、６２、
６３、……と同様となるため、各々のパワーＭＯＳＦＥ
Ｔ７１ｂ、７２ｂ、……のドレイン電流ＩDc、ＩDd、…
…は同一電流値となり、ドレイン電流ＩDc、ＩDd、……
の合計電流が放電電流Ｉdis として圧電アクチュエータ
１から流れる。
【００４３】従って、圧電アクチュエータ１に流れる電
流ＩA は図２に示すようになり、圧電アクチュエータ１
は、この電流ＩA に応じて伸縮する。
流ＩA は図２に示すようになり、圧電アクチュエータ１
は、この電流ＩA に応じて伸縮する。
【００４４】以上説明したように、オペレーションアン
プ６１ａ、６２ａ、……は、充電電流検出抵抗６１ｃ、
６２ｃ、……の端子電圧ｉ1 、ｉ2 、……と、圧電アク
チュエータ１の伸縮値とその目標値との偏差を示す偏差
電圧ｄとを入力し、端子電圧ｉ1 、ｉ2 、……を偏差電
圧ｄに一致させるべく、換言すると、パワーＭＯＳＦＥ
Ｔ６１ｂ、６２ｂ、……に流れる充電電流ＩDa、ＩDb、
……を偏差に応じた値に一致させるべく、パワーＭＯＳ
ＦＥＴ６１ｂ、６２ｂ、……を能動領域で動作させる。
また、オペレーションアンプ７１ａ、７２ａ、……は、
放電電流検出抵抗７１ｃ、７２ｃ、……の端子電圧と、
圧電アクチュエータ１の伸縮値とその目標値との偏差を
示す偏差電圧ｅとを入力し、端子電圧を偏差電圧ｅに一
致させるべく、換言すると、パワーＭＯＳＦＥＴ７１
ｂ、７２ｂ、……に流れる放電電流ＩDc、ＩDd、……を
偏差に応じた値に一致させるべく、パワーＭＯＳＦＥＴ
７１ｂ、７２ｂ、……を能動領域で動作させる。このた
め、従来の場合には、個々の圧電アクチュエータ用駆動
装置において、その使用する素子の「ばらつき」に起因
する充電電流量及び放電電流量の「ばらつき」を補正す
るための調整作業が必要であったが、本実施形態の場合
は、この調整作業が不要となる。
プ６１ａ、６２ａ、……は、充電電流検出抵抗６１ｃ、
６２ｃ、……の端子電圧ｉ1 、ｉ2 、……と、圧電アク
チュエータ１の伸縮値とその目標値との偏差を示す偏差
電圧ｄとを入力し、端子電圧ｉ1 、ｉ2 、……を偏差電
圧ｄに一致させるべく、換言すると、パワーＭＯＳＦＥ
Ｔ６１ｂ、６２ｂ、……に流れる充電電流ＩDa、ＩDb、
……を偏差に応じた値に一致させるべく、パワーＭＯＳ
ＦＥＴ６１ｂ、６２ｂ、……を能動領域で動作させる。
また、オペレーションアンプ７１ａ、７２ａ、……は、
放電電流検出抵抗７１ｃ、７２ｃ、……の端子電圧と、
圧電アクチュエータ１の伸縮値とその目標値との偏差を
示す偏差電圧ｅとを入力し、端子電圧を偏差電圧ｅに一
致させるべく、換言すると、パワーＭＯＳＦＥＴ７１
ｂ、７２ｂ、……に流れる放電電流ＩDc、ＩDd、……を
偏差に応じた値に一致させるべく、パワーＭＯＳＦＥＴ
７１ｂ、７２ｂ、……を能動領域で動作させる。このた
め、従来の場合には、個々の圧電アクチュエータ用駆動
装置において、その使用する素子の「ばらつき」に起因
する充電電流量及び放電電流量の「ばらつき」を補正す
るための調整作業が必要であったが、本実施形態の場合
は、この調整作業が不要となる。
【００４５】また、オペレーションアンプ６１ａ、６２
ａ、……には充電電流検出抵抗６１ｃ、６２ｃ、……の
端子電圧ｉ1 、ｉ2 、……が入力されるとともにオペレ
ーションアンプ７１ａ、７２ａ、……には放電電流検出
抵抗７１ｃ、７２ｃ、……の端子電圧が入力される。こ
のため、従来の場合には、フィードバックループ回路と
して多くの素子、回路を用いていたため装置の発振が発
生していたが、本実施形態の場合には、極めて簡素な構
成であるため装置の発振を防止できる。
ａ、……には充電電流検出抵抗６１ｃ、６２ｃ、……の
端子電圧ｉ1 、ｉ2 、……が入力されるとともにオペレ
ーションアンプ７１ａ、７２ａ、……には放電電流検出
抵抗７１ｃ、７２ｃ、……の端子電圧が入力される。こ
のため、従来の場合には、フィードバックループ回路と
して多くの素子、回路を用いていたため装置の発振が発
生していたが、本実施形態の場合には、極めて簡素な構
成であるため装置の発振を防止できる。
【００４６】また、複数のパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……及びパワーＭＯＳＦＥＴ７１ｂ、７２ｂ、
……は、能動領域で動作されるものである。従って、こ
れらのパワーＭＯＳＦＥＴを図６に示したように単に並
列駆動するようにした場合には、上述したように特性の
「ばらつき」によって電力集中が発生する。しかし、本
実施形態の場合、これらのパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……、７１ｂ、７２ｂ、……には、圧電アクチ
ュエータ１の伸縮値とその目標値との偏差に応じた充電
電流ＩDa、ＩDb、……又は放電電流ＩDc、ＩDd、……が
流れるため、特性に「ばらつき」があっても電力集中が
発生することはない。従って、損失容量の増大を図りつ
つ電力集中を防止することができる。
６２ｂ、……及びパワーＭＯＳＦＥＴ７１ｂ、７２ｂ、
……は、能動領域で動作されるものである。従って、こ
れらのパワーＭＯＳＦＥＴを図６に示したように単に並
列駆動するようにした場合には、上述したように特性の
「ばらつき」によって電力集中が発生する。しかし、本
実施形態の場合、これらのパワーＭＯＳＦＥＴ６１ｂ、
６２ｂ、……、７１ｂ、７２ｂ、……には、圧電アクチ
ュエータ１の伸縮値とその目標値との偏差に応じた充電
電流ＩDa、ＩDb、……又は放電電流ＩDc、ＩDd、……が
流れるため、特性に「ばらつき」があっても電力集中が
発生することはない。従って、損失容量の増大を図りつ
つ電力集中を防止することができる。
【００４７】なお、上記実施形態に係る圧電アクチュエ
ータ用駆動装置は、圧電アクチュエータ１を正負の電圧
で駆動するものであるが、直流電源２を削除して圧電ア
クチュエータ１を正の電圧のみで駆動するようにして
も、また、直流電源５を削除して圧電アクチュエータ１
を負の電圧のみで駆動するようにしても、上記実施形態
と同様な作用効果を得ることができる。
ータ用駆動装置は、圧電アクチュエータ１を正負の電圧
で駆動するものであるが、直流電源２を削除して圧電ア
クチュエータ１を正の電圧のみで駆動するようにして
も、また、直流電源５を削除して圧電アクチュエータ１
を負の電圧のみで駆動するようにしても、上記実施形態
と同様な作用効果を得ることができる。
【００４８】また、パワーＭＯＳＦＥＴ６１ｂ、６２
ｂ、……、７１ｂ、７２ｂ、……の代わりに、能動領域
で動作するバイポーラトランジスタやＩＧＢＴを用いて
もよい。
ｂ、……、７１ｂ、７２ｂ、……の代わりに、能動領域
で動作するバイポーラトランジスタやＩＧＢＴを用いて
もよい。
【図１】本発明の実施の形態に係る圧電アクチュエータ
用駆動装置の回路図
用駆動装置の回路図
【図２】上記装置の動作を説明するためのタイミングチ
ャート
ャート
【図３】圧電アクチュエータの印加電圧と変位量（伸縮
量）との関係を示すグラフ
量）との関係を示すグラフ
【図４】圧電アクチュエータの注入電荷量と変位量との
関係を示すグラフ
関係を示すグラフ
【図５】従来の圧電アクチュエータ用駆動装置の回路図
【図６】従来の問題点を説明するための回路図
１ 圧電アクチュエータ
２、５ 直流電源
６０ 充電回路
６１、６２、６３、…… 充電回路要素
６１ａ、６２ａ、…… オペレーションアンプ（充電
用半導体素子制御手段） ６１ｂ、６２ｂ、…… パワーＭＯＳＦＥＴ（充電電
流調整用半導体素子） ６１ｃ、６２ｃ、…… 充電電流検出抵抗 ｄ 偏差電圧 ｉ1 、ｉ2 、…… 端子電圧 ７０ 放電回路 ７１、７２、７３、…… 放電回路要素 ７１ａ、７２ａ、…… オペレーションアンプ（放電
用半導体素子制御手段） ７１ｂ、７２ｂ、…… パワーＭＯＳＦＥＴ（放電電
流調整用半導体素子） ７１ｃ、７２ｃ、…… 放電電流検出抵抗 ｅ 偏差電圧
用半導体素子制御手段） ６１ｂ、６２ｂ、…… パワーＭＯＳＦＥＴ（充電電
流調整用半導体素子） ６１ｃ、６２ｃ、…… 充電電流検出抵抗 ｄ 偏差電圧 ｉ1 、ｉ2 、…… 端子電圧 ７０ 放電回路 ７１、７２、７３、…… 放電回路要素 ７１ａ、７２ａ、…… オペレーションアンプ（放電
用半導体素子制御手段） ７１ｂ、７２ｂ、…… パワーＭＯＳＦＥＴ（放電電
流調整用半導体素子） ７１ｃ、７２ｃ、…… 放電電流検出抵抗 ｅ 偏差電圧
フロントページの続き
(56)参考文献 特開 平１−99270（ＪＰ，Ａ)
特開 平２−202384（ＪＰ，Ａ)
特開 平５−111266（ＪＰ，Ａ)
特開 平３−128679（ＪＰ，Ａ)
特開 平７−46864（ＪＰ，Ａ)
特開 平５−28222（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02N 2/00
H01L 41/09
Claims (5)
- 【請求項１】 圧電アクチュエータに対する充電路であ
って、並列接続された複数の充電路要素から構成される
充電路と、 前記各々の充電路要素途中に設けられた充電電流調整用
半導体素子と、 前記充電電流調整用半導体素子に流れる充電電流を検出
する充電電流検出抵抗と、 前記充電電流検出抵抗の端子電圧と、前記圧電アクチュ
エータの伸縮値とその目標値との偏差を示す偏差電圧と
を入力し、前記端子電圧を前記偏差電圧に一致させるべ
く、前記充電電流調整用半導体素子を能動領域で動作さ
せる充電用半導体素子制御手段と、 前記圧電アクチュエータに対する放電路であって、並列
接続された複数の放電路要素から構成される放電路と、 前記各々の放電路要素途中に設けられた放電電流調整用
半導体素子と、 前記放電電流調整用半導体素子に流れる放電電流を検出
する放電電流検出抵抗と、 前記放電電流検出抵抗の端子電圧と、前記圧電アクチュ
エータの伸縮値とその目標値との偏差を示す偏差電圧と
を入力し、前記端子電圧を前記偏差電圧に一致させるべ
く、前記放電電流調整用半導体素子を能動領域で動作さ
せる放電用半導体素子制御手段と、 を備えることを特徴とする圧電アクチュエータ用駆動装
置。 - 【請求項２】 前記各々の充電電流調整用半導体素子
は、直流電源の正側端子と前記圧電アクチュエータとの
間に接続され、また、前記各々の放電電流調整用半導体
素子は、他の直流電源の負側端子と前記圧電アクチュエ
ータとの間に接続されていることを特徴とする請求項１
に記載の圧電アクチュエータ用駆動装置。 - 【請求項３】 前記各々の充電電流調整用半導体素子
は、直流電源の正側端子と前記圧電アクチュエータとの
間に接続され、また、前記各々の放電電流調整用半導体
素子は、一端が前記圧電アクチュエータに接続されると
ともに他端がアースされていることを特徴とする請求項
１に記載の圧電アクチュエータ用駆動装置。 - 【請求項４】 前記各々の充電電流調整用半導体素子
は、一端が前記圧電アクチュエータに接続されるととも
に他端がアースされ、また、前記各々の放電電流調整用
半導体素子は、直流電源の負側端子と前記圧電アクチュ
エータとの間に接続されていることを特徴とする請求項
１に記載の圧電アクチュエータ用駆動装置。 - 【請求項５】 前記充電電流調整用半導体素子及び放電
電流調整用半導体素子はそれぞれパワーＭＯＳＦＥＴで
あり、また、前記充電用半導体素子制御手段及び放電用
半導体素子制御手段は、それぞれ、前記パワーＭＯＳＦ
ＥＴのゲート電圧を制御するオペレーションアンプであ
ることを特徴とする請求項１〜４のいずれかに記載の圧
電アクチュエータ用駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18597995A JP3511741B2 (ja) | 1995-07-21 | 1995-07-21 | 圧電アクチュエータ用駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18597995A JP3511741B2 (ja) | 1995-07-21 | 1995-07-21 | 圧電アクチュエータ用駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0937570A JPH0937570A (ja) | 1997-02-07 |
| JP3511741B2 true JP3511741B2 (ja) | 2004-03-29 |
Family
ID=16180237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18597995A Expired - Fee Related JP3511741B2 (ja) | 1995-07-21 | 1995-07-21 | 圧電アクチュエータ用駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511741B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309983A (ja) * | 2002-04-15 | 2003-10-31 | Kyocera Corp | 案内装置 |
| JP2006165011A (ja) * | 2004-12-02 | 2006-06-22 | Toyota Gakuen | 圧電素子駆動装置および圧電素子の駆動方法 |
-
1995
- 1995-07-21 JP JP18597995A patent/JP3511741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0937570A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8222846B2 (en) | Output circuit | |
| US7705571B2 (en) | Reverse-connect protection circuit with a low voltage drop | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| KR100210737B1 (ko) | 전류 조정 회로 | |
| JP6937705B2 (ja) | 半導体装置、電流検出方法および負荷駆動システム | |
| US10725087B2 (en) | Semiconductor integrated device and gate screening test method of the same | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US5637993A (en) | Error compensated current mirror | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JP3511741B2 (ja) | 圧電アクチュエータ用駆動装置 | |
| US7336119B2 (en) | Gate driver output stage with bias circuit for high and wide operating voltage range | |
| EP0616375A2 (en) | Photocoupler apparatus | |
| US4375619A (en) | FET Operational amplifier with increased output swing | |
| US6313696B1 (en) | Differential buffer having common-mode rejection | |
| WO2018096828A1 (ja) | ゲート駆動装置 | |
| US10819351B1 (en) | Gate driver circuit with a closed loop overdrive generator | |
| US5430388A (en) | Output noise reduction circuit | |
| US20070069771A1 (en) | Mosfet transistor amplifier with controlled output current | |
| US6633441B1 (en) | Method and apparatus for measuring an output signal of a floating transducer | |
| JPH11252909A (ja) | 電流検出回路 | |
| JPH10145965A (ja) | 電流制限回路 | |
| US20240022163A1 (en) | Driving circuit, semiconductor device including the same, and switching power supply device including the same | |
| JP3358244B2 (ja) | 圧電アクチュエータ用駆動装置 | |
| JP3636910B2 (ja) | ラインドライバ回路 | |
| JPH099650A (ja) | 容量性負荷の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
| LAPS | Cancellation because of no payment of annual fees |