JPS61188938A - 絶縁基板上半導体装置の製造方法 - Google Patents
絶縁基板上半導体装置の製造方法Info
- Publication number
- JPS61188938A JPS61188938A JP60029702A JP2970285A JPS61188938A JP S61188938 A JPS61188938 A JP S61188938A JP 60029702 A JP60029702 A JP 60029702A JP 2970285 A JP2970285 A JP 2970285A JP S61188938 A JPS61188938 A JP S61188938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposited
- electrode
- sapphire substrate
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は絶縁基板上半導体集積回路装置を製造する方法
の改良に関する。
の改良に関する。
絶縁基板上半導体装置は絶縁基・板表面に半導体層を設
け、該半導体層にトランジスタ等の素子を形成したもの
で、絶縁基板としてサファイア基板、半導体層としてシ
リコン層を用いたＳＯＳタイプ（ｓｉｌｉｃｏｎ ｏｎ
５ａｐｐｈｉｒｅ ）が代表的である。そこで、以下
ＳＯＳタイプのＭＯ８型半導体集積回路装置（ＳＯ８／
ＭＯ８という）を例に説明する。
け、該半導体層にトランジスタ等の素子を形成したもの
で、絶縁基板としてサファイア基板、半導体層としてシ
リコン層を用いたＳＯＳタイプ（ｓｉｌｉｃｏｎ ｏｎ
５ａｐｐｈｉｒｅ ）が代表的である。そこで、以下
ＳＯＳタイプのＭＯ８型半導体集積回路装置（ＳＯ８／
ＭＯ８という）を例に説明する。
第２図は従来の方法で製造されたＳＯ８／ＭＯ８の構造
を示している。同図を参照して従来のＳＯ３／ＭＯ８の
製造方法を説明すれば次の通りである。
を示している。同図を参照して従来のＳＯ３／ＭＯ８の
製造方法を説明すれば次の通りである。
まず、サファイア基板１の主表面（本明１ｕｌｌでは第
一表面という）に所定膜厚のＮ型シリコン単結晶層をエ
ピタキシャル成長した後、フィールド領域のシリコン層
を選択的にエツチング除去し、素子が形成される島状領
域２を形成する。続いてゲート酸化膜３を介して多結晶
シリコン層からなるゲート電極４を形成し、またＮ＋型
のソース領域５およびドレイン領域６を形成した後、眉
間絶縁膜として例えばＣＶＤ−８ｉ ０２ ［１７を堆
積する。次いでコンテクトホールを開孔し、アルミニラ
ム膜の蒸着およびパターンニングを行なってソース電極
８、ドレイン電極９等のアルミニウム配線を形成する。
一表面という）に所定膜厚のＮ型シリコン単結晶層をエ
ピタキシャル成長した後、フィールド領域のシリコン層
を選択的にエツチング除去し、素子が形成される島状領
域２を形成する。続いてゲート酸化膜３を介して多結晶
シリコン層からなるゲート電極４を形成し、またＮ＋型
のソース領域５およびドレイン領域６を形成した後、眉
間絶縁膜として例えばＣＶＤ−８ｉ ０２ ［１７を堆
積する。次いでコンテクトホールを開孔し、アルミニラ
ム膜の蒸着およびパターンニングを行なってソース電極
８、ドレイン電極９等のアルミニウム配線を形成する。
その後、パッシベーション膜として例えば燐硅酸ガラス
膜（ＰＳＧ膜）１０を堆積し、ＳＯ８／ＭＯ８が製造さ
れる。
膜（ＰＳＧ膜）１０を堆積し、ＳＯ８／ＭＯ８が製造さ
れる。
上述のように、従来のＳＯ８／ＭＯ８の製造工程ではサ
ファイア基板１の第一表面上に素子を形成する間、素子
が形成されないサファイア基板１の裏面（本明細書では
第二表面という）は露出されたままである。
ファイア基板１の第一表面上に素子を形成する間、素子
が形成されないサファイア基板１の裏面（本明細書では
第二表面という）は露出されたままである。
サファイア基板は熱衝撃に対して弱いため、上記のよう
にＳＯ８／ＭＯ８を製造する際には熱処理前炉に対する
ウェハーの出し入れは徐々に行なうような注意が必要で
ある。
にＳＯ８／ＭＯ８を製造する際には熱処理前炉に対する
ウェハーの出し入れは徐々に行なうような注意が必要で
ある。
その上従来の製造方法では、サファイア基板の第−表面
側にパッシベーション膜を堆積した状態でも第二表面は
露出されたままであるため、特にパッシベーション膜を
堆積した後、ウェハーを取出す時にウェハーの割れを生
じ易く、製造歩留が低下するという問題があった。
側にパッシベーション膜を堆積した状態でも第二表面は
露出されたままであるため、特にパッシベーション膜を
堆積した後、ウェハーを取出す時にウェハーの割れを生
じ易く、製造歩留が低下するという問題があった。
本発明は上記事情に鑑みてなされたもので、ＳＯ３／Ｍ
Ｏ８のような絶縁基板上半導体装置を製造する際、パッ
シベーション膜堆積後のウェハー割れを防止し、製造歩
留を向上することを目的とするものである。
Ｏ８のような絶縁基板上半導体装置を製造する際、パッ
シベーション膜堆積後のウェハー割れを防止し、製造歩
留を向上することを目的とするものである。
本発明では、例えばサファイア基板等の熱衝撃に弱い絶
縁基板を用いて絶縁基板上半導体装置を製造するに際し
、絶縁基板の第一表面上に製作された半導体集積回路装
置を保護するために該半導体集積回路装置の上にパッシ
ベーション絶縁膜を堆積する工程を、前記絶縁基板の第
二表面に、前記パッシベーション膜と同種のパッシベー
ション膜、シリコン酸化膜、シリコン窒化膜およびシリ
コン膜からなる群から選択された絶縁膜を被着した状態
で行なうことを特徴とするものである。
縁基板を用いて絶縁基板上半導体装置を製造するに際し
、絶縁基板の第一表面上に製作された半導体集積回路装
置を保護するために該半導体集積回路装置の上にパッシ
ベーション絶縁膜を堆積する工程を、前記絶縁基板の第
二表面に、前記パッシベーション膜と同種のパッシベー
ション膜、シリコン酸化膜、シリコン窒化膜およびシリ
コン膜からなる群から選択された絶縁膜を被着した状態
で行なうことを特徴とするものである。
上記のように、絶縁基板の第二表面を絶縁膜で保護した
状態で第−表面側のパッシベーション膜を堆積すること
により、割れを生じ易い第二表面が保護されるのみなら
ず、絶縁基板に加わる応力が第一および第二表面側で均
一化される。このため、その後のウェハー取扱い時に生
じる割れは著しく減少し、製造歩留を向上することがで
きる。
状態で第−表面側のパッシベーション膜を堆積すること
により、割れを生じ易い第二表面が保護されるのみなら
ず、絶縁基板に加わる応力が第一および第二表面側で均
一化される。このため、その後のウェハー取扱い時に生
じる割れは著しく減少し、製造歩留を向上することがで
きる。
以下に第１図（Ａ）〜（Ｄ）を参照し、ＳＯ８／ＭＯ３
の製造に適用した本発明の一実施例を説明する。
の製造に適用した本発明の一実施例を説明する。
（１）厚さ５３０譚のサファイア基板における面方位（
１１０２）の第一表面上に、膜厚０．６譚。
１１０２）の第一表面上に、膜厚０．６譚。
面方位（１００）のＰ型シリコン層をエピタキシャル成
長させた所ＷＲ８ｏＳウェハーを作製した。
長させた所ＷＲ８ｏＳウェハーを作製した。
次いで、該ＳＯＳウェハーのシリコン層を選択的にエツ
チングし、ＭＯＳトランジスタ用のシリコン島２を形成
した。続いて、ゲート酸化ｌｌ１３を介して膜厚０．４
５譚の多結晶シリコン層からなるゲート電極４をパター
ンニングし、更に燐等のＮ型不純物拡散によりＮ＋型の
ソース領域５、ドレイン領域６を形成する（第１図（Ａ
＞図示）。
チングし、ＭＯＳトランジスタ用のシリコン島２を形成
した。続いて、ゲート酸化ｌｌ１３を介して膜厚０．４
５譚の多結晶シリコン層からなるゲート電極４をパター
ンニングし、更に燐等のＮ型不純物拡散によりＮ＋型の
ソース領域５、ドレイン領域６を形成する（第１図（Ａ
＞図示）。
（２）次に、膜厚０．３−のＣＶＤ−８＋０２膜および
膜厚０．７譚のＢＰＳＧ膜をＣＶＤ法により積み増して
層間絶縁膜７を形成し、続いてサファイア基板１の第二
表面にもＣＶＤ法による８ＰＳＧＩＩＩＩを堆積する（
第１図（Ｂ）図示）。
膜厚０．７譚のＢＰＳＧ膜をＣＶＤ法により積み増して
層間絶縁膜７を形成し、続いてサファイア基板１の第二
表面にもＣＶＤ法による８ＰＳＧＩＩＩＩを堆積する（
第１図（Ｂ）図示）。
（３次に、層間絶縁膜７上にコンタクトホール開孔用の
レジストパターンを形成し、該レジストパターンをマス
クにしてＲＩＥを行なうことにより層間絶縁膜７にコン
タクトホールを開孔した後、前記レジストパターンを除
去した。続いて、スパッタ法により膜厚０．８譚のＳｉ
入りアルミニウム膜を堆積した後、レジストパターンを
マスクとするＲＩＥでこれをパターンニングした。こう
してソース電極８およびドレイン電極９等のアルミニウ
ム配線層を形成した後、マスクに用いたレジストパター
ンを除去する（第１図（Ｃ）図示）。
レジストパターンを形成し、該レジストパターンをマス
クにしてＲＩＥを行なうことにより層間絶縁膜７にコン
タクトホールを開孔した後、前記レジストパターンを除
去した。続いて、スパッタ法により膜厚０．８譚のＳｉ
入りアルミニウム膜を堆積した後、レジストパターンを
マスクとするＲＩＥでこれをパターンニングした。こう
してソース電極８およびドレイン電極９等のアルミニウ
ム配線層を形成した後、マスクに用いたレジストパター
ンを除去する（第１図（Ｃ）図示）。
（４）次に、４５０℃で３０分間のシンタリングを行な
って電極８．９のオーミックコンタクトをとった後、Ｃ
ＶＤ法によりパッシベーション膜として膜厚１．２Ｊ１
！ｒ４のＰＳＧ膜１０を堆積する（第１図（Ｄ）図示）
。最後に、チップからの電橋取出し用にボンディング窓
を開孔してＳＯ８／ＭＯ８を得る。
って電極８．９のオーミックコンタクトをとった後、Ｃ
ＶＤ法によりパッシベーション膜として膜厚１．２Ｊ１
！ｒ４のＰＳＧ膜１０を堆積する（第１図（Ｄ）図示）
。最後に、チップからの電橋取出し用にボンディング窓
を開孔してＳＯ８／ＭＯ８を得る。
従来の製造方法でＳＯ８／ＭＯ８を製造した場合、１製
造ロフト中で平均２６％のウェハー割れを生じていたが
、上記の実施例によりこれをゼロにすることができた。
造ロフト中で平均２６％のウェハー割れを生じていたが
、上記の実施例によりこれをゼロにすることができた。
このような顕著な効果が得られる理由については次のよ
うに考えることができる。
うに考えることができる。
従来の製造方法の場合、工程が進行するに伴ってサファ
イア基板上に高温でＳ ｉ ０２膜、ＳｉＮ膜、ＰＳＧ
躾、ＢＰＳＧＩＩＩ等が堆積積層されていくが、これら
絶縁膜の熱膨張係数はサファイア基板と大きく異なって
いるため、相当注意して徐々に常温まで冷却してもかな
りの応力が作用し、これがウェハー割れにつながると考
えられる。特に、パッシベーション膜を堆積する直前に
は略１ｕ！１１程ａ（ｆ）ｍ間絶ａｍ （ＢＰＳＧ＋Ｓ
ｉ ０２ ）７が形成されており、この状態は割れを
引起こす限界近くにあると考えられる。従って、その上
に更に膜厚が略１．２譚ものパッシベーション膜１０を
堆積すると、ウェハーは応力に耐え切れずに割れてしま
うことになる。これに対し、上記実施例ではサファイア
基板の裏面（第二表面）にも第一表面側と同様の絶縁膜
を堆積しているため、応力が緩和されて割れが防止され
るものである。
イア基板上に高温でＳ ｉ ０２膜、ＳｉＮ膜、ＰＳＧ
躾、ＢＰＳＧＩＩＩ等が堆積積層されていくが、これら
絶縁膜の熱膨張係数はサファイア基板と大きく異なって
いるため、相当注意して徐々に常温まで冷却してもかな
りの応力が作用し、これがウェハー割れにつながると考
えられる。特に、パッシベーション膜を堆積する直前に
は略１ｕ！１１程ａ（ｆ）ｍ間絶ａｍ （ＢＰＳＧ＋Ｓ
ｉ ０２ ）７が形成されており、この状態は割れを
引起こす限界近くにあると考えられる。従って、その上
に更に膜厚が略１．２譚ものパッシベーション膜１０を
堆積すると、ウェハーは応力に耐え切れずに割れてしま
うことになる。これに対し、上記実施例ではサファイア
基板の裏面（第二表面）にも第一表面側と同様の絶縁膜
を堆積しているため、応力が緩和されて割れが防止され
るものである。
なお、上記の実施例では第二表面側のＰＳＧ膜１膜管１
ンタクトホール開孔の前に行なったが、ＰＳＧ膜１膜管
１着する工程はパッシベーション膜１０の堆積前であれ
ばどの段階で行なってもよい。その膜厚についても、ウ
ェハー割れを防止し得る範囲で任意に選択することがで
きる。
ンタクトホール開孔の前に行なったが、ＰＳＧ膜１膜管
１着する工程はパッシベーション膜１０の堆積前であれ
ばどの段階で行なってもよい。その膜厚についても、ウ
ェハー割れを防止し得る範囲で任意に選択することがで
きる。
また、サファイア基板１の第二表面側には、ＰＳＧ膜１
膜管１りにＢＰＳＧ膜、５ｉ０２膜、５ｉＮＩＩ、Ｓｉ
Ｉ２等、第一表面側に堆積されている他の膜を被着して
もよい。
膜管１りにＢＰＳＧ膜、５ｉ０２膜、５ｉＮＩＩ、Ｓｉ
Ｉ２等、第一表面側に堆積されている他の膜を被着して
もよい。
更に、サファイア基板の第二表面に被着した膜は完全に
第二表面を覆っている必要はなく、一部除去されていて
もよい。また、パッシベーション膜堆積後の適当な段階
で除去してもよい。
第二表面を覆っている必要はなく、一部除去されていて
もよい。また、パッシベーション膜堆積後の適当な段階
で除去してもよい。
以上詳述したように、本発明によればＳＯ８／ＭＯ８の
ような絶縁基板上半導体装置を製造する際、パッシベー
ション膜堆積後のウェハー割れを防止し、製造歩留を向
上できる等、顕著な効果が得られるものである。
ような絶縁基板上半導体装置を製造する際、パッシベー
ション膜堆積後のウェハー割れを防止し、製造歩留を向
上できる等、顕著な効果が得られるものである。
第１図（Ａ）〜（Ｄ）は本発明をＳＯ８／ＭＯ８の製造
に適用した一実施例における製造工程を順を追って説明
するための断面図、第２図は従来のＳＯ８／ＭＯ３の製
造方法を説明するための断面図である。
に適用した一実施例における製造工程を順を追って説明
するための断面図、第２図は従来のＳＯ８／ＭＯ３の製
造方法を説明するための断面図である。
Claims (1)
- 絶縁基板上半導体集積回路装置の製造工程において、
絶縁基板の第一表面上に製作された半導体集積回路装置
を保護するために該半導体集積回路装置の上にパッシベ
ーション絶縁膜を堆積する工程を、前記絶縁基板の第二
表面に、前記パッシベーション膜と同種のパッシベーシ
ョン膜、シリコン酸化膜、シリコン窒化膜およびシリコ
ン膜からなる群から選択された絶縁膜を被着した状態で
行なうことを特徴とする絶縁基板上半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029702A JPS61188938A (ja) | 1985-02-18 | 1985-02-18 | 絶縁基板上半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029702A JPS61188938A (ja) | 1985-02-18 | 1985-02-18 | 絶縁基板上半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188938A true JPS61188938A (ja) | 1986-08-22 |
Family
ID=12283441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60029702A Pending JPS61188938A (ja) | 1985-02-18 | 1985-02-18 | 絶縁基板上半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188938A (ja) |
-
1985
- 1985-02-18 JP JP60029702A patent/JPS61188938A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147241B1 (ko) | 반도체 장치의 제조 방법 | |
| US5365111A (en) | Stable local interconnect/active area silicide structure for VLSI applications | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS5965481A (ja) | 半導体装置 | |
| JPS6364057B2 (ja) | ||
| JPS60193380A (ja) | 半導体装置の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS61188938A (ja) | 絶縁基板上半導体装置の製造方法 | |
| US4353159A (en) | Method of forming self-aligned contact in semiconductor devices | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPS59208730A (ja) | 半導体装置 | |
| JPS6028247A (ja) | 半導体装置 | |
| JPS5852816A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS5956734A (ja) | 半導体装置の製造方法 | |
| JPH02307218A (ja) | 半導体装置の製造方法 | |
| JPS62139355A (ja) | 半導体装置 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS6146040A (ja) | 半導体集積回路装置 | |
| JPS62132327A (ja) | 半導体装置の製造方法 |