JPH02307218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02307218A JPH02307218A JP12975989A JP12975989A JPH02307218A JP H02307218 A JPH02307218 A JP H02307218A JP 12975989 A JP12975989 A JP 12975989A JP 12975989 A JP12975989 A JP 12975989A JP H02307218 A JPH02307218 A JP H02307218A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- gas atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000002844 melting Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000011261 inert gas Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 abstract description 29
- 230000008018 melting Effects 0.000 abstract description 16
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 10
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 10
- 238000002425 crystallisation Methods 0.000 abstract description 8
- 230000008025 crystallization Effects 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極配線材料として、高融点金属薄膜または
高融点金属シリ与イド薄膜を用いた半導体装置の製造方
法に関する。
高融点金属シリ与イド薄膜を用いた半導体装置の製造方
法に関する。
従来の技術
高融点金属薄膜または高融点金属シリサイド薄膜をゲー
ト電極材料として用いた従来のＭＯ８型トランジスタの
製造方法を第２図に基づき説明する。 まず、半導体基
板２１上に素子分離酸化膜として、選択酸化＄ （Ｌ
ＯＧ ＯＳ ＞法により選択酸化膜２２を形成した後、
素子形成領域に、ゲート酸化膜２３を形成する。次に、
たとえばスパッタ法により高融点金属薄膜および高融点
金属シリサイド薄膜を形成し、写真食刻法またはエツチ
ングにより、所定のゲート電極２４を形成する。そして
、その後イオン注入方法により、ソース領域２５および
ドレイン領域２６を形成することにより、ＭＯ８型トラ
ンジスタが製造されていた。
ト電極材料として用いた従来のＭＯ８型トランジスタの
製造方法を第２図に基づき説明する。 まず、半導体基
板２１上に素子分離酸化膜として、選択酸化＄ （Ｌ
ＯＧ ＯＳ ＞法により選択酸化膜２２を形成した後、
素子形成領域に、ゲート酸化膜２３を形成する。次に、
たとえばスパッタ法により高融点金属薄膜および高融点
金属シリサイド薄膜を形成し、写真食刻法またはエツチ
ングにより、所定のゲート電極２４を形成する。そして
、その後イオン注入方法により、ソース領域２５および
ドレイン領域２６を形成することにより、ＭＯ８型トラ
ンジスタが製造されていた。
発明が解決しようとする課題
上記従来の製造方法によると、ゲート電極形成後、最初
の熱工程の際に、熱ストレスにより段差部分で電極配線
に断線が生じるという問題があった。
の熱工程の際に、熱ストレスにより段差部分で電極配線
に断線が生じるという問題があった。
すなわち、最初の熱工程の処理温度が３００〜４５０°
Ｃの場合には、電極薄膜の内部応力の増大により、また
９００″Ｃの場合には、電極薄膜の結晶化の進行に伴う
急激な体積収縮により、電極配線の最も弱い段差部分で
断線が生じてしまう。
Ｃの場合には、電極薄膜の内部応力の増大により、また
９００″Ｃの場合には、電極薄膜の結晶化の進行に伴う
急激な体積収縮により、電極配線の最も弱い段差部分で
断線が生じてしまう。
そこで、本発明は上記課題を解消し得る半導体装置の製
造方法を提供することを目的とする。
造方法を提供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明の半導体装置の製造方
法は、半導体基板上に電極配線用として高融点金属薄膜
または高融点金属シリサイド薄膜を形成した後、真空下
または不活性ガス雰囲気下でかつ４５０〜８００℃の温
度範囲内で熱処理を行う工程を備えた製造方法である。
法は、半導体基板上に電極配線用として高融点金属薄膜
または高融点金属シリサイド薄膜を形成した後、真空下
または不活性ガス雰囲気下でかつ４５０〜８００℃の温
度範囲内で熱処理を行う工程を備えた製造方法である。
作用
上記の製造方法によると、真空下または不活性ガス雰囲
気下でかつ４５０〜８００°Ｃの温度範囲内での熱処理
は、電極配線用の薄膜における結晶化の進行の遷移状態
温度に相当するため、薄膜における内部応力を緩和する
とともに、結晶化に伴う体積収縮をも緩和する。また、
これらの熱処理が真空中または不活性ガス雰囲気下で行
われるため、薄膜表面での酸化反応が生じず、清浄な表
面状態を保つことができる。
気下でかつ４５０〜８００°Ｃの温度範囲内での熱処理
は、電極配線用の薄膜における結晶化の進行の遷移状態
温度に相当するため、薄膜における内部応力を緩和する
とともに、結晶化に伴う体積収縮をも緩和する。また、
これらの熱処理が真空中または不活性ガス雰囲気下で行
われるため、薄膜表面での酸化反応が生じず、清浄な表
面状態を保つことができる。
実施例
以下、本発明の一実施例を第１図に基づいて説明する。
なお、本実施例においては、Ｍｏｓ型電界効果トランジ
スタの製造方法について説明する。
スタの製造方法について説明する。
まず、第１図（ａ）に示すように、半導体基板１上に、
チャネルストッパ２と素子分離用の選択酸化膜３を形成
する。この選択酸化膜３の厚みは７０００λである。次
に、素子形成領域に、厚み４００人のゲート酸化膜４を
形成する。次に、第１図（ｂ）に示すように、直流スパ
ッタ法により厚さ４０００人のモリブデンシリサイド（
ＭｏＳ１２）膜（高融点金属シリサイド膜）５を形成す
る。次に、第１図（Ｃ）に示すように、ランプアニール
により、７００″Ｃで６０秒間窒素ガス雰囲気中で上記
モリブデンシリサイド膜５をアニールする。次に、第１
図（ｄ）に示すように、写真食刻法およびエツチングに
より所定のゲート電極６を形成する。次に、イオン注入
法により、ソース領域およびドレイン領域をする。次に
、ゲート電極６のキャップ材であるとともに、次層配線
との層間絶縁膜でもあるＮＳＣ（Ｎｏｎ−ｄｏｌ）ｅｄ
Ｓｉｌｉｃａｔｅ ＧＪａｓｓ）［７を常圧ＣＶＤ法
により形成する。この常圧ＣＶＤ法は次の条件で行われ
る。
チャネルストッパ２と素子分離用の選択酸化膜３を形成
する。この選択酸化膜３の厚みは７０００λである。次
に、素子形成領域に、厚み４００人のゲート酸化膜４を
形成する。次に、第１図（ｂ）に示すように、直流スパ
ッタ法により厚さ４０００人のモリブデンシリサイド（
ＭｏＳ１２）膜（高融点金属シリサイド膜）５を形成す
る。次に、第１図（Ｃ）に示すように、ランプアニール
により、７００″Ｃで６０秒間窒素ガス雰囲気中で上記
モリブデンシリサイド膜５をアニールする。次に、第１
図（ｄ）に示すように、写真食刻法およびエツチングに
より所定のゲート電極６を形成する。次に、イオン注入
法により、ソース領域およびドレイン領域をする。次に
、ゲート電極６のキャップ材であるとともに、次層配線
との層間絶縁膜でもあるＮＳＣ（Ｎｏｎ−ｄｏｌ）ｅｄ
Ｓｉｌｉｃａｔｅ ＧＪａｓｓ）［７を常圧ＣＶＤ法
により形成する。この常圧ＣＶＤ法は次の条件で行われ
る。
蒸着温度＝ ３８０〜４２０°Ｃ
ガ ス ： ＳｉＨ４＋０２もし、モリブ
デンシリサイド膜５の形成後にランプアニールを実施し
なければ、モリブデンシリサイド膜５の内部応力はこの
ＮＳＧ膜７の形成温度（蒸着温度）付近の加熱によりピ
ーク値を取るため、この応力の増大により配線の断線が
発生する。
デンシリサイド膜５の形成後にランプアニールを実施し
なければ、モリブデンシリサイド膜５の内部応力はこの
ＮＳＧ膜７の形成温度（蒸着温度）付近の加熱によりピ
ーク値を取るため、この応力の増大により配線の断線が
発生する。
しかし、モリブデンシリサイド膜５形成後のランプアニ
ールによる熱処理により内部応力が既に緩和されている
ため、断線が生じない。
ールによる熱処理により内部応力が既に緩和されている
ため、断線が生じない。
これについては、下記のような原因が考えられる。
■この熱処理温度においては、モリブデンシリサイド膜
５の持つ内部応力は、３００〜４５０°Ｃの場合にモリ
ブデンシリサイド膜５が持つ内部応力のピーク値から外
れ、しかもその値も著しく小さくなるため、内部応力に
起因する断線の発生を回避することができる。
５の持つ内部応力は、３００〜４５０°Ｃの場合にモリ
ブデンシリサイド膜５が持つ内部応力のピーク値から外
れ、しかもその値も著しく小さくなるため、内部応力に
起因する断線の発生を回避することができる。
■この熱処理温度では、モリブデンシリサイド膜５の結
晶化進行の遷移状態に相当するため、９００°Ｃ以上の
熱処理温度で起こる結晶化の進行に伴う体積収縮が発生
せず、これに起因する断線の発生を回避することができ
る。
晶化進行の遷移状態に相当するため、９００°Ｃ以上の
熱処理温度で起こる結晶化の進行に伴う体積収縮が発生
せず、これに起因する断線の発生を回避することができ
る。
なお、本実施例では、高融点金属シリサイド薄膜におけ
る内部応力の緩和について説明したが、高融点金属シリ
サイド薄膜の体積収縮の緩和、または高融点金属薄膜の
内部応力、体積収縮の緩和にも適用し得るものである。
る内部応力の緩和について説明したが、高融点金属シリ
サイド薄膜の体積収縮の緩和、または高融点金属薄膜の
内部応力、体積収縮の緩和にも適用し得るものである。
発明の効果
以上のように本発明の半導体の製造方法によると、半導
体基板上に電極配線用として高融点金属薄膜または高融
点金属シリサイド薄膜を形成した後、真空下または不活
性ガス雰囲気下でかつ４５０〜８００ ’Ｃの温度範囲
内で熱処理を行うため、高融点金属薄膜または高融点金
属シリサイド薄膜の内部応力および結晶化に伴う体積収
縮の度合いを緩和することができ、したがって後工程に
おける熱処理に起因する下地段差部分での電極配線の断
線を回避することができる。
体基板上に電極配線用として高融点金属薄膜または高融
点金属シリサイド薄膜を形成した後、真空下または不活
性ガス雰囲気下でかつ４５０〜８００ ’Ｃの温度範囲
内で熱処理を行うため、高融点金属薄膜または高融点金
属シリサイド薄膜の内部応力および結晶化に伴う体積収
縮の度合いを緩和することができ、したがって後工程に
おける熱処理に起因する下地段差部分での電極配線の断
線を回避することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例における半導
体装置の製造方法を説明する断面図、第２図は従来例の
半導体装置の製造方法を説明する斜視図である。 １・・・・半導体基板、３・・・・選択酸化膜、４・・
・・ゲート酸化膜、５・・・・モリブデンシリサイド膜
、６・・・・ゲート電極。
体装置の製造方法を説明する断面図、第２図は従来例の
半導体装置の製造方法を説明する斜視図である。 １・・・・半導体基板、３・・・・選択酸化膜、４・・
・・ゲート酸化膜、５・・・・モリブデンシリサイド膜
、６・・・・ゲート電極。
Claims (1)
- １、半導体基板上に電極配線用として高融点金属薄膜ま
たは高融点金属シリサイド薄膜を形成した後、真空下ま
たは不活性ガス雰囲気下でかつ４５０〜８００℃の温度
範囲内で熱処理を行う工程を備えた半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975989A JPH02307218A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975989A JPH02307218A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02307218A true JPH02307218A (ja) | 1990-12-20 |
Family
ID=15017494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12975989A Pending JPH02307218A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02307218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203420A (ja) * | 2006-02-03 | 2007-08-16 | Hitachi Ltd | Ｍｅｍｓ構造体およびその製造方法、並びにｍｅｍｓ構造体混載半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244048A (ja) * | 1984-05-11 | 1985-12-03 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 |
| JPH01235253A (ja) * | 1988-03-15 | 1989-09-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01272138A (ja) * | 1987-07-29 | 1989-10-31 | Sharp Corp | 配線の製法 |
-
1989
- 1989-05-22 JP JP12975989A patent/JPH02307218A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244048A (ja) * | 1984-05-11 | 1985-12-03 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 |
| JPH01272138A (ja) * | 1987-07-29 | 1989-10-31 | Sharp Corp | 配線の製法 |
| JPH01235253A (ja) * | 1988-03-15 | 1989-09-20 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203420A (ja) * | 2006-02-03 | 2007-08-16 | Hitachi Ltd | Ｍｅｍｓ構造体およびその製造方法、並びにｍｅｍｓ構造体混載半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002299348A (ja) | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001093853A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02307218A (ja) | 半導体装置の製造方法 | |
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JP2000196084A (ja) | 半導体素子のポリサイドゲ―ト電極形成方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| JPS63169743A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH02208943A (ja) | シリコン薄膜半導体装置の製造方法 | |
| KR20010001764A (ko) | 반도체 소자의 제조 방법 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH021943A (ja) | 半導体装置の製造方法 | |
| KR100265560B1 (ko) | 반도체 소자의 게이트 전극 및 그 형성방법 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH02162727A (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPS63133622A (ja) | 半導体装置の製造方法 |