JPS61182326A - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JPS61182326A JPS61182326A JP2176985A JP2176985A JPS61182326A JP S61182326 A JPS61182326 A JP S61182326A JP 2176985 A JP2176985 A JP 2176985A JP 2176985 A JP2176985 A JP 2176985A JP S61182326 A JPS61182326 A JP S61182326A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は入力端子に流れる電流の大きさに従って動作す
るスイッチング装置に係り、特に入力電流のしきい値を
設け、このしきい値を境にして負荷回路への電流供給を
制御するスイッチング装置に関する。
るスイッチング装置に係り、特に入力電流のしきい値を
設け、このしきい値を境にして負荷回路への電流供給を
制御するスイッチング装置に関する。
［従来技術およびその問題点］
従来のスイッチング装置は、入力端子に電流が流れ始め
ると、負荷へ微小な電流が供給されてしまうという問題
点を有していた。
ると、負荷へ微小な電流が供給されてしまうという問題
点を有していた。
また、入力電流のしきい値を自由に設定することができ
なかったために、汎用性がなかった。
なかったために、汎用性がなかった。
［問題点を解決するための手段］
本発明によるスイッチング装置は、
入力端子に流れる電流があるしきい値に達した時又は該
しきい値を超えた時にのみ負荷に電流を供給するスイッ
チング装置において、 エミッタ面積の異なる２個のトランジスタと、エミッタ
面積の大きいトランジスタのエミッタ面積比された第一
の抵抗器と、エミッタ面積の小さいトランジスタのコレ
クタ側に制御電極が接続された駆動トランジスタと、前
記２個のトランジスタへ等しい電流を供給しようとする
定電流回路とを有し、前記２個のトランジスタのベース
は同等に一定バイアスされ、前記２個のトランジスタの
エミッタに流れる電流が上記入力端子に流れる電流であ
り、該電流が上記しきい値を超えることで、前記２個の
トランジスタの各コレクタ電流特性の大小関係が変化し
、該変化に基づいて前記エミッタ面積の小さいトランジ
スタのコレクタ側での電位変化によって前記駆動トラン
ジスタを動作させて上記負荷への電流供給を制御するこ
とを特徴とする。
しきい値を超えた時にのみ負荷に電流を供給するスイッ
チング装置において、 エミッタ面積の異なる２個のトランジスタと、エミッタ
面積の大きいトランジスタのエミッタ面積比された第一
の抵抗器と、エミッタ面積の小さいトランジスタのコレ
クタ側に制御電極が接続された駆動トランジスタと、前
記２個のトランジスタへ等しい電流を供給しようとする
定電流回路とを有し、前記２個のトランジスタのベース
は同等に一定バイアスされ、前記２個のトランジスタの
エミッタに流れる電流が上記入力端子に流れる電流であ
り、該電流が上記しきい値を超えることで、前記２個の
トランジスタの各コレクタ電流特性の大小関係が変化し
、該変化に基づいて前記エミッタ面積の小さいトランジ
スタのコレクタ側での電位変化によって前記駆動トラン
ジスタを動作させて上記負荷への電流供給を制御するこ
とを特徴とする。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は、本発明によるスイッチング装置の一実施例の
回路図である。
回路図である。
同図において、ＰＮＰ ）ランジスタＱ１およびＱ２は
電流ミラー型定電流回路を形成し、ＱｌおよびＱ２の各
コレクタ電極はＮＰＮトランジスタＱ３およびＱ４のコ
レクタ電極に各々接続されている。ただし、Ｑ３および
Ｑ４のエミッタ面積の比率はｎ：ｌである。Ｑ３および
Ｑ４の各ベース電極は共に抵抗Ｒ１を介して電源ｌの正
電極に接続され、Ｑ３およびＱ４が一定にバイアスされ
ている。抵抗Ｒ１は高抵抗であればよいが、ＦＥＴ等の
定電流性素子を用いてもよい。Ｑ３のエミッタ電極は抵
抗Ｒ２を介して、Ｑ４のエミッタ電極は直接、Ｑ５のベ
ース電極に接続されている。さらに、Ｑ５のベース電極
は抵抗Ｒ３を介して入力端子２に接続され、Ｑ５のエミ
ッタ電極も入力端子２に接続されている。
電流ミラー型定電流回路を形成し、ＱｌおよびＱ２の各
コレクタ電極はＮＰＮトランジスタＱ３およびＱ４のコ
レクタ電極に各々接続されている。ただし、Ｑ３および
Ｑ４のエミッタ面積の比率はｎ：ｌである。Ｑ３および
Ｑ４の各ベース電極は共に抵抗Ｒ１を介して電源ｌの正
電極に接続され、Ｑ３およびＱ４が一定にバイアスされ
ている。抵抗Ｒ１は高抵抗であればよいが、ＦＥＴ等の
定電流性素子を用いてもよい。Ｑ３のエミッタ電極は抵
抗Ｒ２を介して、Ｑ４のエミッタ電極は直接、Ｑ５のベ
ース電極に接続されている。さらに、Ｑ５のベース電極
は抵抗Ｒ３を介して入力端子２に接続され、Ｑ５のエミ
ッタ電極も入力端子２に接続されている。
また、Ｑ２のコレクタ電極はＰＮＰ）ランジスタＱ６の
ベース電極に接続され、Ｑ６のエミッタ電極は電源１の
正電極に、Ｑ６のコレクタ電極は負荷回路３を介して接
地線ＧＮＤに、各々接続されている。電源１の負電極は
接地線ＧＮＤに接続されているから、負荷回路３はＱ６
のオン会オフ動作によって駆動される。また、Ｑｌおよ
びＱ２のエミッタ電極は共に電源ｌの正電極に接続され
、電流が供給される。
ベース電極に接続され、Ｑ６のエミッタ電極は電源１の
正電極に、Ｑ６のコレクタ電極は負荷回路３を介して接
地線ＧＮＤに、各々接続されている。電源１の負電極は
接地線ＧＮＤに接続されているから、負荷回路３はＱ６
のオン会オフ動作によって駆動される。また、Ｑｌおよ
びＱ２のエミッタ電極は共に電源ｌの正電極に接続され
、電流が供給される。
このような回路構成において、入力端子２に流れる電流
■がしきい値Ｉｔｈを超える毎にＱ６のオン番オフ状態
が変化することになるが、そのしきい値Ｉｔｈは、後述
するように、Ｑ４に対するＱ３のエミッタ面積比ｎと、
Ｑ３のエミッタ電極に接続された抵抗Ｒ２とによって設
定される。また、電流Ｉに上限はＱ５とＲ３とによって
設定される。
■がしきい値Ｉｔｈを超える毎にＱ６のオン番オフ状態
が変化することになるが、そのしきい値Ｉｔｈは、後述
するように、Ｑ４に対するＱ３のエミッタ面積比ｎと、
Ｑ３のエミッタ電極に接続された抵抗Ｒ２とによって設
定される。また、電流Ｉに上限はＱ５とＲ３とによって
設定される。
次に、このような構成を有する本実施例のスイッチ動作
を説明する。
を説明する。
まず電流工が小さい場合は、Ｑ３のエミッタ面積がＱ４
のそれより大きいために、Ｑ３のコレクタ電流Ｉｃ３は
Ｑ４のコレクタ電流Ｉｃ４より大きくなる（ＩＣ３＞Ｉ
Ｃ４）、Ｌ／かし、ＱｌおよびＱ２は電流ミラー型定電
流回路を形成しているために、Ｑｌによりバイアスされ
たＱ２は、Ｑ３のコレクタ電流Ｉｃ３と同等の電流が流
れる状態となり、その結果Ｑ４のコレクタ電位は電源ｌ
の電圧近くまで上昇する。このために、Ｑ６はオフ状態
を保持し、負荷回路３へ電流は供給されない。
のそれより大きいために、Ｑ３のコレクタ電流Ｉｃ３は
Ｑ４のコレクタ電流Ｉｃ４より大きくなる（ＩＣ３＞Ｉ
Ｃ４）、Ｌ／かし、ＱｌおよびＱ２は電流ミラー型定電
流回路を形成しているために、Ｑｌによりバイアスされ
たＱ２は、Ｑ３のコレクタ電流Ｉｃ３と同等の電流が流
れる状態となり、その結果Ｑ４のコレクタ電位は電源ｌ
の電圧近くまで上昇する。このために、Ｑ６はオフ状態
を保持し、負荷回路３へ電流は供給されない。
電流工が次第に大きくなると、電流Ｉｃ３も増大してＲ
２における電圧降下分が増大する。そのために、Ｑ４の
ベース・エミッタ間電圧がＱ３のベース・エミッタ間電
圧に比べて次第に大きくなる。しかし、電流工がＱ３と
Ｑ４とのエミッタ面積比ｎとＲ２とで決定されるしきい
値Ｉｔｈに達しない限り、Ｉ ｃ３ ＞Ｉ ｃ４の状態
が続き、Ｑ６はオフ状態を保持する。
２における電圧降下分が増大する。そのために、Ｑ４の
ベース・エミッタ間電圧がＱ３のベース・エミッタ間電
圧に比べて次第に大きくなる。しかし、電流工がＱ３と
Ｑ４とのエミッタ面積比ｎとＲ２とで決定されるしきい
値Ｉｔｈに達しない限り、Ｉ ｃ３ ＞Ｉ ｃ４の状態
が続き、Ｑ６はオフ状態を保持する。
次に、電流Ｉがしきい値Ｉｔｈを超えると、Ｑ３および
Ｑ４のコレクタ電流に関してはＩｃ３＜Ｉｃ４の状態と
なる。しかし、ＱｌによりバイアスされたＱ２のコレク
タ電流状態はＩｃ３であるために、Ｑ４のコレクタ電位
は低下し、Ｑ６はオン状態となって負荷回路３へ電源１
から電流が供給される。
Ｑ４のコレクタ電流に関してはＩｃ３＜Ｉｃ４の状態と
なる。しかし、ＱｌによりバイアスされたＱ２のコレク
タ電流状態はＩｃ３であるために、Ｑ４のコレクタ電位
は低下し、Ｑ６はオン状態となって負荷回路３へ電源１
から電流が供給される。
以上のスイッチ動作におけるしきい値Ｉｔｈの決定方法
を電流関係式および第２図を用いて説明する。
を電流関係式および第２図を用いて説明する。
第２図は、エミッタ面積の異なる２個のトランジスタの
ベース・エミッタ間電圧とコレクタ電流との関係を示す
グラフである。
ベース・エミッタ間電圧とコレクタ電流との関係を示す
グラフである。
Ｑ３のエミッタ面積はＱ４のそれのｎ倍であるから、Ｑ
３およびＱ４のコレクタ電流Ｉｃ３およびＩｃ４は、次
式で表わされる。
３およびＱ４のコレクタ電流Ｉｃ３およびＩｃ４は、次
式で表わされる。
Ｉ ｃ３ ＝ ｎ Ｉｓ ｅｘｐ（ｑＶｂｅ３ ／ｋＴ
） ｅ ＊ ｅ （１）Ｉ ｃ４ ＝ Ｉｓ ｅｘ
ｐ（ｑＶｂｅ４ ／ｋＴ） １１ ＠ １１ （２）
ただし、ｋはポルツマン定数、ｑは単位電荷、Ｔは絶対
温度、Ｖｂｅ３およびＶ ｂｅ４は各々Ｑ３およびＱ４
のベース・エミッタ間電圧である。
） ｅ ＊ ｅ （１）Ｉ ｃ４ ＝ Ｉｓ ｅｘ
ｐ（ｑＶｂｅ４ ／ｋＴ） １１ ＠ １１ （２）
ただし、ｋはポルツマン定数、ｑは単位電荷、Ｔは絶対
温度、Ｖｂｅ３およびＶ ｂｅ４は各々Ｑ３およびＱ４
のベース・エミッタ間電圧である。
ところで、Ｑ３のエミッタには抵抗Ｒ２が接続されてい
るために、Ｖ ｂｅ３とＶｂｅ４との間には次式の関係
がある。
るために、Ｖ ｂｅ３とＶｂｅ４との間には次式の関係
がある。
Ｖｂｅ３ ＋ Ｉ ｃ３ ＊ Ｒ２＝Ｖｂｅ４ ・―・
（３）したがって、（３）式を（１）式へ代入して次式
を得る。
（３）したがって、（３）式を（１）式へ代入して次式
を得る。
Ｉ ｃ３ ＝ ｎｌｓ ｅｘｐ （ｑ（Ｖｂｅ４ −
Ｉ ｃ３ ＊ Ｒ２）／ ｋＴ） ・ ・ ・（４
） 上式（２）および（４）の関係式をグラフに表わしたも
のが第２図における曲ｖｉ１０１および曲！１ｉｉ１０
２である。ただし、曲線１０３はＶｂｅ３を横軸とした
場合の式（１）を表わしている。
Ｉ ｃ３ ＊ Ｒ２）／ ｋＴ） ・ ・ ・（４
） 上式（２）および（４）の関係式をグラフに表わしたも
のが第２図における曲ｖｉ１０１および曲！１ｉｉ１０
２である。ただし、曲線１０３はＶｂｅ３を横軸とした
場合の式（１）を表わしている。
同グラフから明らかなように、Ｑ３のコレクタＩｃ３を
表わす曲線１０２とＱ４のコレクタ電流Ｉｃ４を表わす
曲線１０１とは、Ｖ ｂｅ４ ＝ Ｖ ｔの時交わって
いる。すなわち、このときを境にしてＩｃ３とＩｃ４と
の大小関係が逆転している。この時、ＩＣ３＝ＩＣ４＝
Ｉｔであるから、式（２）と（４）を連立させることで
次の関係式を得る。
表わす曲線１０２とＱ４のコレクタ電流Ｉｃ４を表わす
曲線１０１とは、Ｖ ｂｅ４ ＝ Ｖ ｔの時交わって
いる。すなわち、このときを境にしてＩｃ３とＩｃ４と
の大小関係が逆転している。この時、ＩＣ３＝ＩＣ４＝
Ｉｔであるから、式（２）と（４）を連立させることで
次の関係式を得る。
したがって、電流ＩＣ３およびＩｃ４の大小関係が変化
するＶｂｅ４ ＝Ｖｔの時の電流Ｉｔの２倍をしきい値
Ｉｔｈとすることができる。すなわち、しきい値Ｉｔｈ
は、上式（５）の関係式を用いて、エミッタ面積比ｎお
よび抵抗Ｒ２の抵抗値を定めることで所望のレベルに設
定することができる。
するＶｂｅ４ ＝Ｖｔの時の電流Ｉｔの２倍をしきい値
Ｉｔｈとすることができる。すなわち、しきい値Ｉｔｈ
は、上式（５）の関係式を用いて、エミッタ面積比ｎお
よび抵抗Ｒ２の抵抗値を定めることで所望のレベルに設
定することができる。
なお、式（５）から明らかなように、しきい値Ｉ ｔｈ
＝ ２ Ｉ ｔは温度Ｔの関数である。したかって、電
流■を一定にすれば、温度変化によってＱ６のオン・オ
フ動作を行わせる温度スイッチとして用いることもでき
る。
＝ ２ Ｉ ｔは温度Ｔの関数である。したかって、電
流■を一定にすれば、温度変化によってＱ６のオン・オ
フ動作を行わせる温度スイッチとして用いることもでき
る。
また、本実施例の消費電力を抑えるには、Ｑ３およびＱ
４を駆動するのに必要な電流を与える程度に抵抗Ｒ１を
大きくすればよい、また、電源ｌの電圧および入力端子
２の電圧に依存することなく本実施例の消費電流を決定
するためには、抵抗Ｒ１の代わりにＪＦＥＴ等を用いた
定電流素子又は定電流回路を用いればよい。
４を駆動するのに必要な電流を与える程度に抵抗Ｒ１を
大きくすればよい、また、電源ｌの電圧および入力端子
２の電圧に依存することなく本実施例の消費電流を決定
するためには、抵抗Ｒ１の代わりにＪＦＥＴ等を用いた
定電流素子又は定電流回路を用いればよい。
第３図は、本実施例の使用方法の一例を示すブロック図
である。
である。
同図において、スイッチング装置１０ａ、１０ｂ等は第
１図に示す回路構成を有し、複数個設けられている。各
スイッチング装置ｌＯには第１図における負荷回路３と
して負荷３ａ 、 ３ｂ 、・・・等が接続され、これ
らの負荷は、たとえばアンプ等の電子回路、モータ等の
電動装置などである。また、第１図における電源ｌとし
て電圧Ｖｃｃが各スイッチング装置に印加され、ＣＰＵ
１１からの制御信号が各スイッチング装置の入力端子
２ａ、２ｂ、・・・に入力している。
１図に示す回路構成を有し、複数個設けられている。各
スイッチング装置ｌＯには第１図における負荷回路３と
して負荷３ａ 、 ３ｂ 、・・・等が接続され、これ
らの負荷は、たとえばアンプ等の電子回路、モータ等の
電動装置などである。また、第１図における電源ｌとし
て電圧Ｖｃｃが各スイッチング装置に印加され、ＣＰＵ
１１からの制御信号が各スイッチング装置の入力端子
２ａ、２ｂ、・・・に入力している。
すでに述べた動作説明かられかるように、ＣＰｕ１１か
らハイレベル又はローレベルの制御信号が入力すること
で各入力端子２ａ 、 ２ｂ 、・・・に流れる電流が
変化し、その電流が設定されたしきい値Ｉｔｈより下で
あるか、又はしきい値Ｉｔｈ以上であるかによって、各
スイッチング装置のオン又はオフ動作が行われる。
らハイレベル又はローレベルの制御信号が入力すること
で各入力端子２ａ 、 ２ｂ 、・・・に流れる電流が
変化し、その電流が設定されたしきい値Ｉｔｈより下で
あるか、又はしきい値Ｉｔｈ以上であるかによって、各
スイッチング装置のオン又はオフ動作が行われる。
このように構成することで、たとえば負荷３ａとしての
アンプを動作させず、負荷３ｂとしてのモータ。みを動
作させるモードの時、 ＣＰＵ １１はスイッチング装
置１０ａをオフ、スイッチング装置１０ｂをオンとして
電流をモータ３ｂにのみ供給することができる。したが
って、目的とする機能に必要な回路および装置だけに電
流を供給することができ。
アンプを動作させず、負荷３ｂとしてのモータ。みを動
作させるモードの時、 ＣＰＵ １１はスイッチング装
置１０ａをオフ、スイッチング装置１０ｂをオンとして
電流をモータ３ｂにのみ供給することができる。したが
って、目的とする機能に必要な回路および装置だけに電
流を供給することができ。
全体として消費電力を節約することができる。
さらに、各スイッチング装置は、入力端子を流れる電流
が設定されたしきい値に達しない限り、負荷回路を通し
て接地線ＧＮＤへ電流が流れないために、Ｃ：ＰＵｌｌ
にリーク電流等が存在しても負荷回路に電流が流れるこ
とがなく、確実なスイッチ動作が行われるとともに、消
費電力の節約にもなる。
が設定されたしきい値に達しない限り、負荷回路を通し
て接地線ＧＮＤへ電流が流れないために、Ｃ：ＰＵｌｌ
にリーク電流等が存在しても負荷回路に電流が流れるこ
とがなく、確実なスイッチ動作が行われるとともに、消
費電力の節約にもなる。
また、しきい値Ｉｔｈが容易に設定可能であるために、
制御信号の電流レベルが異なるＣＰＵに対しても互換性
があり、スイッチ手段として広く用いることができる。
制御信号の電流レベルが異なるＣＰＵに対しても互換性
があり、スイッチ手段として広く用いることができる。
なお、第１図におけるＮＰＮ ）ランジスタＱ３、Ｑ４
をＰＮＰ ）ランジスタに、ＰＮＰ ）ランジスタＱ１
．Ｑ２およびＱ６をＮＰＮ ）ランジスタに置きかえ、
さらに電源ｌの極性を逆にして入力端子２に流れる電流
を逆方向としたスイッチング装置は、第１図における回
路から極めて容易に想到するものである。
をＰＮＰ ）ランジスタに、ＰＮＰ ）ランジスタＱ１
．Ｑ２およびＱ６をＮＰＮ ）ランジスタに置きかえ、
さらに電源ｌの極性を逆にして入力端子２に流れる電流
を逆方向としたスイッチング装置は、第１図における回
路から極めて容易に想到するものである。
［発明の効果］
以上詳細に説明したように、本発明によるスイッチング
装置は、入力端子に流れる電流の大きさが設定されたし
きい値に達した時又はそれより大きくなった時のみ負荷
回路へ電流を供給するために、入力端子にリーク電流等
の微小電流が存在しても、また雑音等による電流が発生
しても、負荷回路へ電流が供給されることがなく、確実
なスイッチ動作を行うことができるとともに、消費電力
を抑えることができる。
装置は、入力端子に流れる電流の大きさが設定されたし
きい値に達した時又はそれより大きくなった時のみ負荷
回路へ電流を供給するために、入力端子にリーク電流等
の微小電流が存在しても、また雑音等による電流が発生
しても、負荷回路へ電流が供給されることがなく、確実
なスイッチ動作を行うことができるとともに、消費電力
を抑えることができる。
また、しきい値を所望レベルに設定できるために、入力
端子に接続する外部装置の電流レベルを考慮する必要が
なく、スイッチング手段として広い範囲で用いることが
できる。
端子に接続する外部装置の電流レベルを考慮する必要が
なく、スイッチング手段として広い範囲で用いることが
できる。
第１図は、本発明によるスイッチング装置の一実施例の
回路図、 第２図は、エミッタ面積の異なる２個のトランジスタの
ベース・エミッタ間電圧とコレクタ電流との関係を示す
グラフ。 ８３図は１本実施例の使用方法の一例を示すブロック図
である。 ２・・・入力端子 ３・・拳負荷回路Ｑｌ、Ｑ２・・
・命電流ミラー型回路を構成するＰＮＰ ）ランジスタ Ｑ３、Ｑ４Φ・・・エミッタ面積の異なる２個のＮＰＮ
）ランジスタ Ｒ１、Ｒ２・＃−抵抗 代理人 弁理士 山 下 積 子 弟１図 第２図
回路図、 第２図は、エミッタ面積の異なる２個のトランジスタの
ベース・エミッタ間電圧とコレクタ電流との関係を示す
グラフ。 ８３図は１本実施例の使用方法の一例を示すブロック図
である。 ２・・・入力端子 ３・・拳負荷回路Ｑｌ、Ｑ２・・
・命電流ミラー型回路を構成するＰＮＰ ）ランジスタ Ｑ３、Ｑ４Φ・・・エミッタ面積の異なる２個のＮＰＮ
）ランジスタ Ｒ１、Ｒ２・＃−抵抗 代理人 弁理士 山 下 積 子 弟１図 第２図
Claims (2)
- （１）入力端子に流れる電流があるしきい値に達した時
又は該しきい値を超えた時にのみ負荷に電流を供給する
スイッチング装置において、エミッタ面積の異なる２個
のトランジス タと、エミッタ面積の大きいトランジスタのエミッタに
接続された第一の抵抗器と、エミッタ面積の小さいトラ
ンジスタのコレクタ側に制御電極が接続された駆動トラ
ンジスタと、前記２個のトランジスタへ等しい電流を供
給しようとする定電流回路とを有し、前記２個のトラン
ジスタのベースは同等に一定バイアスされ、前記２個の
トランジスタのエミッタに流れる電流が上記入力端子に
流れる電流であり、該電流が上記しきい値を超えること
で、前記２個のトランジスタの各コレクタ電流特性の大
小関係が変化し、該変化に基づいて前記エミッタ面積の
小さいトランジスタのコレクタ側での電位変化によって
前記駆動トランジスタを動作させて上記負荷への電流供
給を制御することを特徴とするスイッチング装置。 - （２）上記しきい値は、上記２個のトランジスタのエミ
ッタ面積比および上記第一の抵抗器の抵抗値によって所
望のレベルに設定されたことを特徴とする特許請求の範
囲第１項記載のスイッチング装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176985A JPS61182326A (ja) | 1985-02-08 | 1985-02-08 | スイツチング装置 |
| US07/026,476 US4758773A (en) | 1985-02-08 | 1987-03-16 | Switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176985A JPS61182326A (ja) | 1985-02-08 | 1985-02-08 | スイツチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182326A true JPS61182326A (ja) | 1986-08-15 |
Family
ID=12064279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176985A Pending JPS61182326A (ja) | 1985-02-08 | 1985-02-08 | スイツチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182326A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6137631B2 (ja) * | 1978-06-12 | 1986-08-25 | Canon Kk |
-
1985
- 1985-02-08 JP JP2176985A patent/JPS61182326A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6137631B2 (ja) * | 1978-06-12 | 1986-08-25 | Canon Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06180332A (ja) | 電流検出回路 | |
| JPS61182326A (ja) | スイツチング装置 | |
| US4758773A (en) | Switching device | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JPS61182323A (ja) | スイツチング装置 | |
| JPH06101672B2 (ja) | 電圧比較回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2506811Y2 (ja) | ブリッジ型出力回路 | |
| JP2597314Y2 (ja) | 定電流回路 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JPH04317217A (ja) | 電流検出回路 | |
| JP2511865Y2 (ja) | 電源回路 | |
| JPH04314206A (ja) | ドライブ回路 | |
| JPH11149322A (ja) | 電圧安定化回路 | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JP3105682B2 (ja) | コンパレータ | |
| JPH0513064Y2 (ja) | ||
| JPH04257906A (ja) | 定電流回路 | |
| JPS61184918A (ja) | スイツチング装置 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPH04157919A (ja) | 電流スイッチ形制御回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPH0347775B2 (ja) | ||
| JPS63304706A (ja) | リミタ増幅回路 |