JPS61181270A - 記録ヘッド駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、発熱ヘッド駆動方法及び発熱ヘッド駆動回路
に係り、特に高速のデータ転送が可能かつ中間調記録に
好適な発熱ヘッド駆動方法及び発熱ヘッド駆動回路に関
する。

〔発明の背景〕

従来、発熱ヘッド駆動方法及び発熱ヘッド駆動回路につ
いてぼ、ＩＢＥＥ　Ｔｒａｎｓ、　Ｏｎ　Ｃｏｎｓｕｍ
ｅｒＥＩｅＣｆｒｏｎｉＣｓ、　Ｖｏｌ、＋、＋ＸＥＥ
−２８，Ａ３．３５１　（ＡＩＪｇｕｓｔ１９８２）に
おけるＴｏｋｕｍａｒｕ等による’ＡＩ）ｏｗｅｒｆｕ
１３２１３ｉｔ　Ｔｈｅｒｍａｌ　Ｐｒｉｎｔｉｎｇ　
Ｉ−Ｔｅａｄ　ＤｒｉｖｅｒＬＳＩ”と題する文献にお
いて論じられている。

第８図に、従来の発熱ヘッド駆動回路を用いた熱発色及
び熱転写記録装置の簡単なブロック図を示す。画像源１
げ半導体メモリ、磁気ディスクなどにより構成されるメ
モリで、ここに一時蓄えられた記録データは、制御回路
２内に含捷れ記録装置全体を制御するマイクロプロセッ
サユニットのデータパスライン６を介し、信号変換回路
１２にパラレルに転送される。信号変換回路１２では、
制御回路２の指令に応じて転送された記録データをパラ
レルからシリアルに変換し、発熱ヘッド駆動回路３に転
送し、この記録データに応じて発熱抵抗体°アレイ１１
を発熱させ記録する。

この発熱抵抗体の発生する熱エネルギにより、感熱紙上
に塗られた薬品が反応して発色する方式が熱発色記録方
式で中間調記録も可能であるが、主としてファクシミリ
及び簡易プリンタ等に用いられている。一方熱転写記録
方式は、発熱抵抗体の熱エネルギにより転写紙上に塗ら
れたインクが、溶融又は昇華して記録紙上に転写し、画
像を得る方式で、マルチカラー化と、中間調及び中間調
をカラー化したフルカラー記録に適した方式として注目
されている。

ファクシミリやラインプリンタに用いる発熱ヘッドぼ、
多数の発熱抵抗体がアＶイ状に並べられており、この発
熱抵抗体アレイ１１と駆動回路）の接続性の観点から、
駆動回路３を集積してＩＣＱ、Ｉｎｔｅｇｒａｔｅｄ　
ｃｉｒｃｕｉｔ）　　化し、同一基板上に配置する形式
の発熱ヘッド４が普及している。

従来の発熱ヘッド駆動回路３の構成及び動作タイミング
について、それぞれ第９図及び第１０図により説明する
。

第９図はＩＣ化した駆動回路の素子の一例を示している
。、Ｖ＠動出力数ぼ例えば３２個で、例えば２０４８個
の発熱抵抗体を有する発熱ヘッドを駆動する時にば、第
９図のＩＣを６４個カスケードに接続する。駆動回路は
、マスター譬スレーブ型記憶素子２０−１．２０−２．
・・・・・・、２０−３２をカスケードに接続したシフ
トレジスタ１３、記憶素子２１−１．２１−２．・・・
・・・２１−３２から成りシフトレジスタ１３の各ビッ
ト出力を一時記憶する記憶素子ブロック７、及び論理積
ゲート２２−１．２２−２・・・・・・２２−３２と発
熱抵抗体を駆動する出力トランジスタ２３−１．２３−
２・・・・・・２３−３２から成る出力バッファりなど
により構成されている。

このような構成の１駆動回路を用いた駆動素子を実装し
た発熱ヘッドを用い、熱発色またぼ熱転写記録方式によ
り中間調画像を記録する方法として、発熱抵抗体に印加
する電力の通電時間を制御するパルス幅制御が有効であ
る。

６４個の駆動素子をカスケードに接続し、２０４８個の
発熱抵抗体を駆動して濃淡６４階調の中間調画像を記録
する時の制御信号と記録データのタイミングチャートが
第１０図で第９図の回路構成図と合わせて、動作を示す
。まず、クロックＣＬ　Ｋにより、１ライン、１階調分
の記録データＤＡＴＡをシリアルにシフトレジスタに転
送し、その後ラッチ信号ＬＡＴＣＨにより、記憶素子ブ
ロック７に記憶する。この記憶動作に伴って記憶素子ブ
ロック７の各出力Ｑからデータが出力される。第９図の
回路でｎ、”Ｈｌｇｈ”　レベルの記録データが伝達さ
れた論理積ゲート２２−１〜３２が各出力トランジスタ
２３−１〜３２を駆動して発熱抵抗体を発熱させる。こ
の発熱抵抗体の発熱時間幅は論理積ゲート２２−１．２
２−２・・・・・・２２−３２に共通に入力される記録
信号Ｓ　Ｔ　Ｂと記憶素子２１−１〜３２の各出力の、
′命埋債により決定される。

従って、記録信号ＳＴＢを“Ｌ　ｏ　ｗ”レベルに維持
することにより、次の階調の記録データが記憶素子２１
−１〜３２から出力されるまで、前の階調の出力状態を
持続する。

上記の如く、１階調毎にシフトレジスタ口に１ライン分
の階調データを転送するため、６４階調記録では、６４
回のジインデータ転送が必要である。

また、各階調の最小記録時間げ、シフトレジスタＵに１
階調分のラインデータを転送する時間により決定される
。４ＭＨｚの高速の転送速度で２０４８ビツトのシフト
レジスタ１３にデータを転送すると約０．５　ｍ　ｓの
時間が必要で、この時間が各階調の最小記録時間となる
。６４階調を上記条件で記録すると、１ラインの記録に
最短でも３２ｍ５を必要とする。したがって、各階調の
記録時間を短縮し、高速記録と多階調記録を同時に実現
するには、より高速の転送りロックで動作する駆動ＩＣ
が必要であるが、現状のＩＣ製造プロセス技術では十分
とはいえない。

以上の１うに、従来の発熱ヘッド駆動ＩＣは、記録デー
タをシリアルに転送するため、発熱ヘッド上の配線数を
少くできるなどの有利な点もあるが、より高速の記憶速
度及び中間調記録などの高機能化を目指す場合、記憶デ
ータの転送速度が問題になる。これらの問題点に対処す
る方法の１つとして、第１１図に示す如く、発熱ヘッド
４中のシフトレジスタ１３を分割し、複数入力とするこ
とにより、記録データの高速転送を実現する方式が提案
されている。しかし、第１１図に示すように、信号変換
回路１２−ｎが記録データの分割数に等しく必要である
ことと、画像源１から各信号変換回路１２−ｎに記録デ
ータを分配する手段が必要で、回路規模が大幅に増大す
るという問題点があった。

〔発明の目的〕

本発明の目的は、主として中間調画像記録を熱発色ま′
ｆｃ、ニ熱転写記録によりおこなう記録装置において、
発熱ヘッドへの情報伝達速度の高速化、クロック周波数
の低速化及び記録時間の短縮を信号変換回路の回路規模
を拡大させることなく実現する発熱ヘッド駆動方法及び
発熱ヘッド駆動回路を提供するにある。

〔発明の概要〕

本発明発熱ヘッド４＠動方法の特徴は、濃淡画像の階調
数に応じたタイミングで、発熱抵抗体の発熱の開始ま−
ｆｃは停止を指示する制御信号（以下階調信号と称す）
を各発熱抵抗体につき、１度伝達するだけで階調制御が
可能な発熱ヘッド駆動方法とすることにより、発熱抵抗
体と階調信号を同数としたことにある。

一＊ｆｃ１本発明発熱ヘッド、鳴動回路の特徴は、発熱
ヘッド駆動ＩＣの階調信号入力端子を複数とし、かつラ
ッチを主体とした記憶素子に階調信号だけを選択的に書
き込み可能とする機能を備えたことにより、情報量転送
速度の高速化と、中間調画像記録装置の信号変換回路の
簡略化、クロック周波数の低速化及び記録時間の大幅な
短縮を可能としく９） たものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図、第２図により説明す
る。

第１図は本発明に成る発熱ヘッド駆動回路を用いた熱発
色及び熱転写記録装置の簡単な構成図を示す。基本構成
に第８図の従来例とほぼ同様であるが、複数の階調信号
入力端子を設けるとともに、階調信号の入力端子数に等
しい数の記憶素子を１つのブロックとする２段から成る
記憶素子ブロック群７及び９、画像源１から伝達され信
号変換回路１２において、バイナリ信号からピット信号
に変換した階調信号だけを第２段の記憶素子ブロック群
９に伝達記憶する選択的書き込み回路８、及び出力バッ
ファアレイ１０により発熱ヘッド駆動回路３を構成した
点が異なる。

第１図の発熱ヘッド駆動回路３の内、ＩＣ１個分の回路
の一実施例を第２図に示す。回路構成の詳細を以下に示
す。シフトレジスタの約２分の１のトランジスタ数で構
成可能なラッチゲート３２個から成る記憶素子３２−１
．３２−２・・・・・・３２−８．・・・・・・３５−
１・・・・・・、３５−８を８個ずつの４ブロツクに分
割し、第１段の記憶素子ブロック群７を形成し、各記憶
素子ブロックの相対する入力端子を相互に接続して８個
の階調信号入力り。

〜Ｄ７の各端子に接続する。ブロック選択回路５として
マスター〇スレーブ型記憶素子３０番１〜３０・４をカ
スケードに接続したシフトレジスタで構成し、各ビット
出力を第１段の記憶素子ブロック群７の各ブロックの書
込み端子ＣＫに接続している。第１段の記憶素子ブロッ
ク群７の各出力Ｑ＋　−ｔ　−Ｑ＋−３２を、各々ラッ
チ信号ＬＡＴＣＨと一し積ゲー）３６＠１〜３６−３２
に入力すると同時に、３２（固のラッチゲート３７・１
〜４００８により構成される第２段の記憶素子ブロック
群９の信号入力端子りに入力している。第２段の記憶素
子ブロック群９の各出力Ｑ２−１〜Ｑｚ−ｓｚｌ’ｊ、
発熱抵抗体に電力を供給して駆動する駆動トランジスタ
３９・−１〜３９−３２の制御信号ＳＴＢとともに負の
論理和ゲート３８・１〜３８φ３２に接続されている。

また第２段の記憶素子ブロック群９には、記憶素子を初
期化するリセット信号ｌ５ＥＴが入力されている。

本実施例忙よれば、階調信号入力端子を８人力とし、デ
ータ転送を８ビツトパラレルで転送とすることにより、
１クロツクで８個のデータ転送が可能となり、従来のシ
フトレジスタ方式に比較し、同一時間内に、８倍の情報
量を転送できる。

抗体に供給する電力パルスの時間幅を個々の抵抗体毎に
制御し、各抵抗体に与える印加エネルギを変えて、発熱
量を制御するパルス幅制御方式が有効である。

第４図にパルス幅制御方式を用い、熱発色または熱転写
記録方式により画像を記録した時のパルス幅と記録濃度
の一般的な特性を示す。横軸にパルス幅、縦軸に記録濃
度をとると、記録濃度は第４図に示す如くＳ字型特性を
示す。紙の地濃度ＤＯも含め１０段階の濃度レベル（１
０階調の中間調レベル）を記録する場合には、紙の地濃
度式と最高濃度Ｄ９を９等分した各点に対応するパルス
幅０−ｔ９を発熱抵抗体に印加することにより、１０階
調の濃淡画像の記録が可能となる。例えば、’Ｉ＋ｊ２
１ｔ３などの短いパルス幅を抵抗体に与えると、それぞ
れＤ＋　、Ｄ２　、Ｄｓの低い濃度のドツトを印画しＮ
　　ｔ７＋　　ｔｓ＋　　ｔｅ！どの長い：・ノ、クル
ス幅を抵抗体に与えると、それぞれＤ？＋覧　　＼ 記録することにより、濃淡画像を記録でき・る。

このようなパルス幅制御方式による中間調記録を、本発
明の一実施例となる発熱ヘッド駆動回路を用いて実現す
る場合の説明図を第５図及び第６図に示す。第、５図に
示すように、回路構成は第２図実施例と同様であるが説
明を容易にするため、発熱抵抗体Ｒ１〜Ｒ４を４ビツト
とし、ドライバＩＣも記録データＤＩ、Ｄｚの２人力、
第１段及び第２段ラッチブロックＬＢＩ〜ＬＢ４も各々
２個の計４ピットの構成で説明する。甘だ記録階調数も
階調０９階調１１階調２９階調３１階調４の５階調とし
、発熱抵抗体Ｒ１が０階調、発熱抵抗体Ｒ２が１階調、
発熱抵抗体Ｒ３が２階調、発熱抵抗体Ｒ４が４階調の濃
度を記録する場合について、第６図のタイミングチャー
トにより説明する。

まず、第２１段のラッチブロックＬＢ３及ヒＬＢ４１余
ＶセットパルスＲＥＳＢＴにより初期化すると、ＢＥ２
と記録データＤ！、Ｄｚを第６図に示すタイミングで転
送すると、ＢＥ、１の立下がりで、ラッチブロックＬＢ
１に記録データＤｔ　、Ｄ２ののち発熱抵抗体Ｒ１，Ｒ
２に送るべき第１階調のデータＤｌｌ−１及びＤＩ　Ｒ
−１が書き込まれ、ラッチブロックＬＢＩに制御信号Ｑ
ｌｌ−１及びＱ目−１を出力する。またＢＥ２の立下が
りで、ラッチブロックＬＢ２に記録データＤ＋　、、Ｄ
ｚのうち発熱抵抗体Ｒ，３，Ｒ，４に送るべき第１階調
のデータＤ２１−１及びＤ２２−１が書き込まれ、ラッ
チブロックＬＢ２は制御信号Ｑ２１−１及びＱ２２−１
　を出力する。これら第１段のラッチブロックＬＢＩ、
ＬＢ２の出力を第２段のラッチブロックＬＢ３．ＬＢ４
に書き込むラッチ信号Ｌｇ、ＴＣＨｉ選択的書込み回路
を形成するゲートＧｌにより選択的に伝達される。すな
わち第１段のラッチブロックＬＢＩ、ＬＢ２の出力がＩ
Ｔ　ｔ−＋　ｉｇｈ　ＩＩ　　レベル（”Ｈｉｇｔｌ’
″　レベルデー′調のラッチ信号Ｌ１の立上がりで第２
段のラッチブロックに書込まれる。従って、第２段のラ
ッチブロックＬＢ３．ＬＢ４の出力Ｑ３＋　＋　Ｑ３２
　＋　Ｑ４１　＋Ｑ４２ｉｄ第１階調ラ第１信調ラツチ
信！１ｌＱ３＋だけがｔｌ　Ｌ　ｏｗ　ＩＩから”Ｉ−
Ｉ　ｉ　ｇ　ｈ　”　　レベルに変化する。第２段のラ
ッチブロックＬＢ３．ＬＢ４の出力が′”Ｈｉｇｌｌ”
　のビットは発熱抵抗体の駆動信号ＳＴＢにかかわらず
、駆動を停止する。従って、Ｑ３１の信号が伝達される
発熱抵抗体Ｒ１は第１階調データ以後、Ｑ３１が’Ｈｉ
ｇｌｌ”　　レベルであり、電力が一度も供給されず全
く発熱しないため、階調Ｏとなる。他の抵抗体について
は、第１階調の第２段ラッチブロック出力Ｑ１２．Ｑ４
１　＋Ｑ、、ｓｚがＩ　ｒ、　０ＷｊＪレベルとなり、
駆動信号ＳＴＢの″′ＬＯＷ＃レベルに応じて発熱する
ため少くとも第１階調以上のドツトを印画する。第２階
調以後も、全く同様に信号が伝達され発熱抵抗体の発熱
または発熱停止を制御できる。第２階調の記録データＤ
＋　１−２１Ｄ１□−ｚ、Ｄ＋−ｚ＋Ｄ２２−２のうち
、発熱抵抗体Ｒ１に伝達されるデータがＤｌｌ−２１几
２にはＤＩ２−２・・・・・・Ｒ４にはＤ２２−２　　
が伝達される。これらの信号のうち、−＋ｉ駆駆動停止
倍信号伝達したＤｌｌ−２の信号は″ＬｏＷＡルベルで
もａｔ　Ｈｔ　ｇ　ｈ　＃　　レベルでも良い。たとえ
”　Ｌ　ｏ　ｗ”レベルを伝達しても選択的書き込み回
路を形成する負の論理積ゲートＧ１により、’Ｌｏｗ”
レベル信号は第２段のラッチブロックＬＢ３への書き込
みが禁止されるため、第２段ラッチブロックの出力Ｑａ
ｔｉ”Ｈｉｇｈ”レベルを維持する。

以上、本実施例によれば、ラッチを主体とし、選択的書
久込み回路と２段のラッチブロックを組合せた回路構成
とすることにより、発熱を停止したい任意のビットに、
任意の階調数で”Ｈｉｇｈ”レベルの階調信号を１画素
につき１度伝達するだけで、９所望のパルス幅で発熱抵
抗体を駆動できる。

従って、信号変換回数を階調数に依らず画素数と等しく
減少したことにより、信号変換回路のクロック周波数の
低速化またに処理の高速化が可能でトを示す。信号及び
タイミングは第６図とほぼ同様で、階調数を６４階調に
、ビット数全３２ビツトの駆動ＩＣを６４詞カスケード
に接続し２０４８ビツトに拡張した例を示している。デ
ータの流れについては、第６図とほぼ同様なので省略す
る。

一般的に、・６４階調の画像の平均階調数は、２０階調
から３０階調の画像が多い。従って、従来のシフトレジ
スタ方式或いは選択的書込み回路を持たないパラレル入
力方式の如く、各階調毎に゛記録指示データを送る方式
では、画像源に蓄えられた１画素分の濃淡情報から平均
２０から３０個の記録指示データを信号変換回路で作成
する必要がある。一方、本実施例においてぼ、１画素分
の濃淡情報について１個の発熱停止指示データを信号変
換回路で作成すれば良〈従来のシフトレジスタ方式に比
較し、比較的少い回路規模で信号変換回路において作成
する階調信号の数を約２０分の１以下に縮少することが
可能である。従って、信号変換回路のクロック周波数を
低くすることが可能となるため、回路の高速動作による
誤動作を防止することと、画像源及び信号変換回路のメ
モリのアクセス時間などにより決定する１ラインの最小
記録時間を大幅に短縮することが可能である。

本実施例の如く、階調信号入力端子を複数とすることと
、選択的書込み回路を併用することにより、大画面、高
精細、多階調記録においても、信号変換回路における変
換時間及び発熱ヘッドへのデータ転送時間を、クロック
周波数を上げることなく大幅に短縮することが可能で、
記録時間の大幅短縮を実現できる。また信号変換回路も
１式で済み、回路規模を増大させることもない。

第１２図に本発明の他の実施例の回路図を示す。

基本構成は、第２図の本発明の実施例とほぼ同様である
が、選択的書込み回路８を、入力端子り。

〜Ｄ７と第１段の記憶素子ブロック群７の間に配置する
とともに、第２段の記憶素子ブロックを省略した点が異
なる。なお、負の論理和ゲート４０ンのＬ階調記録時の
タイミングチャートを示す。

クロックＣＬＫとデータＤ　ｏ　＝　Ｄ　７のタイミン
グが多少異る他は、第７図に示す本発明の実施例と同様
である。すなわちクロックＣＬＫがＬｏｗレベルで記憶
素子ブロックにデータを転送している間は、データＤｏ
−Ｄ７を保持する必要がある。

このため第２図に示す本発明の実施例に比較し、動作条
件に多少の制約は加わるが、従来のシフトレジスタ方式
に比較して約２分の１の回路規模で、情報量転送速度を
８倍にすることができる。

また、本発明の実施例でに、ブロック選択回路を全てシ
フトレジスタにより構成したが、シフトレジスタの・代
わりに、デコーダを用いても全く同様の効果を示す。更
に、デコーダを用いることにより、階調信号を任意の記
憶素子ブロックにランダムに伝達することが可能で、よ
り一層データ転送時間を短縮することが可能で、記録の
高速化を実現できる。

〔発明の効果〕

本発明によれば、従来のシフトレジスタ方式に対して、
複数のデータを同時に転送する機能を有するので、情報
量転送速度の大幅な高速化が可能である。

また、階調信号だけを選択的に書き込む機能を具備した
ことで、画素の濃淡情報と信号変換回数を同一としたこ
とにより、信号変換回路のクロック周波数を低速化を可
能とともに、信号変換回路の回路規模を増大させること
なく、信号変換時間を大幅に短縮する効果がある。

【図面の簡単な説明】

第１図は本発明の画像記録装置の一例を示すブロック図
、第２図は本発明駆動ＩＣの実施例の回路図、第４図は
パルス幅と記録？ａ変の関係を示す特性図、第５図及び
第６図は、それぞれ本発明駆動ＩＣを用いた中間調記録
方式を説明する回路図及びタイミングチャート、第７図
は本発明、駆動■ＩＣを用いた６４階調の中間調画像記
録時タイミングチャート、第８図は従来の画像記録装置
の一例を示すブロック図、第９図〜第１１図ぼそれぞれ
、従来の駆動ＩＣの実施例の回路図、６４階調記録タイ
ミングチャート及び池の従来例を示すブロック図、第１
２図及び第３図に、本発明の１ｖｉ動■Ｃの他の実施例
のそれぞれ回路図及び中間調画像記録タイミングチャー
トである。 １・・・画像源、２・・・制御回路、３・・・駆動回路
、４・・・発熱ヘッド、５・・・ブロック選択回路、６
・・・マイコンパス、７・・・第１段記憶素子ブロック
群、８・・・選択的書込み回路、且・・・第２段記憶素
子ブロック群、１０・・・出力バッファアレイ、１１・
・・発熱抵抗体プレイ、１２・・・信号変換回路、１３
・・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １、発熱ヘッド上に実装した発熱ヘッド駆動素子を用い
   、前記発熱ヘッド上の複数の発熱抵抗体に加える電力の
   通電時間を、画像の濃淡情報に応じて前記各発熱抵抗体
   毎に制御することにより、中間調画像を記録する発熱ヘ
   ッド駆動方法において、前記各発熱抵抗体への通電の開
   始または停止のいずれか一方を指示する第１の制御信号
   を、全ての前記発熱抵抗体について共通とし、他の一方
   を指示する第２の制御信号を、前記画像の濃淡情報が示
   す濃度レベル、すなわち階調数に応じたタイミングで前
   記発熱ヘッドに伝達する階調信号とし、この階調信号と
   前記第１の制御信号により、濃度レベルに応じた時間幅
   で前記発熱抵抗体を、駆動したことを特徴とする発熱ヘ
   ッド駆動方法。 ２、発熱ヘッド上に実装され、階調信号により複数の発
   熱抵抗体に選択的に電力を供給する発熱ヘッド駆動回路
   において、複数の階調信号入力端子と前記階調信号入力
   端子と同数の記憶素子を単位ブロックとする第１の記憶
   素子ブロック群と、前記階調信号を前記第１の記憶素子
   ブロック群の各記憶素子ブロックに選択的に伝達するブ
   ロック選択手段と、前記第１の記憶素子ブロック群また
   は、新たに設けた第２の記憶素子ブロック群に、前記階
   調信号だけを選択的に書き込み可能とする手段と、前記
   各記憶素子に対応して設置し、前記発熱抵抗体を前記第
   １の制御信号と前記階調信号とに応じて発熱させる出力
   バッファを具備したことを特徴とする発熱ヘッド駆動回
   路。 ３、前記階調信号を前記第１の各記憶素子ブロックに選
   択的に伝達する手段として、シフトレジスタの各ビット
   出力を前記各記憶素子ブロックの選択信号としたことを
   特徴とする特許請求の範囲第２項記載の発熱ヘッド駆動
   回路。 ４、前記階調信号を前記第１の各記憶素子ブロックに選
   択的に伝達する手段として、デコーダの各出力を前記各
   記憶素子ブロックの選択信号としたことを特徴とする特
   許請求の範囲第２項記載の発熱ヘッド駆動回路。