JPS61180282A - レ−ザ印字装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、レーザ印字装置に関するものである。

従来の技術 従来のレーザ印字装置では、バッファメモリにソフトウ
ェアにより書き込むため、文字、罫線ともにドツト単位
で生成することができ、汎用的であるけれども、スピー
ド上の問題がある。

発明が解決しようとする問題点 すなわち従来装置では、ドツト数が多くなるにつれて、
時間的な問題が大きくなる。

問題を解決するための手段 上記問題を解決するため、本発明のレーザ印字装置は、
任意のドツト位置に文字フォントを生成する文字フォン
ト生成手段と、任意のドツト位置で文字フォント打切り
を行う文字フォント打切り手段とを備え、バッファメモ
リ上に罫線を生成する構成としたものである。

作用 上記構成によれば、文字フォント生成手段を用いた後、
最後に文字フォント打切り手段を用いることにより、ド
ツト単位で、任意の位置から、任意の方向に、任意の長
さの罫線を、高速でバッファメモリ上に生成することが
できる。

実施例 以下、本発明の一実施例を第１図〜第２９図に基づいて
説明する。

第１図は本発明の一実施例におけるレーザ印字装置のハ
ードウェア構造を示すもので、また第２図は画像メモリ
上における文字の展開を示すものである。レーザプリン
タコントローラ（１）と画像メモリ（２）とフォノ１〜
デコーダ（３）とによりシステムが構成されている。レ
ーザプリンタコントローラ（］、）は、画像メモリ（２
）とフォントデコーダ（３）とを支配下におき、フォン
トデコーダ（３）に対して圧縮データのデコードを指示
し、画像メモリ（２）に対してはデコードされた文字群
をレーザプリンタへ転送するよう指示する。画像メモリ
（２）は、出力される用紙に対応したフルビットマツプ
メモリである。フォノ１〜デコーダ（３）は、圧縮アル
ゴリズムにより、圧縮されたフォントデータをデコード
するブロックである。

本実施例では、文字の圧縮技術を用いているため、以下
に圧縮アルゴリズムを説明する。圧縮方式としては既知
の二次元予測分割方式を使っており、以下この圧縮技術
について簡単に説明する。

第３図に示すように、画像の２次元構造における相関を
利用して、圧縮をおこなう。具体的には、先行するいく
つかの画素を参照画素として予測し、予測不一致を有意
点とする。圧縮するには、原画素列（Ｘ４）、予測画素
列（ｘ４）、予測誤差列（Ｙ４）とした時、予測処理で
は、既に走査が終った画素系列ｒｘＬ−１，ｘ、−２・
・・）を参照画素として、現時点の画素Ｘｉの値を予測
し、予測値？４と現画素Ｘ４とが一致すれば「０」、一
致しない時は「１」となる予測誤差列（ＹＬ）に変換す
る。従ってＹ、＝Ｘ、■？４ ここで、予測関数としては、第３図に示すものを使う。

予測誤差列（Ｙ４）は、当然、原画素列（ｘ４）と同じ
ビ乞ト数が必要である。これを情報源分割を行ない、局
所符号で圧縮する。二値符号で一方の符号が圧倒的に多
い確立であられれる時、局所符号を使う。第４図に符号
語列及び事象を示す。

二つのモードに情報源分割をおこない、予測関数の一致
率の高い方をストロングモード、−数字の低い方をウィ
ークモードとする。これらを組み合わせて、圧縮をする
。

これらに高効率圧縮を実現するため、文字群全体の圧縮
をバイト単位でおこなう。第５図に示すごとく、圧縮コ
ードの先頭はバイト単位であり、これにより、圧縮コー
ドの先頭をワード単位でおこなうよりも文字群全体の圧
縮率は上がることになる。

ここでは特に文字のデコード、転送等について、フォン
トデコーダ（３）を詳細に説明する。第６図にフォント
デコーダ（３）の構成を示す。バス（４）には、アドレ
ス、データ及びコマンドが入出力されている。デコード
部（５）は圧縮アルゴリズムにより圧縮された圧縮デー
タを高速デコードする。デコード結果はデコードＲＡ　
Ｍ　（６）に書き込まれる。

デコードＲＡ　Ｍ　（６）のアドヒッシングは、中央演
算装置（以下ｒＣＰＵＪと称す）（７）経由でアップダ
ウンカウンタ（８）とビットシフトカウンタ（９）とを
制御することによりおこなわれる。デコードデータを出
力する場合は、デコードＲＡＭ　（６）よりデータセレ
クタ（１０）経由で１ドツト単位で読み出される。ドツ
ト単位のデータは、次の腹鼓変換器（１１）で１６ドツ
トにそろえられ、データバッファ（１２）を介してデー
タとしてバス（４）に送り出される。このとき、直接メ
モリアクセスコントローラ（以下ｒＤＭＡＣＪと称す）
（１３）と、第１の全加算器（１４）と、第２の全加算
器（１５）と、アドレスレジスタ（１６）とを使い、ア
ドレスバッファ（１７）経由でバス（４）にアドレスが
出力され、かつ、コマンド（リードコマンド又はライト
コマンドまたは重ね書きコマンド）が、Ｄ　Ｍ　ＡＣ（
１３）にて、コマンドバッファ（１８）経由でバス（４
）に出力される。これらのアドレスとデータとコマンド
とにより、画像メモリ（２）ヘデコードされた文字が展
開される。

なお（１９）はパラメータエリア、（２０）はＲＯＭ及
びＲＡＭからなるメモリである。

第７図にデコード部（５）の構成を示す。レーザプリン
タコントローラ（１）により、フォントデコーダ（３）
のパラメータエリア（１９）へ、圧縮コードの格納番地
、バイト数、転送先等のパラメータが書き込まれる。こ
れをもとにｃ　ｐ　Ｕ　＜７）は必要なパラメータをＤ
　Ｍ　Ａ　Ｃ（１３）や第２の全加算器（Ｉ５）やアッ
プダウンカウンタ（８）などにセットし、直接データア
クセス（以下ｒＤＭＡＪと称す）にて画像メモリ（２）
内の圧縮コードエリアより圧縮データを圧縮データＲＡ
　Ｍ　（２１）へ格納する。圧縮デー夕ＲＡ　Ｍ　（２
１）のデータ格納のためのアドレッシングは、２−１セ
レクタ（２２）にて第５図のアップダウンカウンタ（８
）よりおこなわれる。デコードのスタートはＣＰ　Ｕ’
（７）より指令され、圧縮データＲＡ　Ｍ　（２１）よ
り圧縮データ用シフトレジスタ（２３）に１ワードずつ
ロードされる。ここで、高速転送のためにワード転送さ
れてきた圧縮コードは、高効率圧縮実現のためにバイト
単位にて組み立てられているため、２つのバイトで構成
されているワードのどちらのバイトが圧縮コードの先頭
かを判断しなければならない。第８図に示すごとく、２
つの場合が考えられる。つまりワードの中の先頭バイト
がはじまりの場合と、後のバイトがはじまりの場合とで
ある。この場合第９図に示す圧縮データ取り出しブロッ
クのＲＡＭインクリメントカウンタ　（２４）をプリセ
ットカウンタとし、バイト単位でのインクリメントが可
能であるとする。この場合ＲＡＭインクリメントカウン
タ（２４）のスタートアドレスを「０」か「１」かにす
ることにより可能であり、圧縮コードの格納アドレスは
バイト単位であり、パラメータエリア（１９）より格納
アドレスの一番最下位のビットを判断することによりｒ
ＯＪか「１」かを判断できる。ＣＰ　Ｕ　（７）にてこ
の判断をおこない、ＲＡＭインクリメントカウンタ（２
４）八ｒＯＪか「１」かをプリセットすることにより、
自動判断が可能となる。第１０図に圧縮データストリー
ムを示す。第９図の圧縮データ取り出しブロックにおい
て、まず圧縮データＲＡＭ（２５）からｒｌｏｏｏｏｏ
ｌｏＪ　というデータが読み出されると、これが並列−
直列シフトレジスタ（２６）にロードされ、８個のシフ
トクロックにより、直列−並列シフトレジスタ（２７）
ヘロードされる。

シフトクロック８個にてＲＡＭインクリメントカウンタ
（２４）はカウントアツプし、圧縮データＲＡＭ　（２
５）のアドレスをインクリメントする。さらに８個のク
ロックのおわりで、並列−直列シフトレジスタ（２６）
ヘロードされる。従って、並列−直列シフトレジスタ（
２６）にはｒｌｏｏｏｏｏｌｏＪ、直列−並列シフトレ
ジスタ（２７）にはｒｌｌｏｌｌｌｏｏＪというデータ
列がはいる。直列−並列シフ＝７− トレジスタ（２７）の結果は、第７図のストロングカウ
ンタ（２８）とウィークカウンタ（２９）とへ入力され
る。このとき、シフトレジスタ群（３０）より、前ライ
ン情報と、前値（イニシャルの場合は前ライン情報はす
べて「０」、前値「０」と仮定）との結果により、第１
１図に示す演算を予測関数発生部（３１）とＭＯＤＥ判
別部（３２）とでおこなう。ＭＯＤＥ判別部（３２）で
演算された結・果、例えば、ストロングモー・ドであっ
たとする。この場合、圧縮データストリームにおいて先
頭は「１」であるため、第１１図におけるストロングモ
ード表において、８ビツト長のコードであることがわか
る。このため、先頭の「１」をはぶいた次からの７ビツ
トの反転がストロングカウンタ（２８）ヘロードされる
。次にこれらの８ビツトのコードは、ストロングカウン
タ（２８）で使われたために不要となり、８ビツト分ス
トロングシフトカウンタ　（３３）にてシフトされ、新
しいデータ列がストロングカウンタ（２８）とウィーク
カウンタ（２９）とへ入力される。これと同時に、予測
関数発生部（３１）よりのデータと、ストロングカウン
タ（２８）のキャリアとの排他的論理和がイクスクルー
シブオア回路（以下ｒＥ−ＯＲＪと称す）（３４）にて
とられ、これがシフトレジスタ群（３０）と直列−並列
変換部（３５）とへ入力される。また特に第１０図にお
いて、コード「０」は、ストロングモードとウィークモ
ードとの双方において尼もにパターンとしてｒＯＪの列
をもつため、例えばストロングモードにおいて、コード
ｒＯＪがきた場合、ストロングカウンタ（２８）には７
ビツトｒＯＪがロードされ、２７つまり１２８個のスト
ロングドツトをもつことができる。２ドツト目の再生は
、同様にシフトレジスタ群（３０）の値と、１ドツト目
に再生した値とで、再度、第１０図の演算をおこない、
予測関数及びＭＯＤＥ関数を演算する。例えばＭＯＤＥ
関数がＷＥＡＫであれば、第１０図よりウィークＭＯＤ
Ｅとしてコードｒ’１ｌＯＪと判定され、ウィークカウ
ンタ（２９）へロードされる・また・ウィークカウンタ
（２９）の結果と予測関数との排他的論理和がとられ、
再度シフトレジスタ群（３０）並びに直列−並列変換部
（３５）へ入力される。このような手順で、デコードが
おこなわれていき、直列−並列変換部（３５）で１６ド
ツ１〜単位で、パラレルデータとしてデコードＲＡ　Ｍ
　（６）へ書き込まれる。なお第７図において、（３６
）はＲＡＭインクリメントカウンタ、（３７）はクロッ
クコントロール、（３８）はウィークシフトカウンタ、
　（３９）は横ドツトカウンタ、（４０）はデコードＲ
ＡＭへの書き込みカウンタ、（４１）（４２）はＯＲ回
路、（４３）はＡＮＤ回路であり、第９図において、（
４４）はストロングシフトカウンタ、（４５）はＡＮＤ
回路である。

次にデコードデータの画像メモリ（２）への書き込みに
ついて説明する。第１３図にデコードＲＡＭの周辺につ
いてその詳細を記す。ＣＰ　Ｕ　（７）からの指令によ
り、第１のアップダウンカウンタ（４６）及び第２のア
ップダウンカウンタ（４７）が、２−１セレクタ（４８
）経由で起動される。デコードＲＡ　Ｍ　（４９）は第
１４図の構成であり、Ｘ方向、Ｙ方向にて格納エリアが
構成されている。デコードデータのデコードＲＡ　Ｍ　
（４９）への格納時は、１ワ一ド単位で格納する。この
とき、第１のアップダウンカウンタ（４６）及び第２の
アップダウンカウンタ（４７）は通常のアップモードで
ある。第１５図にスキャン方向を示す。Ｘ方向を先にア
ップモードでスキャンし、次にＹ方向をアップモードで
スキャンする。デコードデータのデコードＲＡ　Ｍ　（
４’））からの読み出しに関しては、文字の回転をおこ
なうために、カウンタのスキャンを以下の具合に変化さ
せることにより得る。まず回転無しの場合、第１５図に
示すごとく、書き込みと全く同じスキャン方向をとれば
よい。第１６図に示すように、１８００回転の場合は、
Ｘ方向ダウンカウント、Ｙ方向ダウンカウントにてスキ
ャンすることにより得られる。

＝９０°回転の場合、Ｙ方向アップカウント、Ｘ方向ダ
ウンカウントにてスキャンし、＋９０６回転の場合、Ｙ
方向ダウンカウント、Ｘ方向アップカウントにてスキャ
ンすることにより得られる。

次にビットシフト動作について説明する。画像メモリ（
２）上へは１ワ一ド単位での転送であるため、転送時に
すでにビットシフトをおこなっていなければならない。

第１７図に示すごとく、文字の左端からの「Ｏ」のつめ
込み方により、ビットシフト量を調整することができる
。１ワードを１６ビツトで構成したとすると、「０」か
ら［１５」までのビットシフトが可能であればよいこと
になる。

さらにビットシフトまで含めてワード単位で転送するた
め、文字の最後に「０」をつめ込む必要がある。この「
０」パディングまで含めて、トータルでｎワードとして
画像メモリ（２）上へ書き込む。

第１３図に示すビットシフト部のハードウェアは、ビッ
トシフトカウンタ（５０）、アップダウンカウンタ（４
６）、アドレス一致回路（５１）、デコードＲＡＭ（４
９）、２−１セレクタ（４８）、直列−並列シフトレジ
スタ（５２）、Ｄフリップフロップ（５３）等により構
成されている。第１８図に１．ワード分を詳細にみたタ
イミングを、また第１９図に全体をみたタイミングを示
す。ＤＭＡスタート信号の反転信号の入力と同時にビッ
トシフトカウンタ（５０）にＣＰ　Ｕ　（６）にて設定
されたシフト量がロードされ、ビットシフトカウンタ（
５０）のＴＣ（ターミナルカウント）が「１」になるま
で、第１及び第２のアップダウンカウンタ（４６）　（
４７）はロードされっばなしであり、この間、直列−並
列シフトレジスタ（５２）には「０」がつめ込まれる。

ビットシフトカウンタ（５０）がＴＣに達すると、第１
及び第２のアップダウンカウンタ（４６）　（４７）が
動作しはじめる。シフトクロックは１６発でＤＲＱ　（
ＤＭＡリクエスト）が発報されるが、このため、ビット
シフト量まで含めた形で、画像メモリ（２）へ送り出さ
れる。またアドレス一致回路（５１）により、１ライン
の文字終了位置が検出されると、Ｄフリップフロップ（
５３）がリセットされ、再度ビットシフトカウンタ（５
０）にロードがかかり、かつ、第１及び第２のアップダ
ウンカウンタ（４６）　（４７）にもロードがかかる。

これから以降、シフトクロックが１６発に達するまでロ
ードされており、カウンタは停止している。このため、
直列−並列シフトレジスタ（５２）には次のＤＲＱがく
るまでｒＯＪがはいりつづける。従って、トータルでｎ
ワードの前後に「０」がつめ込まれた形で画像メモリ（
２）へ送られる。次のラインも同様にして送出され、全
体的にシフトされた形で文字が再現される。ＤＭＡにて
画像メモリ（２）へ書き込むため、画像メモリ（２）ヘ
アドレスを送出しなければならない。このためＤ　Ｍ　
Ａ　Ｃ（１３）よりアドレスを発生しなければならない
のであるが、単なるアドレス発生だけではだめで、第１
３図に示すようなデコードＲＡＭに対応したアドレスを
発生しなければならない。第２０図に画像メモリ（２）
の様子を示す。紙幅に対応した画像メモリ（２）の横ド
ツトのワード数を（Ａ＋ｎ＋Ｒ）ワードとし、文字サイ
ズをｎワードとする。ここで初期設定としてのスタート
アドレスを決めると、ｎワード後に（Ｒ＋島）現在のア
ドレスに加算することにより、スタートアドレスから１
ライン下のアドレスヘジャンプすることになる。これを
繰り返すことにより、第２１図に示すように、文字とし
ての構成がとれることになる。第２２図にアドレス折り
返し機のハードウェア構成、第２３図にそのタイミング
を示す。

初期設定として、スタート前に（Ｒ−１１，）レジスタ
（５４）に（Ｒ十１）値を入れておき、かつｎカウンタ
（５５）にレジスタ（５６）経由で折り返し値ｎを入れ
ておく。レジスタＮ　（５７）は最初ＤＭＡスタート信
号の反転信号によりクリアしておく。ＤＭＡ’Ｃ（５８
）のイニシャルアドレスを（Ｍ−（Ｒ−Ａ））としてス
タートさせると、第２の全加算器（５９）の出力は（Ｒ
生立）、Ｄ　Ｍ　Ａ　Ｃ（５８）のアドレスは（Ｍ−（
Ｒ＋立））であり、従って、第１の全加算器（６０）の
出力はＭとなる。次の転送で、（Ｍ＋１）、（Ｍ＋２）
・・・となり、（Ｍ＋ｎ）転送後、ｎカウンタ（５５）
よりレジスタＮ　（５７）へ現在の第２の全加算器（５
９）の値が記憶される。従って、第２の全加算器（５９
）の出力は２（Ｒ＋ｕ）となり、次の転送で第１の全加
算器（６０）の出力は（Ｍ−（Ｒ＋ｉ）＋ｎ＋２（Ｒ−
ｚ＋、））＝（Ｍ＋　（Ｒ生立）＋ｎ）となり、スター
トアドレスＭの真下のアドレスとなる。以下これを繰り
返すことにより、画像メモリ（２）へ文字が再現される
ことになる。第２３図のタイミング図にｎ＝８としたと
きの様子を示す。なお第１３図において、（６１）は１
６−１セレクタ、（６２）〜（６４）はＡＮＤ回路、（
６５）はインバータであり、第２２図において、（６６
）はバッファ、（６７）　（６８）はＡＮＤ回路である
。

次に画像メモリ（２）上における重ね書きについて説明
する。画像メモリ（２）は、ワード単位でのアクセスし
かできないため、文字の細かな位置を決める際に、とな
りの文字との境界部において、となりの境界部が新しい
文字により書き直される場合がある。従って新しい文字
を画像メモリ（２）へ書き込む場合は、以前の文字とで
重ね書きが必要になってくる。第２４図に画像メモリ（
２）上の様子を示す。ワードの境界は、次のワードの先
頭に含まれており、通常の書き込み方だけであれば、以
前に書か九だ部分が書き直されてしまう。従って、書き
込みをおこなう場合は、重ね書きが必要となる。このた
めに画像メモリ（２）に重ね書き機能をもたせることに
より解決する。第２４図にハードウェア構成、第２６図
にそのタイミングを示す。

まず重ね書きをおこなうには、フォントデコーダ（３）
より出力されるアドレスとデータと書き込み信号（ＷＴ
）と重ね書き信号とにより、ビットマツプメモリ（６９
）よりデータが双方向バッファ（７０）経由にてレジス
タ部（７１）へ取り込まれる。ここで、−１６＝ 取り込まれた後、データバッファ（７２）経由にて取り
込まれていた入力データが、オアゲート（７３）にて、
レジスタ部（７１）よりの読み出しデータと重ねられ、
双方向バッファ（７０）経由にて再度ビットマツプメモ
リ（６９）へと書き込まれる。これを繰り返すことによ
り、ワードの境界を意識することにより重ね書きができ
、文字を任意の位置（ビット単位）に書くことができる
。また通常の書き込み、読み出しについては、第２７図
のタイミング図に示す通りＷＯＲ信号を制御することに
より可能であり、レジスタ部（７Ｉ）の出力を「ＯＪに
することにより、入力データとレジスタ部（７１）の出
力ｒＯＪとが重ねられ、結局、入力データが双方向バッ
ファ（７０）経由でビットマツプメモリ（６９）へ書き
込まれることになる。なお第２５図において、（７４）
はタイミング作成回路である。

以上のように、文字フォントの生成手段を実現している
。文字フォントの打切りは、Ｘコンパレータに適当な値
を設定し、Ｘカウンタがインクリメントまたはデクレメ
ントされ、Ｘコンパレータと等しい値になったとき、ア
ドレス一致となり、「０」がパティングされ、第２０図
のように折り返されることにより、実現される。同様の
手法は、回転の場合にも適用される。

第２８図に罫線のフォントの例を示す。

第２９図は下方向の罫線を生成した例を示し、罫線フォ
ントを９０度移転させ、そのフォントを連続２回上方か
ら下方に生成し、最後にフォント打切り手段を使って、
望む長さの罫線を生成したものである。

発明の効果 以上述べたごとく本発明によれば、罫線をバッファメモ
リに、ドツト単位で任意に、かつ高速で生成することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるレーザ印字装置の要
部の構成図、第２図は画像メモリ上における文字の展開
の説明図、第３図は予測関数及びモード関数の説明図、
第４図は圧縮コード及びデコード列の説明図、第５図は
圧縮データ列の説明図、第６図はフォントデコーダの回
路ブロック図、第７図はフォントデコーダのデコード部
の回路ブロック図、第８図は圧縮コードのワード及びバ
イト判別タイミングの説明図、第９図は圧縮コード取り
出し部の回路ブロック図、第１０図は圧縮コード列の説
明、図、第１１図はデコード結果と予測関数とモード関
数との説明図、第１２図はストロングモード及びウィー
クモードにおけるコードならびにパターンの説明図、第
１３図はデコードＲＡＭ周辺部の回路ブロック図、第１
４図はデコードＲＡＭ構造の説明図、第１５図は回転無
しの場合のデコードＲＡＭスキャン方向の説明図、第１
６図は回転有りの場合のデコードＲＡＭスキャン方向の
説明図、第１７図はビットシフト構造の説明図、第１８
図はビットシフトにおける１ワ一ド分のタイミングの説
明図、第１９図はビットシフトにおける全体のタイミン
グの説明図、第２０図は画像メモリ上におけるアドレス
折り返し機構の説明図、第２１図は画像メモリ上におけ
るアドレス折り返し機構の説明図、第２２図はアドレス
折り返し機構におけるノ１−ドウエアの回路ブロック図
、第２３図はアドレス折り返し機構のタイミングの説明
図、第２４図は画像メモリ上における文字の展開の説明
図、第２５図は画像メモリ上における重ね書き機構のハ
ードウェアの回路ブロック図、第２６図は重ね書きの場
合のタイミングの説明図、第２７図は重ね書きでない通
常の場合のタイミングの説明図、第２８図は罫線のフォ
ントの説明図、第２９図は縦方向の罫線のフォントの説
明図である。 （１）・・・レーザプリンタコントローラ、（２）・・
・画像メモリ、（３）・・・フォントデコーダ、（４）
・・・バス、（５）・・・デコード部、（６）・・・デ
コードＲＡＭ、（７）・・・ＣＰＵ、（８）・・・アッ
プダウンカウンタ、（９）・・・ビットシフトカウンタ
、（１０）・・・データセレクタ、（１１）・・・直列
−並列変換器、（Ｉ２）・・・データバッファ、（１３
）・・・ＤＭＡＣ１（１４）・・・第１の全加算器、（
１５）・・・第２の全加算器、（１６）・・・アドレス
レジスタ、（１７）・・・アドレスバッファ、（１８）
・・・コマンドバッファ、（１９）・・・パラメータエ
リア、（２０）・・・ＲＯＭ−□ＲＡＭ代理人　　　森
　　本　　義　　弘 第２図 第３！ｉ Ｘ　＝　ＡＢ　＋　（Ａ　＋Ｂ）　（ＣＬ　＋１Ｌ）Ｌ
＝　ＡＢＣＤＥ　＋ＡＢＣＤＥ （石−ド　Ｍｄ＝ＡＢＤ＋Ａ月ｂ） 第７図 第１θ図 ３ヒ；トシ１［４１θ　θ　　−−−−−第１１図 １、、Ｍｄ−ＡＢＤ＋ＡＢＤ　　　　−−−−−ＭθＤ
Ｅ閃、謬欠第１２図 （Ｖ）　　ストロング１毛−ド （２）々イークモード− 第１４−図 ×ガ簡 １ｔルスｆ’　　　７Ｆ’レス１　　　　　　　　　　
　　　　　　　　１Ｆレス？Ｅ第だ図 不〉り自ドｕにｐｒｔクント、　　Ｙ方朗；　ｕＦｆＪ
ヴント１こτ　Ｘ方向よすｌＬｔζスキインでる 第１７図 ５ＣＬＫ Ｔ（９ＴＡＬ＝ｆｔ’７−ド　　　　　　　　　　ＤＫ
Ｑ０　　ＬＯＣＫ 第１ざ図 １ワーー目 の０００００００００００００００ ｍ月 第２０図 ρルｆ象メモリ 第２１図

Claims (1)

【特許請求の範囲】
1. １、任意のドット位置に文字フォントを生成する文字フ
   ォント生成手段と、任意のドット位置で文字フォント打
   切りを行う文字フォント打切り手段とを備え、バッファ
   メモリ上に罫線を生成する構成としたレーザ印字装置。