JPS61175860A - 画像マスク処理装置 - Google Patents

画像マスク処理装置

Info

Publication number
JPS61175860A
JPS61175860A JP1681085A JP1681085A JPS61175860A JP S61175860 A JPS61175860 A JP S61175860A JP 1681085 A JP1681085 A JP 1681085A JP 1681085 A JP1681085 A JP 1681085A JP S61175860 A JPS61175860 A JP S61175860A
Authority
JP
Japan
Prior art keywords
mask
image
area
page memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1681085A
Other languages
English (en)
Inventor
Moritomo Matsuyama
松山 護友
Hiromasa Osawa
大澤 弘征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP1681085A priority Critical patent/JPS61175860A/ja
Publication of JPS61175860A publication Critical patent/JPS61175860A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像情報の出力部に用いられる画像マスク処理
装置に関する。
〔発明の技術的背景とその問題点〕
画像情報処理機構に於ける従来のマスク処理手段を第4
図及び第5図を参照して説明する。
第4図は従来のシステム構成を示すブロック図であり、
図中、10は電子計算機本体(CPU)、20は電子計
算機本体10から画像出力制御装置30へ転送されるデ
ータを一時貯えておく頁メモリ(p−m)、30はこの
頁メモリ20のデータを画像出力装置40へ出力するた
めの制御を行なう画像出力制御装置(I −CNT )
、40は頁メモリ20のデータを出力する画像出力装置
(I−DEV)である。
第5図(、) 、 (b)は画像情報の一例を示したも
ので、同図(、)に於ける100はマスク指定を行なっ
ていない基本的な情報、同図(b)に於ける200は斜
線部をマスク指定した画像情報である。
第4図に示すようなシステムにおいて、画像出力装置4
0よ)、第5図(b) K示す出力情報200のように
、ある部分をマスクする処理を行なう場合、従来では第
5図(、)に示すようなマスク指定のない基本的な情報
100を頁メモリ20へ転送し、次にマスクすべき領域
のデータを消すための情報を再度電子計算機本体10よ
り転送し、頁メモリ20上に、第5図(b)のような特
定領域をマスクした画像情報200を作成する。その後
、マスク指定を完了した頁メモリ内の情報200を画像
出力制御装置30を介し画像出力装置40よ多出力する
したがって、従来ではマスク処理の際K、その都度、電
子計算機本体10と頁メモリ20との間でデータ転送を
行ない、頁メモリの情報を変更する必要があシ、電子計
算機本体10のマスク処理Kかかる処理負担が大きくシ
ステム全体の処理に大きな影響を及ぼすとともに、一旦
マスク処理を行なうと頁メモリ20上のデータ(基本情
報)が破壊されてしまうという問題があった。
〔発明の目的〕 本発明は上記実情に鑑みなされたもので1頁メモリ上の
出力対象となる画像情報を破壊することなく、任意の部
分にマスク処理を施した画像情報を出力できるとともに
、上位処理装置に大きな処理負担をかけることなく、高
速にマスク処理された画像情報を出力できる画像マスク
処理装置を提供することを目的とする。
〔発明の概要〕
本発明は、第1図に示すように、頁メモリ60と画像出
力装置90との間に、頁メモリに貯えられた情報のマス
ク指定領域を判定し、当該領域に対して特定のマスクデ
ータを出力するマスク領域制御部80を設け、この制御
部80によシ、頁メモリ60上の情報を破壊することな
く画像出力装置90よ多出力される画像の任意の部分を
マスク指定できるようにしたもので、これによシ、頁メ
モリ60にマスク処理前の情報を保存できるとともに、
電子計算機本体50のマスク処理Kかかる処理負担を軽
減でき、かつマスク処理を高速に実行できる。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。
第1図は本発明の一実施例を示すプロ、り図である。図
中、50は電子計算機本体(CPU )、60は頁メモ
リ(P−MEM)、70は画像出力制御装置(1−CN
T)、80は画像出力制御装置70内に設けられた本発
明の要部構成要素をなすマスク領域制御部(MAC)、
90は画像出力装置(I−DEV)である。
第2図は上記マスク領域制御部80の内部の構成を示す
プロ、り図である。図中、110はマスクすべき領域の
アドレスを示すマスクアドレス指定部、120は画像出
力装置90へ出される画集データのアドレスを示すアド
レス出力部、130は上記マスクアドレス指定部11゜
のアドレスとアドレス出力部120のアドレスとを比較
し、アドレス出力部120のアドレスがマスク指定領域
内にある際に、その画素データに代えてマスク領域であ
ることを示す情報を出力するアドレス比較部である。
第3図は頁メモリ60と画像出力装置90との間のデー
タの流れを説明するためのもので、140は画像出力制
御装置70内に設けられ、マスク領域制御部80よ多出
力されるマスク領域を示す情報によシ、データバスを切
換えて、頁メモリ60より読出される画素データに代え
、例えば白データを出力するためのセレクタ(SEL)
であシ、150はデータバスである。
ここで一実施例の動作を説明する。電子計算機本体50
の指示によシ、画素データが頁メモリ60へ転送される
。次に電子計算機本体10は画像出力制御装置10へ画
像出力要求を出す。
この要求によシ画像出力制御装置30は画像出力装置4
0へ起動をかけ、頁メモリ20の情報を画像出力装置4
0よ多出力する。ことまでの動作は第4図に示す従来の
システムの動作と同様である。
ここで、頁メモリ60に貯えられた画像情報のある部分
をマスク指定し、第5図(b)のような画像2θ0を出
力する場合、電子計算機本体yはマスク領域制御部80
のマスクアドレス指定部110へ頁メモリ60内の画像
のマスクすべき情報が格納されているスタートアドレス
とその格納領域(横方向の長さ、縦方向の長さ)を示す
ノ臂うメータを転送し、そのノ譬うメータをマスクアド
レス指定部110にセットする0次に電子計算機本体5
0よシ画像出力制御装置70へ画像出力要求を出すと、
これKよシ要求を受けた画像出力制御装置70は、画像
出力装置90を起動させ、頁メモリ60の内容を画像出
力装置90へ転送してゆく。この際、マスク領域制御部
80は画像出力制御装置10が頁メモリ60の何れのア
ドレスをアクセスしているかをアドレス出力部120で
監視し、そのアドレスがマスクすべきアドレスであるか
否かをアドレス比較部130によって常時比較する。そ
して、比較の結果、マスクすべき領域であることが検知
されると、その信号によシ画像出力制御装置70のセレ
クタがデータバスを切換えて、頁メモリ60より読出さ
れた画素データに代え、白データを出力する。
このように頁メモリ60より読出された画素データがマ
スク領域内のデータである際はセレクタ140によシパ
スを切換え、白データを画像出力装置90へ出力する。
このようKして、マスクすべき領域だけは、頁メモリ6
0のデータを転送せず、強制的に白データを転送するよ
うKしたので、頁メモリ60の内容を破壊することなく
、指定領域をマスクすることができる。
上記したようなマスク処理により、画像出力装置90よ
多出力する画像の成る領域をマスクする場合、一度、電
子計算機本体50より頁メモリgoへ画像データを転送
すれば、その後はマスク領域を指定するための)4ラメ
ータを電子計算機本体50よシマスフ領域制御部80へ
転送するだけで、頁メモリ60内の画素データの異なっ
た領域を何回でもマスクして、画像出力装置90よ多出
力することができる。
したがって、マスク領域を指定する毎に頁メモリ60の
内容を変化させずKすむので、その都度、電子計算機本
体50よシデータを転送する必要がなくなシ、これKよ
りて、処理速度を向上でき、又、電子計算機本体50も
、画素データを転送するのく有する時間が省略できるの
で、効果的な処理が実行できる。
〔発明の効果〕
以上詳記したように本発明のマスク処理装置によれば、
頁メモリと画像出力装置との間K、頁メモリに貯えられ
た情報のマスク指定領域を判定し、蟲該領域に対して特
定のマスクデータを出力するマスク領域制御部を設けた
構成としたことくよシ、頁メモリ上の情報を破壊するこ
となく、出力される画像の任意の部分をマスク処理でき
るとともに、上位処理装置に大きな処理負担をかけるこ
となく、高速にマスク処理を実行できる。
【図面の簡単な説明】 第1図は本発明の一実施例に於けるシステム構成を示す
ブロック図、第2図は上記実施例に於けるマスク領域制
御部内のマスク領域判定回路を示す回路プロ、り図、第
3図は上記実施例に於けるマスク領域制御部内の画像情
報出力切替手段を説明するための図、第4図は従来のシ
ステム構成を示すプロ、り図、第5図(a) 、 (b
)はマスク処理の一例を示す図である。 50・・・電子計算機本体、60・・・頁メモリ、70
・・・画像出力制御装置、80・・・マスク領域制御部
、90・・・画像出力装置、110・・・マスクアドレ
ス指定部、120・・・アドレス出力部、130・・・
アドレス比較部、140・・・セレクタ(SEL)。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 第5図

Claims (1)

    【特許請求の範囲】
  1. 画像記憶部のイメージを出力する画像出力装置において
    、上記画像記憶部と画像出力装置との間に、上記画像記
    憶部の読出しアドレスと予め設定されたマスク指定領域
    のアドレス情報とをもとに上記画像記憶部より読出され
    た画像情報が上記マスク指定領域内の情報であるか否か
    を判断するマスク領域判別手段と、このマスク領域判別
    手段によりマスク指定領域内の画像情報であることが判
    断された際に、上記画像記憶部より読出された画像情報
    に代えてマスク領域を示す特定の画像情報を選択的に出
    力する画像情報切替手段とを設けてなることを特徴とす
    る画像マスク処理装置。
JP1681085A 1985-01-31 1985-01-31 画像マスク処理装置 Pending JPS61175860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1681085A JPS61175860A (ja) 1985-01-31 1985-01-31 画像マスク処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1681085A JPS61175860A (ja) 1985-01-31 1985-01-31 画像マスク処理装置

Publications (1)

Publication Number Publication Date
JPS61175860A true JPS61175860A (ja) 1986-08-07

Family

ID=11926509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1681085A Pending JPS61175860A (ja) 1985-01-31 1985-01-31 画像マスク処理装置

Country Status (1)

Country Link
JP (1) JPS61175860A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165072A (en) * 1979-06-12 1980-12-23 Toshiba Corp Video signal processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165072A (en) * 1979-06-12 1980-12-23 Toshiba Corp Video signal processor

Similar Documents

Publication Publication Date Title
JP3347064B2 (ja) 画像信号処理装置
JPS61175860A (ja) 画像マスク処理装置
JPS62173526A (ja) ペ−ジバツフア制御方式
JPS58218091A (ja) デ−タ転送方式
JPS61131033A (ja) リングバツフアの制御方式
JPH1153565A (ja) 3次元画像処理装置及びそのバス切り替え手段の切り替え制御方法
JPH0567983B2 (ja)
JPS6383854A (ja) デ−タ転送回路
JP2669432B2 (ja) 画像データ転送装置
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPH0520253A (ja) データ処理装置
JPS61123873A (ja) デ−タ転送制御回路
JPH01209563A (ja) プロセッサ間通信方式
JPS6252676A (ja) 画像処理装置
JPS6276996A (ja) 画像データ表示制御方法
JPH02189654A (ja) 情報処理装置
JPS6270894A (ja) 表示制御装置
JPH03191412A (ja) 入力表示制御装置
JPS6341966A (ja) 直接メモリアクセス転送装置
JPH0424729A (ja) 画像データ出力方式
JPS61275793A (ja) 画像メモリ制御方式
JPH02166547A (ja) 情報処理装置
JPH04346153A (ja) メモリアクセスバス制御方法とその情報処理装置
JPH02158857A (ja) 入出力制御装置の制御方式
JPS61228582A (ja) 画像処理装置