JPS6117070B2 - - Google Patents
Info
- Publication number
- JPS6117070B2 JPS6117070B2 JP6116381A JP6116381A JPS6117070B2 JP S6117070 B2 JPS6117070 B2 JP S6117070B2 JP 6116381 A JP6116381 A JP 6116381A JP 6116381 A JP6116381 A JP 6116381A JP S6117070 B2 JPS6117070 B2 JP S6117070B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- magnetic bubble
- bubble memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明は磁気バブルメモリ装置、特に磁気バブ
ルメモリ素子に各種の駆動電流を供給するパルス
駆動回路およびコイル電流駆動回路を制御する電
源モニタ回路に関するものである。
ルメモリ素子に各種の駆動電流を供給するパルス
駆動回路およびコイル電流駆動回路を制御する電
源モニタ回路に関するものである。
一般に磁気バブルメモリ装置には、実装された
磁気バブルメモリ素子の磁気バブル情報を発生、
消去、転送または複製等の諸機能を制御する数種
類の電源電圧を擁したパルス電流駆動回路および
コイル電流駆動回路が設けられ、さらにこれらの
電流駆動回路の電源の投入および切断の電源過度
状態において、異常な電流が磁気バブルメモリ素
子の機能部に流入し、磁気バブルメモリ素子に記
憶された記憶内容の破壊を防止させるための電源
モニタ回路が設けられている。そして、この電源
モニタ回路は、電源電圧が所定の正常値に達する
までは電源コントロール有効信号を無効信号とし
て電流駆動回路に入力させ、磁気バブルメモリ素
子への電源供給を防止させて異常電流の流入を停
止させていた。
磁気バブルメモリ素子の磁気バブル情報を発生、
消去、転送または複製等の諸機能を制御する数種
類の電源電圧を擁したパルス電流駆動回路および
コイル電流駆動回路が設けられ、さらにこれらの
電流駆動回路の電源の投入および切断の電源過度
状態において、異常な電流が磁気バブルメモリ素
子の機能部に流入し、磁気バブルメモリ素子に記
憶された記憶内容の破壊を防止させるための電源
モニタ回路が設けられている。そして、この電源
モニタ回路は、電源電圧が所定の正常値に達する
までは電源コントロール有効信号を無効信号とし
て電流駆動回路に入力させ、磁気バブルメモリ素
子への電源供給を防止させて異常電流の流入を停
止させていた。
しかしながら、上記構成による従来の電源モニ
タ回路は、電源電圧のみを検知する機能しか有し
ていないため、磁気バブルメモリ装置の基準信号
としての発振器の出力が出力されないことによつ
て生ずる磁気バブルメモリ装置の論理部の異常状
態においても電源コントロール有効信号が出力さ
れて異常電流が磁気バブルメモリ素子に流入され
るという欠点があつた。
タ回路は、電源電圧のみを検知する機能しか有し
ていないため、磁気バブルメモリ装置の基準信号
としての発振器の出力が出力されないことによつ
て生ずる磁気バブルメモリ装置の論理部の異常状
態においても電源コントロール有効信号が出力さ
れて異常電流が磁気バブルメモリ素子に流入され
るという欠点があつた。
したがつて本発明は、発振器の出力を検知し、
この発振器出力が正常となつたときに電源コント
ロール有効信号を出力させるように電源モニタ回
路を構成することによつて、磁気バブルメモリ素
子への異常電流の流入を防止させた磁気バブルメ
モリ装置を提供することを目的としている。
この発振器出力が正常となつたときに電源コント
ロール有効信号を出力させるように電源モニタ回
路を構成することによつて、磁気バブルメモリ素
子への異常電流の流入を防止させた磁気バブルメ
モリ装置を提供することを目的としている。
以下図面を用いて本発明の実施例を詳細に説明
する。
する。
第１図は本発明による磁気バブルメモリ装置に
係わる電源モニタ回路の一例を示す要部回路図で
ある。同図において、１は電源検知有効信号S1、
発振出力信号S2および電源投入時に発生させるリ
セツト信号S3をそれぞれデータ端子Ｄ、クロツク
端子Ｔおよびリセツト端子Ｒに入力するＤ―F.F
回路、２は上記電源検知有効信号S1およびＤ―
F.F回路１の出力Ｑをそれぞれ入力として伝源コ
ントロール有効信号S4を出力するAND回路であ
る。また、第２図は第１図に示した電源モニタ回
路のタイミングチヤートを示したものである。
係わる電源モニタ回路の一例を示す要部回路図で
ある。同図において、１は電源検知有効信号S1、
発振出力信号S2および電源投入時に発生させるリ
セツト信号S3をそれぞれデータ端子Ｄ、クロツク
端子Ｔおよびリセツト端子Ｒに入力するＤ―F.F
回路、２は上記電源検知有効信号S1およびＤ―
F.F回路１の出力Ｑをそれぞれ入力として伝源コ
ントロール有効信号S4を出力するAND回路であ
る。また、第２図は第１図に示した電源モニタ回
路のタイミングチヤートを示したものである。
次に、第１図に示した電源モニタ回路を第２図
に示したタイミングチヤートを用いて説明する。
これらの図において、まず、電源が投入される
と、リセツト信号S3によりＤ―F.F回路１の出力
Ｑが“Ｌ”となり、電源コントロール有効信号S4
は“Ｌ”レベルとなり、無効状態となつている。
次に電源電圧値が正常値となり、電源検知信号S1
が“Ｈ”となると、発振器出力信号S2が出力され
るまではＤ―F.F回路１の出力Ｑは変化しないの
で、電源コントロール有効信号S4は“Ｌ”レベル
の状態にあるが、発振器出力信号S2が発生する
と、電源検知信号S1を検知してＤ―F.F回路１の
出力Ｑが“Ｈ”となるので、電源コントロール有
効信号S4が“Ｈ”となる。また、電源切断時に
は、電源検知信号S1が“Ｌ”となると、同時に電
源コントロール有効信号S4も“Ｌ”となり、Ｄ―
F.F回路１の出力Ｑの時間遅れが電源コントロー
ル有効信号S4に出力されないようになつている。
に示したタイミングチヤートを用いて説明する。
これらの図において、まず、電源が投入される
と、リセツト信号S3によりＤ―F.F回路１の出力
Ｑが“Ｌ”となり、電源コントロール有効信号S4
は“Ｌ”レベルとなり、無効状態となつている。
次に電源電圧値が正常値となり、電源検知信号S1
が“Ｈ”となると、発振器出力信号S2が出力され
るまではＤ―F.F回路１の出力Ｑは変化しないの
で、電源コントロール有効信号S4は“Ｌ”レベル
の状態にあるが、発振器出力信号S2が発生する
と、電源検知信号S1を検知してＤ―F.F回路１の
出力Ｑが“Ｈ”となるので、電源コントロール有
効信号S4が“Ｈ”となる。また、電源切断時に
は、電源検知信号S1が“Ｌ”となると、同時に電
源コントロール有効信号S4も“Ｌ”となり、Ｄ―
F.F回路１の出力Ｑの時間遅れが電源コントロー
ル有効信号S4に出力されないようになつている。
以上説明したように本発明によれば、発振器の
出力が正常になつたときに電源コントロール有効
信号を出力させたことによつて、磁気バブルメモ
リ素子への異常電流の流入が防止できるので、磁
気バブルメモリ装置の信頼性を向上させることが
できるなどの極めて優れた効果が得られる。
出力が正常になつたときに電源コントロール有効
信号を出力させたことによつて、磁気バブルメモ
リ素子への異常電流の流入が防止できるので、磁
気バブルメモリ装置の信頼性を向上させることが
できるなどの極めて優れた効果が得られる。
第１図は本発明による磁気バブルメモリ装置に
係わる電源モニタ回路の一例を示す要部回路図、
第２図は第１図のタイミングチヤートを示す図で
ある。 １……Ｄ―F.F回路、２……AND回路。
係わる電源モニタ回路の一例を示す要部回路図、
第２図は第１図のタイミングチヤートを示す図で
ある。 １……Ｄ―F.F回路、２……AND回路。
Claims (1)
- 【特許請求の範囲】 １ 磁気バブル情報を書き込み、記憶し、読み出
す機能を有する磁気バブルメモリ素子と、 磁気バブルの発生、消去、転送または複製の制
御をする駆動回路と、 基準信号を発生する発振器と、 電源と、 上記電源の電圧が正常値であるか否かを検出す
る電源モニタ回路と、 上記発振器の出力が正常であるか否かを検出す
る発振検出回路と、 上記電源モニタ回路及び上記発振検出回路の出
力信号に基づき、上記電源及び上記発振器が正常
である場合に上記駆動回路を動作可能とする回路
とを具備して成ることを特徴とする磁気バブルメ
モリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116381A JPS57176589A (en) | 1981-04-24 | 1981-04-24 | Magnetic bubble memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116381A JPS57176589A (en) | 1981-04-24 | 1981-04-24 | Magnetic bubble memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57176589A JPS57176589A (en) | 1982-10-29 |
| JPS6117070B2 true JPS6117070B2 (ja) | 1986-05-06 |
Family
ID=13163193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6116381A Granted JPS57176589A (en) | 1981-04-24 | 1981-04-24 | Magnetic bubble memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57176589A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153292A (ja) * | 1982-03-08 | 1983-09-12 | Fujitsu Ltd | 磁気バブルメモリ制御方式 |
-
1981
- 1981-04-24 JP JP6116381A patent/JPS57176589A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57176589A (en) | 1982-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010419B1 (ko) | 반도체집적회로 | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| JP3133673B2 (ja) | 基板電圧発生回路 | |
| JPS6117070B2 (ja) | ||
| US4352995A (en) | Pulse generating circuit with clock pulse ceasing feature | |
| JPS6120077B2 (ja) | ||
| JPH10242810A (ja) | ラッチ回路 | |
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JP2608368B2 (ja) | 電子装置 | |
| JP2695696B2 (ja) | リセット信号発生回路 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JPH0430720Y2 (ja) | ||
| RU2180985C2 (ru) | Триггерное устройство | |
| JPS5831217Y2 (ja) | 信号発生回路 | |
| JP3080719B2 (ja) | 読み出し専用メモリ装置 | |
| JPS633039Y2 (ja) | ||
| KR920002393Y1 (ko) | 전압감지에 의한 메모리 백업회로 | |
| JPS5864700A (ja) | 記憶保護回路 | |
| JPH07105333A (ja) | Ｉｃカード | |
| JP2836235B2 (ja) | クロック発生制御回路 | |
| JP3022567B2 (ja) | 半導体記憶装置 | |
| JPH10340576A (ja) | 電子機器 | |
| JPH0313784Y2 (ja) | ||
| RU2250555C1 (ru) | Триггерное устройство | |
| JPS6231372B2 (ja) |