JPH10340576A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH10340576A JPH10340576A JP9147611A JP14761197A JPH10340576A JP H10340576 A JPH10340576 A JP H10340576A JP 9147611 A JP9147611 A JP 9147611A JP 14761197 A JP14761197 A JP 14761197A JP H10340576 A JPH10340576 A JP H10340576A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- circuit
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】
【課題】 電源電圧が低下するとメモリ回路が誤動作を
起こし、電圧検出回路が誤検出を起こす可能性があっ
た。 【解決手段】 メモリ回路の出力が固定された場合で
も、電圧検出回路の設定電圧値を最も高くなるようにし
た。
起こし、電圧検出回路が誤検出を起こす可能性があっ
た。 【解決手段】 メモリ回路の出力が固定された場合で
も、電圧検出回路の設定電圧値を最も高くなるようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ素子等の記
憶手段を搭載し、かつ電源電圧が大きく変動するシステ
ムを有する電子機器に関する。
憶手段を搭載し、かつ電源電圧が大きく変動するシステ
ムを有する電子機器に関する。
【０００２】
【従来の技術】近年の電子機器においては、電源として
発電手段と蓄電手段を組み合わせ、電池交換が不要で、
半永久的に使用できるものが多く見受けられるようにな
ってきた。特に通常動作において多くの電力を必要とし
ない電子時計や電卓などではたとえば発電手段としては
太陽電池を、蓄電手段としてはコンデンサやＮｉ−Ｃｄ
電池等を用いた製品が多く見受けられるようになってき
ている。
発電手段と蓄電手段を組み合わせ、電池交換が不要で、
半永久的に使用できるものが多く見受けられるようにな
ってきた。特に通常動作において多くの電力を必要とし
ない電子時計や電卓などではたとえば発電手段としては
太陽電池を、蓄電手段としてはコンデンサやＮｉ−Ｃｄ
電池等を用いた製品が多く見受けられるようになってき
ている。
【０００３】このような製品では発電手段によって発電
された電気が蓄電手段に貯えられ、その貯えられた電気
によって電子機器が動作するわけであるが、蓄電手段に
貯えられた電気量によって電源の電圧が大きく変化す
る。このためこれらの電子機器では電源電圧が変動して
も正常に動作するシステムが求められる。
された電気が蓄電手段に貯えられ、その貯えられた電気
によって電子機器が動作するわけであるが、蓄電手段に
貯えられた電気量によって電源の電圧が大きく変化す
る。このためこれらの電子機器では電源電圧が変動して
も正常に動作するシステムが求められる。
【０００４】一方、近年の電子機器は多様性を極め、さ
まざまな機能を有する製品が見受けられ、たとえば小型
形態電子機器の代表である電子時計を例に挙げると、各
種センサを搭載し、気温や高度、水深などが測定可能な
ものが見受けられる。また基本的な機能としても、電池
の電圧が低下した際に使用者に警告する機能など、さま
ざまな機能を搭載した時計が存在する。
まざまな機能を有する製品が見受けられ、たとえば小型
形態電子機器の代表である電子時計を例に挙げると、各
種センサを搭載し、気温や高度、水深などが測定可能な
ものが見受けられる。また基本的な機能としても、電池
の電圧が低下した際に使用者に警告する機能など、さま
ざまな機能を搭載した時計が存在する。
【０００５】これらの機能を有する時計においては、セ
ンサ等の製造ばらつきの調整や初期設定等を行なう必要
がある場合があるが、これらの設定には電子機器に搭載
された不揮発性メモリなどの記憶手段に調整データを書
き込んでおき、電子機器は調整データに基づいて動作す
るよう構成されていることが多い。
ンサ等の製造ばらつきの調整や初期設定等を行なう必要
がある場合があるが、これらの設定には電子機器に搭載
された不揮発性メモリなどの記憶手段に調整データを書
き込んでおき、電子機器は調整データに基づいて動作す
るよう構成されていることが多い。
【０００６】このような調整を有する機能を有する電子
機器で、調整データの保持に不揮発性メモリを使用する
システムを先に述べた発電手段と蓄電手段を組み合わせ
た電源によって駆動する場合、特に電源の電圧が低下し
た場合に不具合が生じる場合がある。
機器で、調整データの保持に不揮発性メモリを使用する
システムを先に述べた発電手段と蓄電手段を組み合わせ
た電源によって駆動する場合、特に電源の電圧が低下し
た場合に不具合が生じる場合がある。
【０００７】以上、述べた内容に付いて電子時計に搭載
された電池電圧検出手段の動作を一例に以下に詳しく述
べる。図２は電子時計における従来の電池電圧検出手段
の構成を示すブロック図であり、１０１はメモリ回路で
あり本従来例では３ｂｉｔのデータＭ１〜Ｍ３を出力す
る。１０２はメモリ回路１０１のデータを保持するラッ
チ手段、１０３はラッチ手段からの３ｂｉｔの出力をＬ
１〜Ｌ８の８状態の信号にデコードするデコーダ回路、
１０４は電圧検出回路、１０５は電圧検出回路１０４の
検出結果を保持するＤ−ＦＦ、１０６は各ブロックの動
作を制御する制御回路である。
された電池電圧検出手段の動作を一例に以下に詳しく述
べる。図２は電子時計における従来の電池電圧検出手段
の構成を示すブロック図であり、１０１はメモリ回路で
あり本従来例では３ｂｉｔのデータＭ１〜Ｍ３を出力す
る。１０２はメモリ回路１０１のデータを保持するラッ
チ手段、１０３はラッチ手段からの３ｂｉｔの出力をＬ
１〜Ｌ８の８状態の信号にデコードするデコーダ回路、
１０４は電圧検出回路、１０５は電圧検出回路１０４の
検出結果を保持するＤ−ＦＦ、１０６は各ブロックの動
作を制御する制御回路である。
【０００８】ここで電圧検出回路１０４の動作に付いて
説明する。電圧検出回路１０４の動作は、制御回路１０
６からの検出許可信号ＢＤＥが”Ｈ”になると能動状態
となり電源電圧Ｖｄｄが既定値より高い場合信号ＶＤ
を”Ｈ”に、反対に低い場合は信号ＶＤＥを”Ｌ”にす
る。
説明する。電圧検出回路１０４の動作は、制御回路１０
６からの検出許可信号ＢＤＥが”Ｈ”になると能動状態
となり電源電圧Ｖｄｄが既定値より高い場合信号ＶＤ
を”Ｈ”に、反対に低い場合は信号ＶＤＥを”Ｌ”にす
る。
【０００９】ここで図３は電圧検出回路１０４の構成図
であり３０１はコンパレータ、３０２は電源電圧Ｖｄｄ
が変動しても一定の電圧値Ｖｒを出力する基準電圧発生
回路、３０３はＮｃｈトランジスタ、３０４は抵抗Ｒ
ｄ、３０５はそれぞれ異なった抵抗値Ｒ１（３１１）〜
Ｒ８（３１８）を有する抵抗ラダー（一部省略）、３０
６は電圧検出時に抵抗ラダー３０５のどの抵抗を選択す
るかを決定するスイッチトランジスタ群である。
であり３０１はコンパレータ、３０２は電源電圧Ｖｄｄ
が変動しても一定の電圧値Ｖｒを出力する基準電圧発生
回路、３０３はＮｃｈトランジスタ、３０４は抵抗Ｒ
ｄ、３０５はそれぞれ異なった抵抗値Ｒ１（３１１）〜
Ｒ８（３１８）を有する抵抗ラダー（一部省略）、３０
６は電圧検出時に抵抗ラダー３０５のどの抵抗を選択す
るかを決定するスイッチトランジスタ群である。
【００１０】電圧検出回路１０４を動作させる場合、信
号ＶＢＥを”Ｈ”状態にするとコンパレータ３０１およ
び基準電圧発生手段３０２が能動状態となり、さらにＮ
ｃｈトランジスタ３０３がオンする。また信号Ｌ１〜Ｌ
８のいずれかを”Ｌ”にすることでスイッチングトラン
ジスタ群３０６のうちいずれか一つがオンとなり抵抗ラ
ダー３０５のうちの１つの抵抗が選択される。
号ＶＢＥを”Ｈ”状態にするとコンパレータ３０１およ
び基準電圧発生手段３０２が能動状態となり、さらにＮ
ｃｈトランジスタ３０３がオンする。また信号Ｌ１〜Ｌ
８のいずれかを”Ｌ”にすることでスイッチングトラン
ジスタ群３０６のうちいずれか一つがオンとなり抵抗ラ
ダー３０５のうちの１つの抵抗が選択される。
【００１１】一例として信号Ｌ１が”Ｌ”となっている
場合、Ｒ１の抵抗が選択されており、その結果コンパレ
ータ３０１の＋入力端子の電位は、抵抗Ｒ１の値と抵抗
Ｒｄの値の比で分割した値Ｖｄとなって現れる。コンパ
レータ３０１は電圧Ｖｒと電圧Ｖｄを比較し、電圧Ｖｄ
の電位が電圧Ｖｒより高い場合は”Ｈ”信号を、逆の場
合は”Ｌ”を出力する。
場合、Ｒ１の抵抗が選択されており、その結果コンパレ
ータ３０１の＋入力端子の電位は、抵抗Ｒ１の値と抵抗
Ｒｄの値の比で分割した値Ｖｄとなって現れる。コンパ
レータ３０１は電圧Ｖｒと電圧Ｖｄを比較し、電圧Ｖｄ
の電位が電圧Ｖｒより高い場合は”Ｈ”信号を、逆の場
合は”Ｌ”を出力する。
【００１２】電圧Ｖｒは電源電圧Ｖｄｄに依存せず一定
の値を出力する。一方電圧Ｖｄは電源電圧に比例して変
化するため電圧値は電源電圧Ｖｄｄが［式１］を満足す
る場合はコンパレータ３０１の出力は”Ｈ”、満足しな
い場合は”Ｌ”となる。
の値を出力する。一方電圧Ｖｄは電源電圧に比例して変
化するため電圧値は電源電圧Ｖｄｄが［式１］を満足す
る場合はコンパレータ３０１の出力は”Ｈ”、満足しな
い場合は”Ｌ”となる。
【００１３】 ［式１］Ｖｄｄ×Ｒｄ／（Ｒ１＋Ｒｄ） ＞ Ｖｒ
【００１４】図Ｂに示す回路はＩＣに内蔵することが可
能でるが、製造ばらつきより基準電圧Ｖｒの値や抵抗Ｖ
ｄの値などそれぞれ違った値になる場合がある。このよ
うな場合、コンパレータ３０１の出力が”Ｈ”から”
Ｌ”（または”Ｌ”から”Ｈ”）に変わる電源電圧Ｖｄ
ｄの値が変化することになる。
能でるが、製造ばらつきより基準電圧Ｖｒの値や抵抗Ｖ
ｄの値などそれぞれ違った値になる場合がある。このよ
うな場合、コンパレータ３０１の出力が”Ｈ”から”
Ｌ”（または”Ｌ”から”Ｈ”）に変わる電源電圧Ｖｄ
ｄの値が変化することになる。
【００１５】しかしながら抵抗Ｒ１と並列に値の異なる
複数の抵抗（図３ではＲ２〜Ｒ８）を用意し、電圧検出
回路１０４の検出電圧が所望の値となるものを選択して
使用することで、製造上のばらつきを調整することがで
きる。
複数の抵抗（図３ではＲ２〜Ｒ８）を用意し、電圧検出
回路１０４の検出電圧が所望の値となるものを選択して
使用することで、製造上のばらつきを調整することがで
きる。
【００１６】また電圧検出回路１０４が動作する際どの
抵抗を選択するかは本システムを塔載した電子機器の製
造過程において予め選択し、メモリ回路１０１に調整デ
ータとして書き込みを行なっておく必要がある。
抵抗を選択するかは本システムを塔載した電子機器の製
造過程において予め選択し、メモリ回路１０１に調整デ
ータとして書き込みを行なっておく必要がある。
【００１７】図４は図３の電圧検出手段の動作を示すタ
イムチャートであり、以下図３の動作を図４を用いて説
明する。
イムチャートであり、以下図３の動作を図４を用いて説
明する。
【００１８】制御回路１０６は電圧検出動作開始時に図
４のｔ１の期間、信号ＭＥを”Ｈ”にする。メモリ回路
１０１は信号ＭＥが”Ｈ”になると予め書き込まれたデ
ータを信号Ｍ１〜信号Ｍ３へ”Ｌ”または”Ｈ”信号と
して出力する。ラッチ１０２は信号ＭＥが”Ｈ”の間に
出力される信号Ｍ１〜信号Ｍ３の状態をｔ２のタイミン
グでラッチし、信号Ｄ１〜信号Ｄ３として出力する。
４のｔ１の期間、信号ＭＥを”Ｈ”にする。メモリ回路
１０１は信号ＭＥが”Ｈ”になると予め書き込まれたデ
ータを信号Ｍ１〜信号Ｍ３へ”Ｌ”または”Ｈ”信号と
して出力する。ラッチ１０２は信号ＭＥが”Ｈ”の間に
出力される信号Ｍ１〜信号Ｍ３の状態をｔ２のタイミン
グでラッチし、信号Ｄ１〜信号Ｄ３として出力する。
【００１９】デコーダ回路１０３は信号Ｄ１〜信号Ｄ３
の３ｂｉｔのデータをＬ１〜Ｌ８の８状態の信号にデコ
ードする。デコーダ回路１０３により信号Ｄ１〜Ｄ３の
状態に応じて、信号Ｌ１〜信号Ｌ８のいずれかの信号
が”Ｌ”レベルになる。
の３ｂｉｔのデータをＬ１〜Ｌ８の８状態の信号にデコ
ードする。デコーダ回路１０３により信号Ｄ１〜Ｄ３の
状態に応じて、信号Ｌ１〜信号Ｌ８のいずれかの信号
が”Ｌ”レベルになる。
【００２０】制御回路１０６からの信号ＢＤＥが”Ｈ”
になると電圧検出回路１０４は能動状態となり電源電圧
Ｖｄｄの検出動作を行なう。このとき信号Ｌ１〜信号Ｌ
８のいずれか”Ｌ”レベルになっている信号に応じて抵
抗ラダー３０５の抵抗が選ばれている。
になると電圧検出回路１０４は能動状態となり電源電圧
Ｖｄｄの検出動作を行なう。このとき信号Ｌ１〜信号Ｌ
８のいずれか”Ｌ”レベルになっている信号に応じて抵
抗ラダー３０５の抵抗が選ばれている。
【００２１】電圧検出回路１０４は信号ＢＤＥが”Ｈ”
の間の電源電圧Ｖｄｄの電圧値に応じて信号ＶＤＥを”
Ｌ”または”Ｈ”とする。さらにＤ−ＦＦ１０５はｔ４
のタイミングで信号ＶＤＥの状態をラッチし、電圧検出
の結果を信号Ｖｃとして保持する。
の間の電源電圧Ｖｄｄの電圧値に応じて信号ＶＤＥを”
Ｌ”または”Ｈ”とする。さらにＤ−ＦＦ１０５はｔ４
のタイミングで信号ＶＤＥの状態をラッチし、電圧検出
の結果を信号Ｖｃとして保持する。
【００２２】
【発明が解決しようとする課題】従来例で説明した電圧
検出回路１０４において、電源電圧Ｖｄｄの値が、大き
く変動した場合の動作に関して、特に図２のメモリ回路
について以下に説明する。
検出回路１０４において、電源電圧Ｖｄｄの値が、大き
く変動した場合の動作に関して、特に図２のメモリ回路
について以下に説明する。
【００２３】メモリ回路１０１は図５に示す如くの構成
となっている。図５において２０１はメモリセル、２０
２は信号ＭＥが”Ｈ”となるとオン状態となり読み出し
状態となる読み出しトランジスタ、２０３はプルアップ
トランジスタ、２０４はコンパレータである。
となっている。図５において２０１はメモリセル、２０
２は信号ＭＥが”Ｈ”となるとオン状態となり読み出し
状態となる読み出しトランジスタ、２０３はプルアップ
トランジスタ、２０４はコンパレータである。
【００２４】トランジスタ２０２がオンになると、メモ
リセル２０１とトランジスタ２０３との引き合いによっ
てＰ点の電位が決定し、Ｍ１の出力が決まる。メモリセ
ル２０１がオフ状態の時は、Ｐ点の電位がＶｄｄになる
為、Ｍ１の出力も“Ｈ”となる。一方メモリセル２０１
がオン状態となると、メモリセル２０１の抵抗値が小さ
い為、Ｐ点の電位はＧＮＤ側に引かれ、Ｍ１の出力は
“Ｌ”になる。
リセル２０１とトランジスタ２０３との引き合いによっ
てＰ点の電位が決定し、Ｍ１の出力が決まる。メモリセ
ル２０１がオフ状態の時は、Ｐ点の電位がＶｄｄになる
為、Ｍ１の出力も“Ｈ”となる。一方メモリセル２０１
がオン状態となると、メモリセル２０１の抵抗値が小さ
い為、Ｐ点の電位はＧＮＤ側に引かれ、Ｍ１の出力は
“Ｌ”になる。
【００２５】しかしながら電源電圧が低下すると、メモ
リセル２０１とプルアップトランジスタ２０３の抵抗値
の関係が逆転し、メモリセル２０１がオン状態でもＰ点
の電位はＶｄｄ側に引かれ、コンパレータ２０４の出力
は”Ｈ”となる。
リセル２０１とプルアップトランジスタ２０３の抵抗値
の関係が逆転し、メモリセル２０１がオン状態でもＰ点
の電位はＶｄｄ側に引かれ、コンパレータ２０４の出力
は”Ｈ”となる。
【００２６】以上説明してきたように、電源電圧Ｖｄｄ
がある値を下回った場合、メモリ回路１０１の動作が異
常となりメモリ回路１０１に予め設定された調整データ
に関わらず、すべて”Ｈ”の出力となってしまう。この
ことは電圧検出回路１０４の検出電圧が予め設定された
値と異なってしまうことになる。
がある値を下回った場合、メモリ回路１０１の動作が異
常となりメモリ回路１０１に予め設定された調整データ
に関わらず、すべて”Ｈ”の出力となってしまう。この
ことは電圧検出回路１０４の検出電圧が予め設定された
値と異なってしまうことになる。
【００２７】電源に発電手段と、蓄電手段を用いた電子
機器では、蓄電手段が空の状態から発電手段の充電がな
され、電源電圧Ｖｄｄの値が徐々に上昇していく場合、
電源電圧が低い状態で電子機器の動作が開始する場合が
多々見られる。
機器では、蓄電手段が空の状態から発電手段の充電がな
され、電源電圧Ｖｄｄの値が徐々に上昇していく場合、
電源電圧が低い状態で電子機器の動作が開始する場合が
多々見られる。
【００２８】通常、このように電源電圧が変動するシス
テムにおいては、電源電圧の検出手段を設け、電源電圧
が電子機器が動作するに十分な電圧になったことが確認
されてから動作を開始する様に構成されている場合があ
る。
テムにおいては、電源電圧の検出手段を設け、電源電圧
が電子機器が動作するに十分な電圧になったことが確認
されてから動作を開始する様に構成されている場合があ
る。
【００２９】また電源の電圧値に応じて電子機器の動作
状態を変化させ、電源電圧に応じた最適な動作を行なう
ように構成されたシステムも多く見受けられる。
状態を変化させ、電源電圧に応じた最適な動作を行なう
ように構成されたシステムも多く見受けられる。
【００３０】しかしながら先述のように電源電圧を検出
する手段が電源電圧が低い場合、メモリ回路１０１が誤
動作を起こすことが考えられ、電源電圧が電子機器が動
作するに十分な電圧になっていないにもかかわらず電圧
検出回路１０４の出力としては電源電圧が十分高くなっ
たという誤った検出結果を出力してしまう。
する手段が電源電圧が低い場合、メモリ回路１０１が誤
動作を起こすことが考えられ、電源電圧が電子機器が動
作するに十分な電圧になっていないにもかかわらず電圧
検出回路１０４の出力としては電源電圧が十分高くなっ
たという誤った検出結果を出力してしまう。
【００３１】この場合電子機器の正常な動作は保証され
ないが、見かけ上は電子機器が動作状態となる場合があ
り、使用者に対して誤解を招く結果となってしまう。本
発明は上記の課題を解決し、電源電圧の変動の大きい電
子機器において、誤動作を招くことの無い信頼性の高い
電子機器を提供することを目的とする。
ないが、見かけ上は電子機器が動作状態となる場合があ
り、使用者に対して誤解を招く結果となってしまう。本
発明は上記の課題を解決し、電源電圧の変動の大きい電
子機器において、誤動作を招くことの無い信頼性の高い
電子機器を提供することを目的とする。
【００３２】
【課題を解決するための手段】以上説明した従来の技術
にかかる問題を解決するために本発明では、電圧値が変
化する電源と、電源電圧が低下した場合特定の値を出力
する記憶手段と、記憶手段の出力によって調整され、そ
の調整された値に基づいて情報を提供する情報提供手段
と、情報提供手段の出力に応じて動作する電子機器にお
いて、電源電圧低下時に記憶手段の出力が特定の値とな
ったときは前期調整される値は強制的に所望の値に固定
されることを特徴とする。
にかかる問題を解決するために本発明では、電圧値が変
化する電源と、電源電圧が低下した場合特定の値を出力
する記憶手段と、記憶手段の出力によって調整され、そ
の調整された値に基づいて情報を提供する情報提供手段
と、情報提供手段の出力に応じて動作する電子機器にお
いて、電源電圧低下時に記憶手段の出力が特定の値とな
ったときは前期調整される値は強制的に所望の値に固定
されることを特徴とする。
【００３３】
【発明の実施の形態】以下、本発明の実施形態を図を持
って説明する。本発明の大まかな回路構成は従来技術と
変わらないので説明は省略する。図１は図２のデコーダ
ー回路１０３の詳細図であり、１１〜１８はＮＡＮＤ回
路、２１〜２３はインバータ回路である。
って説明する。本発明の大まかな回路構成は従来技術と
変わらないので説明は省略する。図１は図２のデコーダ
ー回路１０３の詳細図であり、１１〜１８はＮＡＮＤ回
路、２１〜２３はインバータ回路である。
【００３４】図１におけるデコーダ回路１０３は、３ｂ
ｉｔの入力信号Ｄ１〜Ｄ３をデコードし信号Ｌ１〜Ｌ８
として出力するものあり、入力信号と出力信号の関係は
［表１］の如くとなる。
ｉｔの入力信号Ｄ１〜Ｄ３をデコードし信号Ｌ１〜Ｌ８
として出力するものあり、入力信号と出力信号の関係は
［表１］の如くとなる。
【００３５】
【表１】
【００３６】従ってデコーダ回路１０３に対する入力Ｄ
１〜Ｄ３がすべて”Ｈ”レベルの場合、デコーダ回路１
０３の出力としてはＮＡＮＤ回路１８の入力がすべて”
Ｈ”で揃うことから、信号Ｌ８の出力が”Ｌ”でとな
り、他の出力はすべて”Ｈ”レベルとなる。
１〜Ｄ３がすべて”Ｈ”レベルの場合、デコーダ回路１
０３の出力としてはＮＡＮＤ回路１８の入力がすべて”
Ｈ”で揃うことから、信号Ｌ８の出力が”Ｌ”でとな
り、他の出力はすべて”Ｈ”レベルとなる。
【００３７】一方、図３における電圧検出回路１０４で
は、従来例で説明したように信号Ｌ１〜Ｌ８の状態によ
って抵抗３１１〜抵抗３１８が選択されるよう構成され
ている。ここで抵抗３１１の抵抗値をＲ１、抵抗３１２
の抵抗値をＲ２、以下抵抗Ｒ３１８の抵抗値をＲ８とす
ると、本発明における抵抗Ｒ１から抵抗Ｒ８の抵抗値の
関係は［式２］に示すよう構成されている。
は、従来例で説明したように信号Ｌ１〜Ｌ８の状態によ
って抵抗３１１〜抵抗３１８が選択されるよう構成され
ている。ここで抵抗３１１の抵抗値をＲ１、抵抗３１２
の抵抗値をＲ２、以下抵抗Ｒ３１８の抵抗値をＲ８とす
ると、本発明における抵抗Ｒ１から抵抗Ｒ８の抵抗値の
関係は［式２］に示すよう構成されている。
【００３８】 ［式２］ Ｒ１＞Ｒ２＞・・・・・＞Ｒ８
【００３９】図３の電圧検出回路１０４の抵抗Ｒ１〜抵
抗Ｒ８の値が［式２］の関係となる場合、それぞれの抵
抗が選択されたときの電圧検出回路の検出電圧をＶＬ１
からＶＬ８とすれば［式３］の関係が成り立つ。
抗Ｒ８の値が［式２］の関係となる場合、それぞれの抵
抗が選択されたときの電圧検出回路の検出電圧をＶＬ１
からＶＬ８とすれば［式３］の関係が成り立つ。
【００４０】 ［式３］ ＶＬ１＜ＶＬ２＜・・・・・＜ＶＬ８
【００４１】以上の説明より、図２の電圧検出回路１０
４では、電源電圧Ｖｄｄが低下した際に、電源電圧検出
動作が従来例と同様に行われた場合、メモリ回路１０１
の出力Ｍ１〜Ｍ３が、メモリの書き込み、消去に関わら
ずすべて”Ｈ”レベルとなった場合、デコーダ回路１０
３の出力は信号Ｌ８のみが”Ｌ”となることから電圧検
出回路１０４では抵抗Ｒ８が選択され、結果として電圧
検出回路１０４の検出電圧値は最も高い値となる。
４では、電源電圧Ｖｄｄが低下した際に、電源電圧検出
動作が従来例と同様に行われた場合、メモリ回路１０１
の出力Ｍ１〜Ｍ３が、メモリの書き込み、消去に関わら
ずすべて”Ｈ”レベルとなった場合、デコーダ回路１０
３の出力は信号Ｌ８のみが”Ｌ”となることから電圧検
出回路１０４では抵抗Ｒ８が選択され、結果として電圧
検出回路１０４の検出電圧値は最も高い値となる。
【００４２】電圧検出回路１０４の検出電圧は電子機器
が製造される段階で所望の値となるように予め選択さ
れ、その結果をメモリ回路１０１に調整データとして書
き込みが行われれいる。ここで選択さた検出電圧をＶｓ
とし、電源電圧Ｖｄｄの電圧が低くメモリ回路１０１の
データ読み出しが正常に行なわれない場合の検出電圧Ｖ
ｂとすれば、ＶｓとＶｂは［式４］の関係となる。
が製造される段階で所望の値となるように予め選択さ
れ、その結果をメモリ回路１０１に調整データとして書
き込みが行われれいる。ここで選択さた検出電圧をＶｓ
とし、電源電圧Ｖｄｄの電圧が低くメモリ回路１０１の
データ読み出しが正常に行なわれない場合の検出電圧Ｖ
ｂとすれば、ＶｓとＶｂは［式４］の関係となる。
【００４３】［式４］ Ｖｓ ≦ Ｖｂ
【００４４】従って電圧検出回路１０３の検出電圧は、
メモリ回路１０１のデータ読み出しが正常に行なわれな
い場合でも、メモリ回路１０１のデータ読み出しが正常
に行なえる場合の検出電圧を下回ることがないため、電
子機器が動作するに十分な電源電圧になる以前で、電圧
検出回路１０４が電源電圧Ｖｄｄが十分高くなったとい
う誤った判定を下すことは発生しない。
メモリ回路１０１のデータ読み出しが正常に行なわれな
い場合でも、メモリ回路１０１のデータ読み出しが正常
に行なえる場合の検出電圧を下回ることがないため、電
子機器が動作するに十分な電源電圧になる以前で、電圧
検出回路１０４が電源電圧Ｖｄｄが十分高くなったとい
う誤った判定を下すことは発生しない。
【００４５】
【発明の効果】本発明によれば、電圧値が大きき変動す
る電源を有しで、メモリ等の記憶手段に設定されたデー
タに基づいて動作を行なう電子機器において、電源電圧
が低い場合の誤動作を防止することが可能となり、信頼
性の高い電子機器を提供することが可能となる。
る電源を有しで、メモリ等の記憶手段に設定されたデー
タに基づいて動作を行なう電子機器において、電源電圧
が低い場合の誤動作を防止することが可能となり、信頼
性の高い電子機器を提供することが可能となる。
【図１】本発明のデコーダ回路を表す回路図である。
【図２】本発明及び従来の技術を表す回路ブロック図で
ある。
ある。
【図３】図２に示す電圧検出回路のブロック図である。
【図４】図３に示す電圧検出回路の動作を示すタイムチ
ャートである。
ャートである。
【図５】図２に示すメモリ回路の回路図である。
１０１ メモリ回路 １０２ ラッチ回路 １０３ デコーダ回路 １０４ 電圧検出回路 １０６ 制御回路
Claims (1)
- 【請求項１】 電圧値が変化する電源と、電源電圧が低
下した場合特定の値を出力する記憶手段と、記憶手段の
出力によって調整され、その調整された値に基づいて情
報を提供する情報提供手段と、情報提供手段の出力に応
じて動作する電子機器において、電源電圧低下時に記憶
手段の出力が特定の値となったときは前記調整される値
は強制的に所望の値に固定されることを特徴とする電子
機器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147611A JPH10340576A (ja) | 1997-06-05 | 1997-06-05 | 電子機器 |
| CNB988009420A CN100338537C (zh) | 1997-06-05 | 1998-06-05 | 电子表发送/接收系统 |
| CNA2007101369812A CN101086658A (zh) | 1997-06-05 | 1998-06-05 | 电子表 |
| US09/230,931 US6542438B2 (en) | 1997-06-05 | 1998-06-05 | Electronic watch transmitting/receiving system |
| PCT/JP1998/002495 WO1998055902A1 (fr) | 1997-06-05 | 1998-06-05 | Systeme d'emission-reception pour montres electroniques |
| DE69841508T DE69841508D1 (de) | 1997-06-05 | 1998-06-05 | Elektronische uhr und datensend/empfangsvorrichtung für eine elektronische uhr |
| EP98923139A EP0949548B1 (en) | 1997-06-05 | 1998-06-05 | Electronic watch and data transmitting/receiving system in an electronic watch |
| HK00102203.9A HK1024535A1 (en) | 1997-06-05 | 2000-04-11 | Electronic watch and data transmitting/receiving system in an electronic watch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147611A JPH10340576A (ja) | 1997-06-05 | 1997-06-05 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340576A true JPH10340576A (ja) | 1998-12-22 |
Family
ID=15434248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147611A Pending JPH10340576A (ja) | 1997-06-05 | 1997-06-05 | 電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10340576A (ja) |
| CN (1) | CN101086658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014102112A (ja) * | 2012-11-19 | 2014-06-05 | Citizen Holdings Co Ltd | 電子回路および電子機器 |
-
1997
- 1997-06-05 JP JP9147611A patent/JPH10340576A/ja active Pending
-
1998
- 1998-06-05 CN CNA2007101369812A patent/CN101086658A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014102112A (ja) * | 2012-11-19 | 2014-06-05 | Citizen Holdings Co Ltd | 電子回路および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101086658A (zh) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US7233213B2 (en) | Oscillator of semiconductor device | |
| US7279941B2 (en) | Voltage-frequency conversion apparatus and method of changing reference voltage thereof | |
| JP5376559B2 (ja) | 電源回路及び電源制御方法 | |
| US9645016B2 (en) | Temperature sensor | |
| US20110279168A1 (en) | Temperature sensor | |
| JP2727809B2 (ja) | 半導体集積回路 | |
| US20120056480A1 (en) | Control device, electronic apparatus, timepiece device, and control method | |
| US5262705A (en) | IC device for drive control of small hard disk drive unit | |
| US8645095B2 (en) | Synchronous multi-temperature sensor for semiconductor integrated circuits | |
| US7372760B2 (en) | Semiconductor device and entry into test mode without use of unnecessary terminal | |
| US7199676B2 (en) | Frequency adjustment circuit | |
| US8179729B2 (en) | Memory circuit and voltage detection circuit including the same | |
| JPH10340576A (ja) | 電子機器 | |
| CN114485980A (zh) | 温度检测电路及电源 | |
| CN113345494B (zh) | 半导体装置 | |
| JP2001099964A (ja) | 電子時計および電子時計の制御方法 | |
| JP2004304334A (ja) | 半導体装置及びリセット信号送出方法 | |
| JP2830799B2 (ja) | 半導体集積回路装置 | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| JP5400281B2 (ja) | １線式データ通信装置 | |
| US10666233B1 (en) | Power drop reset circuit for power supply chip and power drop reset signal generating method | |
| US11700003B2 (en) | Microcontroller, operation system and control method thereof | |
| KR100680951B1 (ko) | 메모리 장치용 고전압 발생장치 | |
| KR20000003195A (ko) | 정전후 현재시각 보정장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |