JP2014102112A - 電子回路および電子機器 - Google Patents

Abstract

【課題】電源電圧の低下によって不揮発性メモリに予め記憶されたデータが固定値に変化しても、誤動作を生じさせない信頼の高い電子機器を提供する。
【解決手段】予め不揮発性メモリ５のｂｉｔ１、ｂｉｔ０の両方の出力データが固定値である場合に運針を停止させるよう設定しておき、電源電圧の低下によって前記出力データが固定値に変化したことをパルス停止判定回路１２が判定し、指針の運針を停止するように制御する。
運針の停止以外にも設定次第で、電圧警告運針やクロノグラフ機能といった機能の制御にも対応可能である。
【選択図】 図２

Description

本発明は、メモリ素子等の記憶手段を有する電子機器に関する。

近年の電子機器では多極性を極め、さまざまな機能を有する製品が見受けられる。たとえば電子時計におけるそれらの機能には、電池電圧が低下した際に使用者に警告する機能から、各種センサを搭載し、気温や高度、水深などを測定する機能などが存在する。これらの機能を有する時計においては、不揮発性メモリなどに記憶されたデータに基づき、センサ等の製造ばらつきの調整や初期設定、又は機器の仕様の選択が行われていることが多い。また近年では、通常動作において特に多くの電力を必要としない電子時計や電卓などの電子機器では、電源として発電手段と蓄電手段を組み合わせ、太陽電池などの発電手段によって電気をコンデンサや充電式電池などの蓄電手段に蓄え、その蓄えられた電気によって動作させるものが多く見受けられる。

特許文献１には、従来例として、図５に記載された不揮発性メモリに記憶したデータを使用して電源電圧検出回路（以下、ＢＤ回路）の製造ばらつきの調整を行うこと、上記不揮発性メモリとそのセンス回路の構成に起因して、電源電圧の低下状態で上記不揮発性メモリからの出力データが、上記不揮発性メモリの書き込み（「１」）・未書き込み（「０」）にかかわらず固定値（「１」）となってしまうことが記載されている。

特開平１０−３４０５７６号公報（図５、段落００２２−００２６）

充電系の電源システムでは、発電手段により蓄電手段に蓄えられた電気量によって電源の電圧が大きく変化する。上記不揮発性メモリを使用するシステムにおいては、電源の電圧が著しく低下した場合に、不揮発性メモリに予め記憶されたデータ（「１」又は「０」）に関らず、上記不揮発性メモリの出力データが固定値（「１」）に変化することで、本来選択すべき仕様とは異なる仕様が選択され、意図しない動作をしてしまうといった誤動作を生じることがある。

例えば、異なる仕様の指針式時計に対し共通使用される時計用ＩＣにおいて、上記不揮発性メモリのデータを使用して時計の仕様を選択することを想定する。このような場合、時計ごとに異なるステップモータ駆動用パルスの仕様を選択することとなる。

ここで電子時計のステップモータは機器により異なるため必要な駆動力も異なり、また指針の駆動周期も機器の仕様により異なる。不揮発性メモリのデータに基づき、機器の駆動力や指針の駆動周期などの機器の仕様に沿った動作を制御する場合、電源電圧が著しく低下し不揮発性メモリの出力データが変化することで、本来選択されるべき仕様とは異なる駆動条件が選択されてしまい、思わぬ不具合（指針の不規則な停止、異なる周期選択による進み・遅れ等）を生じることとなる。回避する手段として、ＢＤ回路を搭載し、電圧低下時は上記不揮発性メモリによる選択を行わないようにすることもできるが、ＢＤ回路の搭載により、ＩＣが大きくなってしまう問題も発生する。

本発明の目的は、電源電圧の低下時にも誤動作を生じない、信頼性の高い電子機器を提
供することを目的とする。

本発明は、上記目的を達成するため、次の様な構成をしている。即ち、
電子機器に搭載され、複数の仕様を実現する電子回路であって、
複数ビットの不揮発性メモリを有する記憶手段と、
該記憶手段から出力されたデータを元に機器の仕様を決定する選択回路と、を有し、
前記記憶手段が、電源電圧が所定値以下に低下したときに固定値を出力する特性を有すると共に、
前記選択回路は、前記記憶手段からの出力データのうち機器の仕様決定に用いるビットの全てが前記固定値である場合に、電源電圧低下に対応する仕様を選択するように構成されることを特徴とする。

以上のように本発明によれば、記憶手段からの出力データが全ビット固定値であった場合に、電源の電圧低下時の動作を選択するようにシステムを構成することで、電源電圧の低下時の誤動作を防止することができる。

本発明の第１の実施の形態の電子時計の回路構成を示すブロック線図である。 本発明の第１の実施の形態の電子時計の回路が発生する駆動パルスの仕様を示す図表である。 本発明の第１の実施の形態の電子時計の回路が発生する駆動パルスの波形図である。 本発明の第２の実施の形態の電子時計の回路構成を示すブロック線図である。 本発明の第２の実施の形態の電子時計の回路が発生する駆動パルスの仕様を示す図表である。 本発明の第３の実施の形態の電子時計の回路構成を示すブロック線図である。 本発明の第３の実施の形態の電子時計の回路が発生するクロノグラフの仕様を示す図表である。 不揮発性メモリ５の構成を示す回路図である。

［第１の実施の形態］
第１の実施の形態は、不揮発性メモリから出力される全ビットが固定値の場合に運針を停止させる制御方法の例である。以下、本発明に係る第１の実施形態を図面に基づいて説明する。
図１は本発明の第１の実施の形態の電子時計の回路構成を示すブロック線図、図２は本発明の第１の実施の形態の電子時計の回路が発生する駆動パルスの仕様を示す図表、図３は本発明の第１の実施の形態の電子時計の回路が発生する駆動パルスの波形図である。
図１において、１は電源、２は水晶振動子（不図示）の発振により基準クロックを生成する発振回路２１１と、発振回路２１１からの基準信号を分周する分周回路２１２で構成される基準信号生成回路である。

３は、基準信号生成回路２に基づいてパルスを生成する駆動パルス生成回路であり、パルスＡを生成するパルスＡ生成回路３１１と、パルスＢを生成するパルスＢ生成回路３１２と、パルスＣを生成するパルスＣ生成回路３１３で構成される。

図３に、各パルス生成回路３１１、３１２、３１３が生成する駆動パルスの波形を示す。

駆動パルス（以下ＳＰ）の出力タイミングｔ０を基準としてＳＰ出力の打ち切りタイミングｔ１、回転検出パルス（以下ＳＴＢ）を出力する回転検出開始タイミングｔ２、補正駆動パルス（以下ＦＰ）の出力タイミングｔ３、ＦＰの出力打ち切りタイミングｔ４、駆動パルスＳＰの出力周期ｔ５とする。パルスＡ、パルスＢ、パルスＣのタイミング及び周期は、図２に示した値に設定される。

パルスＡ，パルスＢ、パルスＣのＦＰの出力・不出力の制御は後述する回転検出回路９の出力結果に基づいて行われる。また、ＳＰとＦＰはｔ０−ｔ１、ｔ４−ｔ５において、細かい周期のチョッパパルスとして出力される。パルスＡ，パルスＢ、パルスＣのＳＰとＦＰのチョッパデューティ比（チョッパパルス周期のおけるパルス出力の占める割合）は後述するデューティ選択回路１１の出力結果により選択される。

４は基準信号生成回路２の信号に基づき、後述する不揮発性メモリ５に記憶されたデータを保持するとともに、保持したデータを後述するパルス選択回路６に供給するラッチ回路である。５は不揮発性メモリで構成される記憶手段であって、ｂｉｔ１およびｂｉｔ０の２ビットで構成される。本実施例の不揮発性メモリ５は、予め記憶されたデータに関らず電源電圧が所定値以下に低下した場合に、特許文献１に示されるような「１」「１」の固定値を出力する特性を有する。

ここで、上記不揮発性メモリ５の構成と電源電圧が低下した場合の挙動について、図８を用いて説明する。図８は、不揮発性メモリ５の構成を示す回路図であり、５０１は書き込みが行われるメモリセル、５０２は信号ＭＥが”Ｈ”となるとオン状態となり読み出し状態となる読み出しトランジスタ、５０３はプルアップトランジスタで常にオン状態である。５０４はコンパレータである。

次に、不揮発性メモリ５の動作と、トランジスタ５０２がオンになると、メモリセル５０１とトランジスタ５０３との引き合いによってＰ点の電位が決定し、Ｍ１の出力が決まる。メモリセル５０１がオフ状態の時は、Ｐ点の電位がＶｄｄになる為、Ｍ１の出力も「１」となる。一方メモリセル５０１がオン状態となると、メモリセル５０１の抵抗値が小さい為、Ｐ点の電位はＧＮＤ側に引かれ、Ｍ１の出力は「０」になる。

しかしながら、電源電圧が低下すると、メモリセル５０１とプルアップトランジスタ５０３の抵抗値の関係が逆転し、メモリセル５０１がオン状態でもＰ点の電位はＶｄｄ側に引かれ、コンパレータ５０４の出力は「１」となる。

以上説明してきたように、電源電圧Ｖｄｄがある値を下回った場合、不揮発性メモリ５の動作が異常となり不揮発性メモリ５に予め設定された調整データに関わらず、すべて「１」の出力となってしまう。

６はパルス選択回路であって、ラッチ回路４が保持したデータ（不揮発性メモリ５から出力されたｂｉｔ１、ｂｉｔ０のデータを）に基づいて、駆動パルス生成回路３で生成されるパルスを選択する。図２に示す如く、パルス選択回路６は、データが、「１」「０」であればパルスＡ生成回路３１１で生成されるパルスＡを、「０」「１」であればパルスＢ生成回路３１２で生成されるパルスＢを、「０」「０」もしくは「１」「１」であればパルスＣ生成回路３１３で生成されるパルスＣを選択し、モータ駆動回路７へ出力する。モータ駆動回路７は、供給されたパルスを後述するステップモータ８のコイル（不図示）に供給するとともに、ステップモータ８のロータ（不図示）の回転状態を、後述する回転検出回路９に伝える。

８はコイル（不図示）およびロータ（不図示）から構成されるステップモータであり、輪列（不図示）を介して指針（不図示）を駆動する。

９は、図３に示す回転検出パルス（ＳＴＢ）によりＳＰ印加停止後の逆起電力の検出によってステップモータ８のロータの回転、非回転を判定し、駆動パルス生成回路３、カウンタ回路１０およびデューティ選択回路１１を制御する回転検出回路である。ステップモータ８のロータが回転と判定した場合、駆動パルス生成回路３からパルス選択回路６へのＦＰの供給を禁止する。

１０はカウンタ回路であり、回転検出回路９によりステップモータ８のロータ（不図示）が回転と判定した回数をカウントし、デューティ選択回路１１を制御する。カウンタ回路１０は、さらに、ロータの非回転判定時にはリセットされ、連続して回転判定した回数を計数するように構成される。

１１はＳＰのチョッパデューティ比を選択するデューティ選択回路である。デューティ選択回路１１は、回転検出回路９でロータが非回転と検出された場合には、駆動パルス生成回路３で生成する次ステップのＳＰのチョッパデューティ比がより大きなチョッパデューティ比になるよう選択し、カウンタ回路１０で所定回数ロータが回転とカウントされた場合には、より小さなデューティ比を選択するように制御する。

１２は不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力された両データが「１」「１」の固定値であることを判定するパルス停止判定回路である。ここで、図２に示す如き、不揮発性メモリ５に予め記憶された両ビットデータが「１」「１」の固定値である場合、運針停止となるように設定しておく。上記のように電源の電圧低下によって不揮発性メモリ５に予め記憶された両ビットデータが「１」「１」の固定値に変化した際、パルス停止判定回路１２が前記状態であると判定し、モータ駆動回路７からステップモータ８へのパルス供給を禁止することで指針の運針を停止させる。

なお、本実施例では、「１」「１」の固定値の場合にモータ駆動回路７からステップモータ８へのパルス供給を禁止することで指針の運針を停止させたが、パルス選択回路６からのパルス出力を停止するようにしても良いし、パルス選択回路６とモータ駆動回路７の両回路での出力停止を併用しても良い。

「１」「１」の固定値の場合にステップモータ８へのパルス供給を禁止することの利点として、確実に不具合の防止が可能なことを挙げられる。パルス供給を禁止しステップモータ８の駆動を停止することは、ステップモータ８の特性に関係無く可能なことだからである。

また、ステップモータ８へのパルス供給停止により、ステップモータ８での消費電力の不用な消費を防ぐこともできる。
以上のように、第１の実施の形態では、電源の電圧低下によって不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力される両データが「１」「１」の固定値に変化しても、運針停止するように予め設定しておくことでパルス停止判定回路１２が運針を停止させ、本来の動作以外の誤動作を生じることがなくなり使用者の誤解を招くことがなくなる。

なお、上記実施形態では、パルス仕様を決定する不揮発性メモリ５は２ｂｉｔ構成としたが、もちろんこれに限定されない。３ｂｉｔ以上で構成し、４個以上のパルス仕様が設定できるようにしても良い。また、不揮発性メモリ５自体はＮｂｉｔ以上を有するが、パルス仕様の決定にはｎ（＜Ｎ）ｂｉｔのみを使用し、仕様決定に用いるｎｂｉｔの全てが固定値「１」の場合に、電圧低下した場合の仕様（本実施形態の場合、パルス停止）とす
るようにしても良い。
要は、仕様決定に用いる不揮発性メモリ５の全ｂｉｔが固定値「１」になった場合に、電圧低下した場合に対応する仕様となるように設定すればよいのである。
以下に示す実施形態についても同様である。

［第２の実施の形態］
第２の実施の形態は、不揮発性メモリから出力される全ビットが固定値の場合に、電源電圧が低下していることを使用者に警告するための制御方法の例である。

以下、本発明に係る第２の実施の形態を図面に基づいて説明する。
図４は本発明の第２の実施の形態の電子時計の回路構成を示すブロック線図であり、電源電圧の低下を使用者に警告するための駆動パルスを生成する電圧低下警告パルス生成回路３１４を駆動パルス生成回路３に搭載したブロック線図である。なお、第１の実施の形態と重複する内容に関しては説明を省略する。

図５は本発明の第２の実施の形態の電子時計の回路が発生する駆動パルスの仕様を示す図表である。図５に示す如き、不揮発性メモリ５が出力し保持したデータが「１」「０」、「０」「１」、「０」「０」であった際には、それぞれパルスＡ、パルスＢ、パルスＣを割り当てており、「１」「１」であった際に、電圧低下警告パルスを割り当てている。なお、パルスＡ、パルスＢ、パルスＣのほかの仕様は図２で示したものと同様であり、図５での図示は省略する。

続いて上記構成の動作について説明する。パルス選択回路６は、不揮発性メモリ５が出力し保持したデータに基づき、第１の実施の形態と同様、データが「１」「０」であればパルスＡ生成回路３１１で生成されるパルスＡを、「０」「１」であればパルスＢ生成回路３１２で生成されるパルスＢを、「１」「１」であればパルスＣ生成回路３１３で生成されるパルスＣを、モータ駆動回路７へ選択出力し、ステップモータ８のコイルに供給することで指針を動作させる。

第２の実施の形態においては、図５に示す如き、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０の出力データが「１」「１」の固定値であった際には、電圧低下警告パルスで指針が動作するように予め設定しておく。電源電圧が低下し、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０の出力データが「１」「１」の固定値に変化した場合、パルス選択回路６が、電圧低下警告パルス３１４で生成した電圧低下警告パルスをモータ駆動回路７へ選択出力する。電圧低下警告パルスとは、パルスA、パルスB、パルスCのような１秒や２秒といった規則的な時間周期に出力するパルスではなく、変則的な時間周期に出力するパルスである。例えば電池低下警告パルスにより、先の１秒で２発のパルスを出力し指針を２秒分進ませ、後の１秒は休止するといったような変則的な指針の動作をさせる。以上のような指針の変則的な動作によって、使用者に電源電圧の低下を告知し電源の充電や電池の交換を示唆する。

「１」「１」の固定値の場合に電池低下警告パルスを出力することで、使用者に充電不足をアピールし充電を促せる利点がある。

以上のように、第２の実施の形態では、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力される両データが「１」「１」といった固定値の場合に、指針が電圧低下警告パルスで動作するように予め設定しておくことで、電源の電圧低下によって不揮発性メモリ５に予め記憶されたデータが上記のように固定値に変化する場合においても、本来の動作以外の誤動作を生じさせることなく、且つ使用者に電源の電圧が低下していることを警告するといった付加機能をも搭載することが可能となる。

［第３の実施の形態］
第３の実施の形態は、クロノグラフ機能を備えた電子時計において、不揮発性メモリから出力される全ビットが固定値の場合に前記機能を停止させる制御方法の例である。

以下、本発明に係る第３の実施の形態を図面に基づいて説明する。
クロノグラフとは、時計機能と同一動力源で動作するストップウォッチ機能であり、外部操作によるスタート、ストップ、リセットにより時間計測が行える。図６は本発明の第３の実施の形態の電子時計の回路構成を示すブロック線図、図７は本発明の第３の実施の形態の電子時計の回路が発生するクロノグラフの仕様を示す図表である。

図６において、１３は外部操作による信号を、後述するクロノ制御回路１５を制御する入力回路１４に信号を供給する外部入力端子であり、ＳＷ１、ＳＷ２で構成される。１４は外部入力端子１３から供給された信号を元に、クロノ制御回路１５を制御する入力回路である。

クロノ制御回路１５は、入力回路１４の制御信号に基づいて、計測実行状態や計測停止状態、リセット状態といった時計状態を管理し、後述するクロノカウンタ１６やセレクタ１８を制御する。１６は分周回路２１２からのカウント信号をカウントすることで時間計測を行うクロノカウンタである。クロノカウンタ１６はラッチ回路４や後述するクロノ制御回路１５、クロノ機能停止判定回路１９により制御される。クロノカウンタ１６はクロノ制御回路１５から計測実行状態を示す信号が供給されることでカウント動作を行い、計測停止状態を示す信号が供給されると、計測カウンタへ入力されるカウント信号を止めカウント動作を停止する。さらに、リセット状態を示す信号が供給されると、カウンタをリセットし計測時間を初期化するとともに、計測カウンタへ入力されるカウント信号を止めカウント動作を停止させる。

またクロノカウンタ１６は、図７に示す如き、時計仕様の最大計測時間に達するまで連続してカウント動作を続け、最大計測時間に達した時、その旨をクロノ制御回路１５に通知し、通知を受けたクロノ制御回路１５は、時計状態を計測実行状態から計測停止状態もしくはリセット状態になるように制御する。なお、最大計測時間は不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力されるデータに基づき選択決定される。

１７は計測時間を表示するクロノグラフ針（不図示）の運針周期を選択する運針周期選択回路１７１１と、計測時間のリセット時にクロノグラフ針を基準位置まで帰零する際の運針速度を選択する帰零速度選択回路１７１２で構成されるクロノ仕様選択回路である。運針周期選択回路１７１１は、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力され保持されたデータに基づき、図７に示す如き、分周回路２１２から供給される１Ｈｚ、５Ｈｚ、４Ｈｚの基準信号のいずれかを駆動パルス生成回路３へ選択出力する。帰零速度選択回路１７１２も同様に、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力され保持されたデータに基づき、図７に示す如き、分周回路２１２から供給される３２Ｈｚ、１００Ｈｚ、６４Ｈｚの基準信号のいずれかを駆動パルス生成回路３に選択出力する。
例えば、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力され保持されたデータ「１」「０」であった場合、図７に示す如き、運針周期選択回路１７１１は分周回路２１２から出力される基準信号の中から１Ｈｚを選択し、帰零速度選択回路１７１２は分周回路２１２から出力される基準信号の中から３２Ｈｚを選択し、駆動パルス生成回路３へと信号を供給する。駆動パルス生成回路３はクロノ仕様選択回路１７から供給された基準信号を元にパルスを生成する。

１８はクロノ制御回路１５からの出力信号に基づき、駆動パルス生成回路３で生成され
たパルスの中からモータ駆動回路７へ供給するパルスを選択するセレクタである。
セレクタ１８は、クロノ制御回路１５から計測実行状態を示す信号が供給された場合には、駆動パルス生成回路３で生成した１Ｈｚ周期の駆動パルスを選択し、モータ駆動回路７へ出力するとともに、ステップモータ８のコイルに供給することで、クロノグラフ針を１Ｈｚ周期で運針させ、計測状態を表示する。また、クロノ制御回路１５から計測停止状態を示す信号が供給された場合には、駆動パルス生成回路３からモータ駆動回路７へのパルス供給の停止を選択することでクロノグラフ針の運針を停止させるとともに、計測時間を停止位置によって表示する。さらには、クロノ制御回路１５から計測時間のリセットを示す信号が供給された場合には、駆動パルス生成回路３で生成した３２Ｈｚ周期の駆動パルスを選択し、モータ駆動回路７へ出力するとともに、ステップモータ８のコイルに供給することでクロノグラフ針を３２Ｈｚの運針速度で基準位置に帰零させ、計測時間表示を停止する。
同様に、図７に示す如き、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力されたデータが「０」「１」であった場合には、クロノ仕様選択回路１７はクロノグラフ針の運針周期を５Ｈｚ、帰零速度を１００Ｈｚに選択し、データが「０」「０」もしくは「１」「１」であった場合には、クロノ仕様選択回路１７はクロノグラフ針の運針周期を４Ｈｚ、帰零速度を６４Ｈｚに選択し、セレクタ１８によってクロノグラフ針の動作が制御される。

１９は不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力された両データが「１」「１」の固定値であることを判定するクロノ機能停止判定回路である。第３の実施の形態においては、図７に示す如き、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０の出力データが「１」「１」の固定値であった際には、クロノグラフ機能が停止するように予め設定している。電源の電圧が低下し不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力された両データが「１」「１」の固定値に変化した場合、クロノ機能停止判定回路１９が前記状態を判定し、クロノ制御回路１５を計測停止状態にするとともに、クロノカウンタ１６の計測時間の初期化およびカウント動作の禁止を行うことで、クロノグラフ機能が働かないように制御する。したがって、クロノ機能停止判定回路１９が、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０のデータが「１」「１」であると判定している最中は、クロノグラフ機能は停止状態となる。

以上のように、第３の実施の形態では、不揮発性メモリ５のｂｉｔ１、ｂｉｔ０から出力される両データが「１」「１」といった固定値の場合にクロノグラフ機能が停止するように予め設定しておくことで、電池電圧の低下によって不揮発性メモリ５に予め記憶されたデータが上記のように固定値に変化する場合においても、本来の動作以外の動作をするといった誤動作の発生を防止できる。さらに、電池電圧が低下している状態でクロノグラフ機能が働かないよう制御しているため、さらなる電池電圧の低下を防止することとなり、電池を蓄電手段とする機器においては、発電手段による電圧低下状態から通常状態への復帰時間を早められたり、過度な電池の放電を抑制することで電池の劣化を防止することができる。

［第３の実施の形態の変形例］
なお、本実施形態は、上記形態のみでなく、以下のような変形例も可能である。
第３の実施形態では、不揮発性メモリ５から出力されたデータを、クロノ機能停止判定回１９が「１」「１」の固定値であると判定した場合、クロノ制御回路１５をリセット状態にするとともに、クロノカウンタ１６のカウント動作の禁止および計測時間のリセットを行うことでクロノグラフ機能を停止させたが、クロノグラフ機能を停止する手段に至っては、外部入力端子１３からの入力信号により、クロノ制御回路１５が管理する時計状態が計測実行状態へ状態移行しないように、入力回路１４を制御しても構わない。

これにより、電源電圧低下時に、ストップ状態やリセット状態での入力操作によって、クロノグラフが不用意に動作しないようにすることも可能となる。

また、本実施例では、「１」「１」の状態をクロノ仕様選択回路１７とクロノ停止判定回路１９が判断する構成としたが、クロノ制御回路１５が判断し対応制御を行う構成としても良い。
以上、本発明の実施の形態を図面により詳述したが、実施の形態は本発明の例示にしか過ぎず、本発明は実施の形態の構成にのみ限定されるものではない。したがって本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれることはもちろんである。したがって、以下のような変更を行ってもよい。

（１）上記説明では、図２、図７に示す如き不揮発性メモリ５をｂｉｔ０、ｂｉｔ１の２ビットで構成した場合で論じたが、機器の仕様を増やすために３ビット以上で構成してももちろん構わない。また、同図２に記した、ＳＰ出力の打ち切りタイミングｔ１、回転検出開始タイミングｔ２、ＦＰの出力タイミングｔ３、ＦＰの出力打ち切りタイミングｔ４、駆動パルスの出力周期ｔ５、クロノグラフ針の運針周期、クロノグラフの最大計測時間、帰零速度などの各数値は上記数値に限定されるものではなく、モータや取り付けられる表示体（指針、日板など）に合わせて最適化されるべきである。

（２）上記説明では、アナログ時計の指針に関して、不揮発性メモリ５から出力される全ビットデータが固定値であった場合、運針の停止や電圧低下警告運針へと運針形態を切り替えることを論じてきたが、デジタル時計に本発明を適用し、不揮発性メモリ５から出力される全ビットデータが固定値であった場合に、液晶等の表示体の停止を実施しても良い。また、アナログ時計とデジタル時計が混在したような時計においては、表示体のみ停止させ、指針のみ動作状態を継続させることで電源の重負荷を低減させるような制御方法をとっても構わない。

（３）各実施例では、発電手段と蓄電手段を有する充電系電源としたが、１次電池による非充電系電源に適用しても良い。１次電池を電源とする時計用ＩＣはコスト的な問題でＢＤ回路を搭載しないものが多く、本発明の実施には好適である。

（４）本発明は、ランダムロジックＩＣの他、マイクロコンピュータで構成される時計用ＩＣに適用しても良い。その際、電源低下時の固定値「１」「１」に対する各種判断・処理は、ＣＰＵとプログラムによるソフトウエア処理で行っても良い。

１ 電源
２ 基準信号生成回路
２１１ 発振回路
２１２ 分周回路
３ 駆動パルス生成回路
３１１ パルスＡ生成回路
３１２ パルスＢ生成回路
３１３ パルスＣ生成回路
３１４ 電圧低下警告パルス生成回路
４ ラッチ回路
５ 不揮発性メモリ
６ パルス選択回路
７ モータ駆動回路
８ ステップモータ
９ 回転検出回路
１０ カウンタ回路
１１ デューティ選択回路
１２ パルス停止判定回路
１３ 外部入力端子
１４ 入力回路
１５ クロノ制御回路
１６ クロノカウンタ
１７ クロノ仕様選択回路
１７１１ 運針周期選択回路
１７１２ 帰零速度選択回路
１８ セレクタ
１９ クロノ機能停止判定回路

Claims (5)

1. 電子機器に搭載され、複数の仕様を実現する電子回路であって、
   複数ビットの不揮発性メモリを有する記憶手段と、
   該記憶手段から出力されたデータを元に機器の仕様を決定する選択回路と、を有し、
   前記記憶手段が、電源電圧が所定値以下に低下したときに固定値を出力する特性を有すると共に、
   前記選択回路は、前記記憶手段からの出力データのうち機器の仕様決定に用いるビットの全てが前記固定値である場合に、電源電圧低下に対応する仕様を選択するように構成される
   ことを特徴とする電子回路。
2. 搭載される電子機器の表示手段を駆動する駆動回路を有し、
   前記記憶手段が、前記駆動回路の駆動仕様に対応するデータを記憶するように構成され、前記選択回路は、前記記憶手段からの出力データのうち機器の仕様決定に用いるビットの全てが前記固定値である場合に、電源電圧低下に対応した駆動仕様を選択する
   ことを特徴とする請求項１に記載の電子回路。
3. 前記選択回路は、前記電源電圧低下に対応した駆動仕様として、
   前記駆動回路の停止を選択する
   ことを特徴とする請求項２に記載の電子回路。
4. 搭載される電子機器の外部操作により発生する入力信号を入力する入力回路を有し、
   前記選択回路は、前記記憶手段からの出力データのうち機器の仕様決定に用いるビットの全てが前記固定値である場合に、前記入力回路からの入力信号を無効とする
   請求項１ないし３のいずれか１つに記載の電子回路。
5. 前記表示手段が、指針と該指針を駆動するモータを含み、
   請求項２ないし４のいずれか１つに記載の電子回路を搭載した電子機器。

Images