JP2695696B2 - リセット信号発生回路 - Google Patents

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は、電源オン時などに電子回路のリセット信
号を発生するリセット信号発生回路に関し、特にそのリ
セット信号をメモリバックアップやカレンダ時計の電源
切り替え制御信号として利用する場合に有効な回路に関
する。

（ｂ）従来の技術 IC等を備える電子装置では、電源オン時にリセット信
号を発生し、このリセット信号によってメモリ等の初期
化を行っている。第３図は従来のリセット信号発生回路
図である。オープンコレクタのトランジスタTr1を有す
るリセット信号出力回路３、および図示しない内部回路
に対してスイッチ２を介してバッテリからなる主電源１
が接続される。第４図は、上記リセット信号発生回路の
特性図を示している。実線が電源入力端子の変化、破線
がリセット信号入力端子の変化を示す。t1において電源
がオンされると電圧供給か開始される。リセット信号発
生回路３は、動作しきい値V1の電圧になるまでは不安定
状態にある。そしてt2において初めてトランジスタTr1
がオン状態となり、“L"のリセット信号がリセット信号
入力端子に出力される。なお、内部のCRタイマ回路によ
りトランジスタTr1は電源オン後所定時間が経過すると
オフする（t3）。

上記の回路構成では、t1からt2の期間リセット信号出
力回路３が不安定な状態にある。しかし、この不安定な
状態は電子機器の内部の回路構成によっては、好ましく
ない場合がある。例えば、内部回路においてメモリの電
源を主電源１とバックアップ用電源（図示せず）の何れ
かに切り替えるための制御信号に上記リセット信号を使
用したり、カレンダ時計の電源を主電源１とバックアッ
プ用電源との何れかに切り替えるための制御信号として
リセット信号を使用する場合、上記t1〜t2の不安定な領
域ではこれらのメモリやカレンダ時計に対して電源電圧
の供給遮断状態が発生する場合があり、内部回路の誤動
作を引き起こす可能性がある。そこで、このような場合
には何らかの方法で上記不安定な状態を補償する回路が
必要となってくる。一般に、この状態を補償するために
電源電圧を検出する回路をリセット信号発生回路と別に
設けることが考えられる。

（ｃ）発明が解決しようとする課題 しかし、内部回路のリセット信号の発生タイミング
と、バッテリバックアップやカレンダ時計誤動作防止の
ために主電源からの電圧供給を解除するタイミングとは
異なっているのが普通であるために、これらのタイミン
グを考慮した設計を行わなければならない問題があり、
回路構成が複雑化する欠点があった。

この発明の目的は、リセット信号出力回路が、電源電
圧の低い期間において不安定な状態とならないようにす
ることで上記の問題を解決することのできるリセット信
号発生回路を提供することにある。

（ｄ）課題を解決するための手段 この発明は、一定の動作しきい値を有するリセット信
号出力回路と、前記リセット信号出力回路と同一の電源
のみにより動作するとともに、リセット信号出力回路の
リセット信号出力素子への電源電圧を供給する回路であ
って、前記リセット信号出力回路の動作しきい値以上の
動作しきい値を有する電源電圧供給回路と、を備えたこ
とを特徴とする。

（ｅ）作用 この発明では、リセット信号出力回路の動作しきい値
以上の動作しきい値を有する電源電圧供給回路によっ
て、リセット信号出力素子に対する電源電圧を供給する
ようにしているために、リセット信号出力回路が確実に
動作するまでの不安定な状態ではリセット信号入力端子
に対して不安定なレベルが出力されることがなくなる。

また、電源電圧供給回路は、リセット信号出力回路と
同一の電源のみで動作し、リセット信号が入力される回
路を動作させるための電源を必要とすることがない。こ
のため、リセット信号出力回路から出力されるリセット
信号を、メモリの電源を主電源又はバックアップ電源の
いずれかに切り換えるための制御信号として用いる場合
に、電源電圧供給回路に対してバックアップ電源を供給
する必要がなく、バックアップ時間を短縮することがな
い。

（ｆ）実施例 第１図はこの発明の実施例であるリセット信号発生回
路の回路図である。

この実施例では、第３図に示す従来の回路と比較し
て、リセット信号入力端子に電源電圧供給回路４を接続
した点が異なっている。

上記電源電圧供給回路４は、トランジスタTr2と、そ
の他の定数およびツェナーダイオードZDを含んでいる。
抵抗R2,R3およびツェナーダイオードZDはトランジスタT
r2のベース電圧を決める。定数およびツェナー電圧は、
トランジスタTr2の動作しきい値（電源電圧の動作しき
い値）がトランジスタTr1の動作しきい値以上となるよ
うに決定される。

上記の回路構成において、スイッチ２を投入して電源
電圧を立ちあげると、電源入力端子およびリセット信号
入力端子の電圧の変化は第２図に示すようになる。な
お、電圧V2は電源電圧供給回路４の動作しきい値、V1は
リセット信号出力回路３の動作しきい値である。本実施
例では動作しきい値V2を動作しきい値V1の約２倍に設定
しているが、少なくともV2はV1以上であればよい。t1は
スイッチ２が投入された時点を示し、t2は電源電圧が動
作しきい値V2に達した時点、つまり、電源電圧供給回路
４のトランジスタTr2がオンした時点を表す。このよう
な動作によって、トランジスタTr2がオンするまでは、
リセット信号出力素子であるトランジスタTr1のコレク
タに対して電源電圧が供給されないために、トランジス
タTr1はt1〜t2の間において不安定な状態とならない。
つまり、リセット信号出力回路２は、この期間において
不安定なレベルを出力することがなくなる。一方、t2に
おいてトランジスタTr2がオンすると、この時にはすで
にリセット信号出力回路３が動作状態にあるために、ト
ランジスタTr1の出力状態がリセット信号入力端子に現
れる。つまり、この時にはトランジスタTr1がオンして
おり、リセット信号入力端子は“L"となる。なお、リセ
ット信号出力回路３内には公知のCRタイマ回路が内蔵さ
れているために、トランジスタTr1は、上記タイマ回路
によって決められる一定の時間を経過したのちにオフす
る。つまり、リセット信号入力端子が“H"となる。結
局、t2からt3の間においてリセット信号が外部に対して
出力されることになる。

以上の動作によって、第４図に示すようなt1〜t2の期
間に於いてリセット信号入力端子が不安定なレベルとな
るのを防止することができる。従って、このリセット信
号をメモリの電源の切り替えやカレンダ時計の電源切り
替えのための制御信号として使用しても、誤動作を起こ
すことがない。

（ｇ）発明の効果 この発明によれば、電源投入時やリセットスイッチの
押下時などの電源電圧の立ち上がり期間において、リセ
ット信号出力回路が不安定となってその出力がリセット
信号入力端子に現れるのを電源電圧供給回路の動作によ
って防止することができ、そのためにリセット信号をメ
モリバックアップやカレンダ時計の電源切り替え用に使
用した場合でも誤動作を起こすことがない。また、この
電源電圧供給回路は、リセット信号出力素子への電源電
圧の供給をオンオフするものであるために、回路構成が
簡単になる利点がある。

さらに、リセット信号が入力される回路を動作させる
ための電源の供給を必要とすることがなく、リセット信
号出力回路から出力されるリセット信号を、メモリの電
源を主電源又はバックアップ電源のいずれかに切り換え
るための制御信号として用いる場合に、電源電圧供給回
路に対してバックアップ電源を供給する必要がなく、バ
ックアップ電源の不要な消耗を防止することができる。

【図面の簡単な説明】

第１図はこの発明の実施例のリセット信号発生回路の回
路図、第２図は同回路の動作を説明するための図であ
る。また第３図は従来のリセット信号発生回路の回路
図、第４図は同回路の動作を説明するための図である。 ３……リセット信号出力回路、４……電源電圧供給回
路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一定の動作しきい値を有するリセット信号
   出力回路と、前記リセット信号出力回路と同一の電源の
   みにより動作するとともに、リセット信号出力回路のリ
   セット信号出力素子への電源電圧を供給する回路であっ
   て、前記リセット信号出力回路の動作しきい値以上の動
   作しきい値を有する電源電圧供給回路と、を備えてなる
   リセット信号発生回路。