JPS61167248A - デ−タ通信方式 - Google Patents

デ−タ通信方式

Info

Publication number
JPS61167248A
JPS61167248A JP60007991A JP799185A JPS61167248A JP S61167248 A JPS61167248 A JP S61167248A JP 60007991 A JP60007991 A JP 60007991A JP 799185 A JP799185 A JP 799185A JP S61167248 A JPS61167248 A JP S61167248A
Authority
JP
Japan
Prior art keywords
signal
data
line
break
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60007991A
Other languages
English (en)
Other versions
JPH0361389B2 (ja
Inventor
Kiyoshi Okamoto
清志 岡本
Koji Kanamaru
孝二 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP60007991A priority Critical patent/JPS61167248A/ja
Publication of JPS61167248A publication Critical patent/JPS61167248A/ja
Publication of JPH0361389B2 publication Critical patent/JPH0361389B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bidirectional Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 コンピュータネットワークシステム等における複数のス
テーション間において、モデムを介さずに直接回線接続
を行う場合、蕪しい手順を一切持たずにブレーク信号を
用いた転送要求と送信可信号線および受信可信号線を設
けることにより、高速の同期的通信を可能とするもので
ある。
〔従来の技術〕
第2図に、従来のモデムを用いたデータ通信方式の概要
構成を示す。
図において、21および22はCPU、23および24
は共通バス、25および26はモデム。
RDは受信データ、SDは送信データを表している。
CPU21とCPU22の間の通信は、モデム25とモ
デム26の間の回線、すなわちSD(送信データ)ライ
ンとRD(受信データ)ラインのみを介して行われる。
したがって、転送要求、同期、一時停止等の回線制御は
、データと同じコード形式の制御コードを用いて、デー
タと同様に伝送される必要があり1個々の制御コードを
識別するためには、ソフトウェアの介入が必要であった
次に、第2図に示す通信のa側とb側の間の転送要求、
同期、一時停止の各制御タイミングと使用される制御コ
ードについて説明する。
■ 転送要求のタイミング 第3図は、データ転送を開始するための転送要求のタイ
ミングを示したものである。
b側がa側に転送要求を行う場合、SDラインに転送要
求コードを送出する。これに対して、a側は、いっても
この転送要求コードに応答できなければならないから、
常時受信動作を行っており。
いわゆるアイドリング動作期間が長く、動作効率が悪い
。なおり側は、転送要求コードを識別すると、応答コー
ドをSDライン(a側からみるとRDライン)に送出す
る。
常時受信動作を行う無駄をなくすためには、CALL等
の転送要求専用線を設けて、転送要求信号(CALL)
を検出したときにはじめて受信動作に入るようにする方
式もあるが、この転送要求専用線は、一時的にしか使用
されないため、ハード効率が極めて悪いという欠点があ
る。
■ 同期のタイミング 第4図は、送信側と受信側の動作開始の同期をとるタイ
ミングを示したものである。
この同期がうまくとれず、受信動作が送信動作より遅れ
ると、最初の送信データの一部が受信されずに失われる
同期は、b側から受信動作中のa側へ同期用の制御コー
ドを伝送することによって行われる。
この制御コードを受は取るために、a側は常に受信動作
を行っていなければならないから、■の場合と同じく動
作効率が悪い。
■ 一時停止のタイミング 第5図は、一時停止のタイミングを示したものである。
この一時停止機能は1通信データ処理に介入したソフト
ウェア等の速度が9回線の伝送速度に追いつけなくなっ
た場合、制御コードX0FF ”により相手側のデータ
転送を一時停止させ、その間に遅れた処理をすすめるも
ので、制御コード“XON″によって解除される。
この制御ではX。N+  X0FFのコード判別を行う
ためのソフトウェア等の処理の追従速度で回線の速度が
制御される欠点がある。
また、a側、b側共に受信、送信の両方の動作を行って
いなければならず、半二重動作(同時にはデータを一方
からしか送れない動作)に制限される。
〔発明が解決しようとする問題点〕
従来のSDおよびRDのラインを用いてモデムを介して
行うデータ通信方式では、転送要求、同期、一時停止等
の回線制御が対応する制御コードの伝送によって行われ
るため、ソフトウェアによるコード判別処理が必要とな
り、動作効率が悪く。
また応答が遅いため1通信速度が制限されるという問題
があった。
C問題点を解決するための手段〕 本発明は、ソフトウェアの介入が必要となる制御コード
を用いない回線制御手段を提供して、上記した問題点を
解決するものである。
そのため転送要求は、相手側装置が受信動作状態になく
とも検出可能なブレーク信号の伝送によって行う。すな
わち、ブレーク信号はハードウェア回路によって自動的
に検出されることを利用する。また同期や一時停止のタ
イミング制御は、送信可信号および受信可信号の専用の
制御線を設け。
これもハードウェア回路によって検出されるようにする
送信可信号は、受信側より、データを送出してもよいこ
とを送信側に伝える信号であり、また受信可信号は、送
信側から見て受信側がデータの受信が可能であることを
示す。この受信可信号がONのときにのみ、送信側はデ
ータ送信を行うものとする。
〔作用〕
本発明によれば、受信側装置が受信動作状態になくとも
、ブレーク信号の検出によって受信動作が起動されるた
め、受信側装置は他の処理を行っていることができ、ま
た送信可および受信可の専用の制御信号線を用いること
により、同期や一時停止の高速制御が可能となる。
また、これにより全二重通信が可能となる。
〔実施例〕
第1図は9本発明力式の1実施例の構成図である。
図において、1および2はそれぞれ通信相手のステーシ
ョンの通信制御装置、3および9は受信制御部、4およ
び10は送信制御部、5および11はブレーク検出回路
、6および12はブレーク発行回路、7,8,13.1
4はそれぞれインクフェース回路、15,16,17.
18はそれぞれ通信制御装置1側からみた受信データR
D線。
送信データSD線、受信可信号RR線、送信可信号SR
線であり、そして19および20はそれぞれのステーシ
ョンの共通バスを示す。
通信制御装置1.2は、同じ構成となっている。
以下では1通信制御装置1が受信側(a側)1通信制御
装置2が送信側(b側)として説明する。
通信制御装置2の送信制御部10は、送信要求時に、ブ
レーク発行回路12からブレーク信号を受信データRD
線15に送出させる。
ブレーク信゛号は、第7図に示すように16ビツト以上
のOFF期間で表され、第6図に示す12ビツト以下で
構成される通常の調歩式データとは明確に区別できるよ
うになっている。
このブレーク信号は通信制御装置1のブレーク検出回路
5によって検出され9割り込みによって。
受信制御部3が起動される。
受信制御部3が受信動作に入ると、インクフェース回路
8から送信可信号SR線18へ送信可信号SR(以後S
Rと言う)を送出させる。
SRは2通信制御装置2のインタフェース回路13に受
信可信号RR(以後RRという)として受信され、送信
制御部10にデータ送信開始可が指示される。また一時
停止は、受信側から送出するSRを一時OFFにするこ
とにより、送信側の送信制御部に通知される。
次に、転送要求、同期、一時停止の各制御タイミングに
ついて1図面を用いて説明する。
■′転送要求タイミング 第8図は、転送要求の制御タイミングを示している。
b側から送出されたブレーク信号は、a側によ゛ って
ハードウェア上で検出され、直ちに受信動作が起動され
る。受信側(a側)では、ブレーク信号を検出してから
受信動作に入るため、それ以前は全く動かなくてよく、
そのため運用効率が向上する。
■′同期のタイミング 第9図は、同期の制御タイミングを示している。
受信側(a側)が動作を開始したことにより。
SRがONとなり、RRもONとなるので、送信側(b
側)が先に動作して受信側が動作していなくとも、送信
側(b側)はRRがONとなるまで待ち状態となり、同
期が保たれる。
■′一時停止のタイミング 第10図は、一時停止の制御タイミングを示している。
受信側(a側)の処理が追従できなくなった場合、SR
をOFFにすることにより、送信側(b側)の動作が迅
速に一時停止される。この応答は従来方式のX。N+ 
 X0FFコードによる応答に比べてはるかに早く回線
の速度を上昇させることができる。またX。N+ X(
IFFの判別制御が不必要となるため全二重通信が可能
となり回線の効率が向上する。
〔発明の効果〕
以上のように本発明によれば、今まで回線を制御してい
た装置またはそのソフトウェアに全く負担をかけず、無
手順で高速かつ高効率の回線接続が可能となる。
【図面の簡単な説明】
第1図は本発明の1実施例の構成図、第2図は従来方式
の概要構成図、第3図は従来方式の転送要求のタイミン
グ図、第4図は従来方式の同期のタイミング図、第5図
は従来方式の一時停止のタイミング図、第6図は調歩式
データ形式の説明図。 第7図はブレーク信号形式の説明図、第8図は本発明方
式の転送要求のタイミング図、第9図は本発明方式の同
期のタイミング図、第10図は本発明方式の一時停止の
タイミング図である。 第1図において。 1.2は通信制御装置、3,9は受信制御部、4゜10
は送信制御部、5.11はブレーク検出回路。 6.12はブレーク発行回路、RDは受信データ。 SDは送信データ、RRは受信可信号、SRは送信可信
号を表す。 特許出願人  パナファコム株式会社 代理人弁理士 長谷用 文廣(外1名)回      
 宕 争           Q セ      禾 和       木

Claims (1)

  1. 【特許請求の範囲】 2つのステーション間でのデータ送受信を、それぞれの
    ステーション内に設けられている通信制御装置同士を結
    合して行うデータ通信システムにおいて、 上記通信制御装置同士の結合は、一方の通信制御装置か
    らみて、送信データ線と、受信データ線と、送信可信号
    線と、受信可信号線とを用いて行い、動作の際、 送信側通信制御装置は、送信データ線上にブレーク信号
    を送出することによって相手通信制御装置に転送要求を
    行い、 受信側通信制御装置は、受信データ線上にブレーク信号
    を検出したとき、受信動作を起動するとともに、送信可
    信号線上に送信可信号を送出し、送信側通信制御装置は
    、受信可信号線上に受信可信号を検出したとき送信デー
    タ線上にデータを送出する制御を実行し、 受信側通信制御装置は、これに対応して、受信可能な問
    送信可信号を送出し、受信データ線上のデータを受信す
    る制御を実行することを特徴とするデータ通信方式。
JP60007991A 1985-01-19 1985-01-19 デ−タ通信方式 Granted JPS61167248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60007991A JPS61167248A (ja) 1985-01-19 1985-01-19 デ−タ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60007991A JPS61167248A (ja) 1985-01-19 1985-01-19 デ−タ通信方式

Publications (2)

Publication Number Publication Date
JPS61167248A true JPS61167248A (ja) 1986-07-28
JPH0361389B2 JPH0361389B2 (ja) 1991-09-19

Family

ID=11680872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60007991A Granted JPS61167248A (ja) 1985-01-19 1985-01-19 デ−タ通信方式

Country Status (1)

Country Link
JP (1) JPS61167248A (ja)

Also Published As

Publication number Publication date
JPH0361389B2 (ja) 1991-09-19

Similar Documents

Publication Publication Date Title
US5359594A (en) Power-saving full duplex nodal communications systems
JPS61167248A (ja) デ−タ通信方式
CA2048081C (en) Method for controlling microprocessors
JPS60171849A (ja) デ−タ流量制御方式
US20050074057A1 (en) System and method for modulation on demand in a computing device
JP2821162B2 (ja) データ回線終端装置
JPH0358217B2 (ja)
JPH0575622A (ja) 優先度付き緊急通信制御方式
JPH0630506B2 (ja) シリアル通信装置
JPS62281546A (ja) テストデ−タ伝送方式
JPH01296743A (ja) データ通信方式
JP2945200B2 (ja) データ伝送方式
JPS6159577B2 (ja)
JP2752456B2 (ja) チャネル装置
JPS60177748A (ja) 回線制御方式
JPS601953A (ja) ポ−リング方式遠方監視制御装置
JPS6236412B2 (ja)
JPH02186861A (ja) データ通信装置
JPS6260051A (ja) 転送制御方式
JPH11177654A (ja) データ送受信方法
JPH114242A (ja) Isdnのdチャネル競合制御方法及びisdn利用装置
JPS63138743U (ja)
JPS61144144A (ja) メツセ−ジ受信割込み管理装置
JPS5819053A (ja) デ−タ伝送方式
JPH0564497B2 (ja)