JPS6116618A - 複合形スイツチ素子 - Google Patents
複合形スイツチ素子Info
- Publication number
- JPS6116618A JPS6116618A JP13699184A JP13699184A JPS6116618A JP S6116618 A JPS6116618 A JP S6116618A JP 13699184 A JP13699184 A JP 13699184A JP 13699184 A JP13699184 A JP 13699184A JP S6116618 A JPS6116618 A JP S6116618A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- power
- bipolar transistor
- drain
- power mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、２種以上の異なった種類の半導体素子を組合
せて単体使用時とは異なる新しい機能を持たせた半導体
素子に関する。
せて単体使用時とは異なる新しい機能を持たせた半導体
素子に関する。
かかる半導体素子として、第３図に示すようにパワーＭ
ＯＳＦＥＴ （パワーＭＯ３型電界効果トランジスタ
）３のドレインとバイポーラトランジスタ１のコレクタ
を接続し、パワーＭＯＳＦＥＴ ３のソースとバイポー
ラトランジスタ１のベースを接続して構成される複合形
スイッチ素子が知られている。
ＯＳＦＥＴ （パワーＭＯ３型電界効果トランジスタ
）３のドレインとバイポーラトランジスタ１のコレクタ
を接続し、パワーＭＯＳＦＥＴ ３のソースとバイポー
ラトランジスタ１のベースを接続して構成される複合形
スイッチ素子が知られている。
この第３図において、２はバイポーラトランジスタ１の
ベース、エミッタオープン状態での耐圧を確保する目的
で接続される抵抗であり、これは一般には半導体チップ
に内蔵されている。また図中５はバイポーラトランジス
タ１を高速で遮断させたい場合に、その逆バイアスベー
ス電流の経路を確保させるためにＦＥＴ ３のソースと
ゲート間に挿入されるダイオードである。
ベース、エミッタオープン状態での耐圧を確保する目的
で接続される抵抗であり、これは一般には半導体チップ
に内蔵されている。また図中５はバイポーラトランジス
タ１を高速で遮断させたい場合に、その逆バイアスベー
ス電流の経路を確保させるためにＦＥＴ ３のソースと
ゲート間に挿入されるダイオードである。
ところで、このような第３図に示す複合形スイッチ素子
では、パワーＭＯＳＦＥＴ ３は破線で示すように、ド
レイン−ソース間に低速スイッチング特性を有するダイ
オード、すなわち寄生ダイオード４が逆方向に内蔵され
ている。そして、交流電動機などの制御として周波数と
電圧を同時に制御する可変周波数、可変電圧のｖｖｖｐ
＜可変電圧可変周波数）インバータなどにこの複合形
スイッチを使用すると、第４図は示すように負荷の電流
を環流あるいは電源に回生させる目的でフリーホイール
ダイオード６を逆並列接続する。このフリーホイールダ
イオード６に電流が流れている状態では、その順電圧降
下（１〜２Ｖ）が発生し、これを電圧源にして、バイポ
ーラトランジスタ１のベース、エミッタ間抵抗２、パワ
ーＭＯＳＦＥＴ ３の寄生ダイオード４の経路で電流が
流れ、そのあとで次の制御動作を行うために別のスイッ
チ素子７を導通させることになる。
では、パワーＭＯＳＦＥＴ ３は破線で示すように、ド
レイン−ソース間に低速スイッチング特性を有するダイ
オード、すなわち寄生ダイオード４が逆方向に内蔵され
ている。そして、交流電動機などの制御として周波数と
電圧を同時に制御する可変周波数、可変電圧のｖｖｖｐ
＜可変電圧可変周波数）インバータなどにこの複合形
スイッチを使用すると、第４図は示すように負荷の電流
を環流あるいは電源に回生させる目的でフリーホイール
ダイオード６を逆並列接続する。このフリーホイールダ
イオード６に電流が流れている状態では、その順電圧降
下（１〜２Ｖ）が発生し、これを電圧源にして、バイポ
ーラトランジスタ１のベース、エミッタ間抵抗２、パワ
ーＭＯＳＦＥＴ ３の寄生ダイオード４の経路で電流が
流れ、そのあとで次の制御動作を行うために別のスイッ
チ素子７を導通させることになる。
この時、フリーホイールダイオード６とパワーＭＯＳＦ
ＥＴ ３の寄生ダイオード４は逆方向の阻止能力を回復
するが、フリーホイールダイオード６には通常、高速ス
イッチング素子を適用するのでこのフリーホイールダイ
オード６の方が早く阻止能力を回復し、パワーＭＯＳＦ
ＥＴ ３の寄生ダイオード４１ｔ・逆方向の阻止能力が
完全に回復しないうちに高い電圧が印加される。その結
果、このような責務に、パワーＭＯＳＦＥＴ ３の寄生
ダイオード４は耐えられずに破壊するおそれがある。
ＥＴ ３の寄生ダイオード４は逆方向の阻止能力を回復
するが、フリーホイールダイオード６には通常、高速ス
イッチング素子を適用するのでこのフリーホイールダイ
オード６の方が早く阻止能力を回復し、パワーＭＯＳＦ
ＥＴ ３の寄生ダイオード４１ｔ・逆方向の阻止能力が
完全に回復しないうちに高い電圧が印加される。その結
果、このような責務に、パワーＭＯＳＦＥＴ ３の寄生
ダイオード４は耐えられずに破壊するおそれがある。
本発明の目的は前記従来例の不都合を解消し、バイポー
ラトランジスタの前段にパワーＭＯＳＦＥＴをダーリン
トン接続した複合形スイッチ素子において、パワーＭＯ
５ＰＥＴの寄生ダイオードの破壊を防止し、これによっ
てＶＶＶＦインバータなどの用途にも適用可能なものと
なる複合形スイッチ素子を提供することにある。
ラトランジスタの前段にパワーＭＯＳＦＥＴをダーリン
トン接続した複合形スイッチ素子において、パワーＭＯ
５ＰＥＴの寄生ダイオードの破壊を防止し、これによっ
てＶＶＶＦインバータなどの用途にも適用可能なものと
なる複合形スイッチ素子を提供することにある。
この目的は本発明によれば、パワーＭＯ３Ｆｆ！Ｔのド
レインとバイポーラトランジスタのコレクタ間、あるい
はパワーＭＯＳＦＥＴのソースとバイポーラトランジス
タのベース間に、パワーＭＯＳＦＥＴのドレイン電流に
対して順方向にダイオードを挿入することにより達成さ
れる。
レインとバイポーラトランジスタのコレクタ間、あるい
はパワーＭＯＳＦＥＴのソースとバイポーラトランジス
タのベース間に、パワーＭＯＳＦＥＴのドレイン電流に
対して順方向にダイオードを挿入することにより達成さ
れる。
以下、図面について本発明の実施例を詳細に説明する。
第１図は、本発明の複合形スイッチ素子の第１実施例を
示す回路図で、前記第３図と同一構成要素には同一参照
番号を付したものである。
示す回路図で、前記第３図と同一構成要素には同一参照
番号を付したものである。
ｔｆ、Ｋｂち、図中工は主制御弁としてのバイポーラト
ランジスタで、このトランジスタ１のコレクタにドレイ
ンを、ベースにソースを、それぞれ接続するようにして
パワーＭＯＳＦＥＴ ３を前段にダーリントン接続して
いる。
ランジスタで、このトランジスタ１のコレクタにドレイ
ンを、ベースにソースを、それぞれ接続するようにして
パワーＭＯＳＦＥＴ ３を前段にダーリントン接続して
いる。
本実施例ではこのような複合形スイッチ素子で。
パワーＭＯＳＦＥＴ ３のドレインとバイポーラトラン
ジスタ１のコレクタ間に、パワーＭＯ５Ｆ［！Ｔ ３の
ドレイン電流に対して順方向にダイオード８を挿入する
ようにした。
ジスタ１のコレクタ間に、パワーＭＯ５Ｆ［！Ｔ ３の
ドレイン電流に対して順方向にダイオード８を挿入する
ようにした。
このようにすれば、該ダイオード８の存在により、バイ
ポーラトランジスタ１に順バイアスベース電流を供給す
る機能は何ら支障なく発揮でき、しかもパワーＭＯＳＦ
ＥＴ ３の寄生ダイオード４には順方向に電流を流さな
いようになり、該寄生ダイオード４にその逆方向の阻止
能力が完全に回復しないうちに高電圧を印加してこれを
破壊することを防止できる。
ポーラトランジスタ１に順バイアスベース電流を供給す
る機能は何ら支障なく発揮でき、しかもパワーＭＯＳＦ
ＥＴ ３の寄生ダイオード４には順方向に電流を流さな
いようになり、該寄生ダイオード４にその逆方向の阻止
能力が完全に回復しないうちに高電圧を印加してこれを
破壊することを防止できる。
また第２実施例として、第２図に示すように前記ダイオ
ード８はパワーＭＯＳＦＥＴ ３のソースとバイポーラ
トランジスタ１のベース間に挿入するようにしても前記
第１実施例と同一の作用効果が得られる。
ード８はパワーＭＯＳＦＥＴ ３のソースとバイポーラ
トランジスタ１のベース間に挿入するようにしても前記
第１実施例と同一の作用効果が得られる。
以上述べたように本発明の複合形スイッチ素子は、バイ
ポーラトランジスタの前段にパワーＭＯＳＦＥＴをダー
リントン接続してなるものにおいて、該パワーＭＯＳＦ
ＥＴの寄生ダイオードに流れる電流を阻止する方向でダ
イオードを挿入したので、これにより寄生ダイオードに
逆方向の阻止能力が完全に回復しないうちに高い電圧が
印加されて破壊されることを防止でき、特にνｖｖｐイ
ンバータなどに適切なものが得られる。また、本発明の
複合形スイッチは、従来の素子が有していた電圧信号で
大電流を処理できるという長所も発揮できるものである
。
ポーラトランジスタの前段にパワーＭＯＳＦＥＴをダー
リントン接続してなるものにおいて、該パワーＭＯＳＦ
ＥＴの寄生ダイオードに流れる電流を阻止する方向でダ
イオードを挿入したので、これにより寄生ダイオードに
逆方向の阻止能力が完全に回復しないうちに高い電圧が
印加されて破壊されることを防止でき、特にνｖｖｐイ
ンバータなどに適切なものが得られる。また、本発明の
複合形スイッチは、従来の素子が有していた電圧信号で
大電流を処理できるという長所も発揮できるものである
。
第１図は本発明の複合形スイッチ素子の第１実施例を示
す回路図、第２図は同上第２実施例を示す回路図、第３
図は従来の複合形スイッチ素子の回路図、第４図は該複
合形スイッチ素子をインバータ回路に用いる場合の動作
説明図である。 １・・・バイポーラトランジスタ ２・・・抵抗 ３・・・パワーＭＯＳＦＥＴ
４・・・寄生ダイオード ５・・・ダイオード６・・・
フリーホイールダイオード ７・・・別のスイッチ素子 ８・・・ダイオード 出願人 富士電機製造株式会社 第３図 第１図 第４図
す回路図、第２図は同上第２実施例を示す回路図、第３
図は従来の複合形スイッチ素子の回路図、第４図は該複
合形スイッチ素子をインバータ回路に用いる場合の動作
説明図である。 １・・・バイポーラトランジスタ ２・・・抵抗 ３・・・パワーＭＯＳＦＥＴ
４・・・寄生ダイオード ５・・・ダイオード６・・・
フリーホイールダイオード ７・・・別のスイッチ素子 ８・・・ダイオード 出願人 富士電機製造株式会社 第３図 第１図 第４図
Claims (1)
- バイポーラトランジスタの前段としてパワーＭＯＳ Ｆ
ＥＴをダーリントン接続して構成される複合形スイッチ
素子において、パワーＭＯＳ ＦＥＴのドレインとバイ
ポーラトランジスタのコレクタ間、あるいはパワーＭＯ
Ｓ ＦＥＴのソースとバイポーラトランジスタのベース
間に、パワーＭＯＳ ＦＥＴのドレイン電流に対して順
方向にダイオードを挿入したことを特徴とする複合形ス
イッチ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13699184A JPS6116618A (ja) | 1984-07-02 | 1984-07-02 | 複合形スイツチ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13699184A JPS6116618A (ja) | 1984-07-02 | 1984-07-02 | 複合形スイツチ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116618A true JPS6116618A (ja) | 1986-01-24 |
Family
ID=15188225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13699184A Pending JPS6116618A (ja) | 1984-07-02 | 1984-07-02 | 複合形スイツチ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345046A (ja) * | 1986-08-12 | 1988-02-26 | 日立化成工業株式会社 | 金属芯入り絶縁基板の製造法 |
-
1984
- 1984-07-02 JP JP13699184A patent/JPS6116618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345046A (ja) * | 1986-08-12 | 1988-02-26 | 日立化成工業株式会社 | 金属芯入り絶縁基板の製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181148B1 (en) | Semiconductor device | |
| JPH02266712A (ja) | 半導体装置 | |
| US4777386A (en) | Driver circuit for a bipolar Darlington power transistor | |
| JPH06252722A (ja) | 半導体デバイス | |
| JPS61288617A (ja) | 半導体装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH0411127B2 (ja) | ||
| US4013904A (en) | Darlington transistor switching circuit for reactive load | |
| JPS6116618A (ja) | 複合形スイツチ素子 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| EP0463325A2 (en) | Device and method for driving semiconductor device having bipolar transistor, insulated gate FET and thyristor combined together | |
| JP3099571B2 (ja) | パワ−用半導体装置 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
| JPS58210676A (ja) | 半導体装置 | |
| JPS6395730A (ja) | 過電流保護機能をもつｉｇｂｔの駆動回路 | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| KR100270952B1 (ko) | 절연게이트 바이폴라 트랜지스터로 구성된 전력용 스위칭소자 | |
| JPS58220470A (ja) | 半導体装置 | |
| JP2744015B2 (ja) | 半導体スイツチング装置 | |
| JPS61296819A (ja) | 複合形スイツチ素子回路 | |
| JPS58110072A (ja) | 半導体装置 | |
| JPS6349099Y2 (ja) | ||
| JPH0411128B2 (ja) |