JPS61156731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61156731A
JPS61156731A JP60287652A JP28765285A JPS61156731A JP S61156731 A JPS61156731 A JP S61156731A JP 60287652 A JP60287652 A JP 60287652A JP 28765285 A JP28765285 A JP 28765285A JP S61156731 A JPS61156731 A JP S61156731A
Authority
JP
Japan
Prior art keywords
silicon
titanium
titanium nitride
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60287652A
Other languages
English (en)
Inventor
ピーター　デニス　スコベル
ポール　ジヨン　ロツサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STC PLC
Original Assignee
STC PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STC PLC filed Critical STC PLC
Publication of JPS61156731A publication Critical patent/JPS61156731A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体の処理方法に関し、特にシリコン系半装
体装置に電気的接触部を形成する方法に関する。
従来の技術及びその問題点 従来の半導体装置に接触部を形成する方法では、処理さ
れたシリコン基板上に設けられた誘電体層に窓部を開け
、次いで誘電体層上に、また窓内にもアルミニウム等の
金属をＩ「積させ、次いで金屈内に装置配線用のトラッ
クを形成している。窓内の金属とモの王のシリコンとの
接触は４００〜４５０℃で典型的には１５分間焼きなま
しをしオーミック接触を形成することで得られる。この
焼きなましの際、基板のシリコンがこれと接触しかつそ
の上側を覆っている金属内に移動する可能性があり、ま
たアルミニウムも基板に残された空孔を埋めるべく移動
する。その結果著しい接合部漏洩が生じる。そこでアル
ミニウムには焼きなまし温度で飽和を生じ、もつでｌｌ
Ｉ］互拡散金拡散させる作用をなすシリコンが添加され
ている。この目的のためアルミニウム中には通常１〜２
％の濃度のシリコンが添加される。しかし、この結果エ
ツチングが困難になり、またアルミニウム金属上に凸部
が形成され、そのため多層金属被覆過程で破局的な破壊
が生じる可能性が生じる。アルミニウムをシリコンで飽
和させることなく接合部漏洩を回避づ゛るには基板と金
属層との間に拡散障壁を形成することが必要になる。
公知の拡散障壁は°窒化チタンである。自己配列した窒
化チタン接触部をアルミニウム金属被覆層と金属珪化物
相ｎ接続部、特に二１［化ブタン相ａ接続部との間に形
成する方法は出願人等による英国特許出願第８４２３２
６５号に記載されている。この方法では、珪化チタン相
互接続部が設けられたウェハの全面に例えば二酸化■１
素等、誘電体の厚い層を設置）、酸化物に開口部をエツ
チングして珪化物層を露出し、ウェハを窒素中で焼きな
ましし、その焼ぎなましの際に窒素と露出された珪化物
との反応によりそこに窒化チタン領域を形成さゼ、ざら
にウェハ上にアルミニウムを堆積させ、それを必要に応
じてパターン化する。通常窒化チタンとシリコンとの接
触部は処理済のシリコンウェハ上に酸化物層を設け、接
触部を形成せんとする領域にて酸化物層中に窓をエツチ
ングして形成し、酸化物層上に窒化チタンをスパッタし
て形成し、接触領域をフＡトリソゲラフ法により画成し
、窒化チタンを窓を覆うパッドが残るようにエツチング
づることにより形成される。しかし窒化チタンはエツチ
ングが困難であり、ミスアラインメントがあると電気移
動による信頼性に対する危険が生じ得る。
問題点を解決するための手段 そこで本発明はシリコン層又はシリコン基板上に電気絶
縁層を設ける段階と、シリコンの一部領域を絶縁層中の
孔を介して露出する段階と、チタンを絶縁層及びシリコ
ンが露出された領域上に堆積する段階と、該シリコンが
露出された領域上に局部的に二珪化チタンを形成する段
階と、絶縁層から未反応のチタンを除去する段階と、二
珪化チタンの少なくとも一部分を窒化チタンに変換する
段階と、絶縁層及び窒化チタンを覆って金属被覆層を設
け、金属被覆層を窒化チタンを介してシリコンと電気的
に接触させる段階とを含む半導体装置の製造方法を捉供
する。
実施例 以下図面を参照しながら本発明を実施例について説明す
る。
本発明による、シリコン（多結晶シリコン又は単結晶）
上に窒化物パッドを自動的に整列させる方法を以下説明
する。シリコン基板又はウェハ２（又は珪化物Ｆｉ）上
に例えば二酸化珪素層１の如ぎ誘電体層が設けられ、窓
３が酸化物層１にエツチングにより形成され、従来の処
理の如く接触域が露出される（第１図）。約１０００オ
ングストローム（１００ｎ園）の薄いブタン層４がウェ
ハ全体に堆積される（第２図）。ウェハ上で焼結焼ぎな
ましを８５０℃で２０秒間、あるいは６５０℃で３０分
間行なうことにより珪化チタン５が、チタンがシリコン
と直接に接触しており、窓３によって露出されている接
触部に形成される（第３図）。その他の部分には珪化チ
タンは形成されない。
接触部に不注意に残された酸化物の薄い層は還元される
。残った未反応チタンは焼結中に生じたチタン窒化物と
共に水酸化アンモニウム及び過酸化水素等により選択的
にエツチングされ、洗い流される（第４図）。ウェハは
次いで窒素中で加熱（焼きなまし）され、珪化チタン５
は全で窒化チタン６に変換され（第５図）、かくて接触
域に自己整列した窒化チタン障壁が残される。この焼き
なましはウェハを１１００℃で数秒間加熱することで行
なわれる。次いで金属被覆層７（第６図）が設けられ、
従来通りにエツチングされる。この際金属被覆層７は窒
化物６を介してシリコン２と電気的に接触する。金属被
覆層は純アルミニウムでもまた従来用いられているアル
ミニウムとシリコンの合金でもよい。窒化チタン障壁層
は接合部がスパイク状になるのを防止し、アルミニウム
相互接続部に１〜２％のシリコンを添加することを不要
にする。
シリコンのアルミニウム金属被覆層７へのその下側のシ
リコン領域２からの拡散を防止するため、窒化チタン拡
散障壁Ｈ６がシリコンを覆う酸化物層１中の窓３に自己
整列した状態で設けられる。
この処理には酸化物１及び窓３を覆ってチタン４を堆積
する段階と、それを焼きなまして窓内に珪化チタン５を
形成する段階と、未反応チタンを除去する段階と、窒素
中でこれを焼きなまし、二珪化チタン５を窒化チタン６
に変換する段階とが含まれる。その後、純アルミニウム
の金属被覆層７が施され、さらに適当なパターンが画成
される。
発明の効果 本発明による方法はシリコンをアルミニウムに、間に窒
化チタン拡散障壁を含んだ状態で自己整列するように接
触させることを可能とする。その結果、窒化チタンをエ
ツチングする必要なく接合部漏洩を回避することが可能
となる。またアルミニウムは従来必要であったシリコン
を含む必要がなくなる。
【図面の簡単な説明】
第１〜第６図はシリコンとアルミニウムの相互接続部を
、その間に拡散障壁が介在された状態で形成する一連の
段階を示す断面図である。 １・・・二酸化珪素層、２・・・シリコン基板又隷ウェ
ハ、３・・・窓、４・・・チタン層、５・・・珪化チタ
ン、６・・・窒化チタン、７・・・金属被１１層。

Claims (1)

  1. 【特許請求の範囲】 （１）シリコン層又はシリコン基板上に電気絶縁層を設
    ける段階と、シリコンの一部領域を絶縁層中の孔を介し
    て露出する段階と、チタンを絶縁層及びシリコンが露出
    された領域上に堆積する段階と、該シリコンが露出され
    た領域上に局部的に二珪化チタンを形成する段階と、絶
    縁層から未反応のチタンを除去する段階と、二珪化チタ
    ンの少なくとも一部分を窒化チタンに変換する段階と、
    絶縁層及び窒化チタンを覆つて金属被覆層を設け、金属
    被覆層を窒化チタンを介してシリコンと電気的に接触さ
    せる段階とを含む半導体装置の製造方法。 （２）シリコンは多結晶又は単結晶シリコンである特許
    請求の範囲１項記載の方法。 （３）絶縁層は二酸化珪素である特許請求の範囲第１項
    記載の方法。 （４）二珪化チタンは、８５０℃で２０秒間加熱するこ
    とを含む急速な焼きなまし過程により形成される特許請
    求の範囲第１項記載の方法。（５）未反応チタンは選択
    的エッチングにより除去される特許請求の範囲第１項記
    載の方法。（６）二珪化チタンは窒素中での焼きなまし
    により窒化チタンに変換される特許請求の範囲第１項記
    載の方法。 （７）金属被覆層は純アルミニウムである特許請求の範
    囲第１項記載の方法。
JP60287652A 1984-12-22 1985-12-20 半導体装置の製造方法 Pending JPS61156731A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8432572 1984-12-22
GB08432572A GB2168841B (en) 1984-12-22 1984-12-22 Semiconductor processing

Publications (1)

Publication Number Publication Date
JPS61156731A true JPS61156731A (ja) 1986-07-16

Family

ID=10571693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60287652A Pending JPS61156731A (ja) 1984-12-22 1985-12-20 半導体装置の製造方法

Country Status (5)

Country Link
EP (1) EP0186296B1 (ja)
JP (1) JPS61156731A (ja)
AT (1) ATE59498T1 (ja)
DE (1) DE3581180D1 (ja)
GB (1) GB2168841B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298723A (ja) * 1985-10-25 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体デバイスの電極製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH0590204A (ja) * 1991-03-20 1993-04-09 Philips Gloeilampenfab:Nv 半導体デバイスの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658019B2 (ja) * 1986-07-03 1997-09-30 ソニー株式会社 半導体装置の製造方法
IT1201840B (it) * 1986-08-28 1989-02-02 Sgs Microelettronica Spa Procedimento per realizzare contatti ohmici metallo-semiconduttore
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
GB8913540D0 (en) * 1989-06-13 1989-08-02 Inmos Ltd Fabricating electrical contacts in semiconductor devices
JP3191407B2 (ja) * 1991-08-29 2001-07-23 ソニー株式会社 配線形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0085777A3 (en) * 1982-02-01 1985-01-23 Texas Instruments Incorporated Fabrication of devices including selective formation of titanium disilicide by direct reaction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298723A (ja) * 1985-10-25 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体デバイスの電極製造方法
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH0590204A (ja) * 1991-03-20 1993-04-09 Philips Gloeilampenfab:Nv 半導体デバイスの製造方法

Also Published As

Publication number Publication date
ATE59498T1 (de) 1991-01-15
EP0186296B1 (en) 1990-12-27
GB8432572D0 (en) 1985-02-06
GB2168841A (en) 1986-06-25
EP0186296A3 (en) 1988-06-22
GB2168841B (en) 1988-07-20
DE3581180D1 (de) 1991-02-07
EP0186296A2 (en) 1986-07-02

Similar Documents

Publication Publication Date Title
US5661081A (en) Method of bonding an aluminum wire to an intergrated circuit bond pad
JPH0391930A (ja) 半導体装置の製造方法
JPH0418702B2 (ja)
JPH04233230A (ja) 半導体基板上の隔置されたシリコン領域の相互接続方法
JPS6144470A (ja) 集積回路チップにおける金属充填方法
JPS61156731A (ja) 半導体装置の製造方法
US5366928A (en) Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body
EP0324198B1 (en) Manufacturing method for electrical connections in integrated circuits
JP3028519B2 (ja) 半導体集積回路の製造方法
JPH08204188A (ja) 半導体装置およびその製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPS62154646A (ja) 半導体装置の製造方法
JP3087692B2 (ja) 半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
JPH01200651A (ja) 半導体装置の製造方法
JP3039359B2 (ja) 半導体装置の製造方法
KR0172770B1 (ko) 실리사이드를 포함하는 장벽금속층 형성방법
JPS62190849A (ja) 半導体装置の製造方法
JPH0216019B2 (ja)
JPH04133329A (ja) 半導体装置の製造方法
JPH09199591A (ja) 半導体装置の製造方法