JPS6115617Y2 - - Google Patents
Info
- Publication number
- JPS6115617Y2 JPS6115617Y2 JP6256480U JP6256480U JPS6115617Y2 JP S6115617 Y2 JPS6115617 Y2 JP S6115617Y2 JP 6256480 U JP6256480 U JP 6256480U JP 6256480 U JP6256480 U JP 6256480U JP S6115617 Y2 JPS6115617 Y2 JP S6115617Y2
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- oscillation
- inductor
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【考案の詳細な説明】
本考案はマイクロストリツプ線路を用いた発振
回路に関するものである。
回路に関するものである。
第１図にマイクロストリツプ線路と電界効果ト
ランジスタ（以下FETという）を用いた発振回
路の従来例を示す。同図において、１は発振信号
の出力端子、２は負荷との整合用インダクタ、３
はFET、４，５，６はそれぞれマイクロストリ
ツプ線路、７はインダクタ、８，９は抵抗、１
０，１１はインダクタ、１２はバイパスコンデン
サ、１３は電源端子、１４は容量結合のためのギ
ヤツプである。次にこの回路動作について説明す
る。
ランジスタ（以下FETという）を用いた発振回
路の従来例を示す。同図において、１は発振信号
の出力端子、２は負荷との整合用インダクタ、３
はFET、４，５，６はそれぞれマイクロストリ
ツプ線路、７はインダクタ、８，９は抵抗、１
０，１１はインダクタ、１２はバイパスコンデン
サ、１３は電源端子、１４は容量結合のためのギ
ヤツプである。次にこの回路動作について説明す
る。
FET３のドレインにはインダクタ１１および
抵抗９を介して電源端子１３から電圧が印加さ
れ、ソースには抵抗８が接続され、この抵抗８に
よりFET３には自己バイアスが与えられ、ゲー
トにはインダクタ７が接続され、インダクタ７に
よつてゲートは直流的に接地され、以上の構成に
よつて直流の動作バイアスが設定される。
抵抗９を介して電源端子１３から電圧が印加さ
れ、ソースには抵抗８が接続され、この抵抗８に
よりFET３には自己バイアスが与えられ、ゲー
トにはインダクタ７が接続され、インダクタ７に
よつてゲートは直流的に接地され、以上の構成に
よつて直流の動作バイアスが設定される。
また、FET３のソースにはマイクロストリツ
プ線路４が接続され、そのリアクタンスによつて
発振回路の負性抵抗が設定される。またゲートに
はマイクロストリツプ５と、このマイクロストリ
ツプ線路５にギヤツプ１４あるいはコンデンサに
より接続された発振周波数の1/2波長相当の開放
端マイクロストリツプ線路共振器６が接続され、
それらのリアクタンスを利用し、FET３の内部
帰還インピーダンスとにより発振動作が行なわれ
る。発振信号は負荷との整合をとるために接続さ
れたインダクタ２を介して出力端子１より出力さ
れる。
プ線路４が接続され、そのリアクタンスによつて
発振回路の負性抵抗が設定される。またゲートに
はマイクロストリツプ５と、このマイクロストリ
ツプ線路５にギヤツプ１４あるいはコンデンサに
より接続された発振周波数の1/2波長相当の開放
端マイクロストリツプ線路共振器６が接続され、
それらのリアクタンスを利用し、FET３の内部
帰還インピーダンスとにより発振動作が行なわれ
る。発振信号は負荷との整合をとるために接続さ
れたインダクタ２を介して出力端子１より出力さ
れる。
1/2波長相当のマイクロストリツプ線路共振器
６のＱ値が十分に高い場合は、この共振器６のリ
アクタンスが発振周波数を支配することになる
が、Ｑ値が低い場合、特に、ゲートにより低い周
波数で共振する共振系が接続されている場合は、
FETの利得が、低い周波数においては高いこと
から、この低い周波数で発振が起り易くマイクロ
ストリツプ線路共振器６のリアクタンスで決る発
振は起らなくなつてしまう。
６のＱ値が十分に高い場合は、この共振器６のリ
アクタンスが発振周波数を支配することになる
が、Ｑ値が低い場合、特に、ゲートにより低い周
波数で共振する共振系が接続されている場合は、
FETの利得が、低い周波数においては高いこと
から、この低い周波数で発振が起り易くマイクロ
ストリツプ線路共振器６のリアクタンスで決る発
振は起らなくなつてしまう。
マイクロストリツプ線路６のＱ値が低い場合の
発振周波数はほぼ、第２図に示す高周波等価回路
のリアクタンスで発振周波数が決定される。第２
図において、１５はFETのゲート端子部分でコ
ンデンサ１６および抵抗１７はFETのゲートイ
ンピーダンスの等価インピーダンスを表わす。通
常コンデンサ１６とインダクタ７の並列共振周波
数は、マイクロストリツプ線路共振器６の共振周
波数よりも低くなる。
発振周波数はほぼ、第２図に示す高周波等価回路
のリアクタンスで発振周波数が決定される。第２
図において、１５はFETのゲート端子部分でコ
ンデンサ１６および抵抗１７はFETのゲートイ
ンピーダンスの等価インピーダンスを表わす。通
常コンデンサ１６とインダクタ７の並列共振周波
数は、マイクロストリツプ線路共振器６の共振周
波数よりも低くなる。
このように、従来例では1/2波長相当のマイク
ロストリツプ線路６のＱ値が低い場合には、より
低い周波数での発振が起るという欠点がある。
ロストリツプ線路６のＱ値が低い場合には、より
低い周波数での発振が起るという欠点がある。
本考案の目的は、上記した従来技術の欠点をな
くし、マイクロストリツプ線路共振器のリアクタ
ンスで発振周波数が決定できるFETを用いたマ
イクロストリツプ線路発振回路を提供するもので
ある。
くし、マイクロストリツプ線路共振器のリアクタ
ンスで発振周波数が決定できるFETを用いたマ
イクロストリツプ線路発振回路を提供するもので
ある。
上記目的を達成するため、本考案は、マイクロ
ストリツプ線路共振器を接続するFETのゲート
に接続するリアクタンス素子のＱ値を低下させる
方法をとり、そのためにゲートに接続された共振
系のに対し直列に抵抗を接続する。
ストリツプ線路共振器を接続するFETのゲート
に接続するリアクタンス素子のＱ値を低下させる
方法をとり、そのためにゲートに接続された共振
系のに対し直列に抵抗を接続する。
第３図に本考案の一実施例を示す。同図におい
て、第１図と同様の作用をする部品には同一番号
を付し、その説明は省略する。
て、第１図と同様の作用をする部品には同一番号
を付し、その説明は省略する。
第３図において、より低い周波数での発振の要
因となるゲートを直流的に接地し、高周波的に高
インピーダンスをもつインダクタ７に、直列に抵
抗１８を挿入して、このインダクタ７のＱ値の低
下を図る。すなわち、インダクタ７に直列に抵抗
１８が接続され、この抵抗１８の抵抗値が適当に
設定されると、FET３のゲートに接続された共
振系のＱ値が小さくなり、低い周波数の発振が生
じなくなる。その結果発振回路はマイクロストリ
ツプ線路共振器６のリアクタンスで決まる発振周
波数でのみ発振する。
因となるゲートを直流的に接地し、高周波的に高
インピーダンスをもつインダクタ７に、直列に抵
抗１８を挿入して、このインダクタ７のＱ値の低
下を図る。すなわち、インダクタ７に直列に抵抗
１８が接続され、この抵抗１８の抵抗値が適当に
設定されると、FET３のゲートに接続された共
振系のＱ値が小さくなり、低い周波数の発振が生
じなくなる。その結果発振回路はマイクロストリ
ツプ線路共振器６のリアクタンスで決まる発振周
波数でのみ発振する。
以上説明したように本考案によれば、ゲートに
接続したインダクタに抵抗を付加するだけで1/2
波長相当のマイクロストリツプ線路共振器の共振
特性には影響を与えずに、かつ、このマイクロス
トリツプ共振器によつて決まる所望の周波数での
発振が可能となり、低い周波数での発振は生じな
い。
接続したインダクタに抵抗を付加するだけで1/2
波長相当のマイクロストリツプ線路共振器の共振
特性には影響を与えずに、かつ、このマイクロス
トリツプ共振器によつて決まる所望の周波数での
発振が可能となり、低い周波数での発振は生じな
い。
第１図はFETを用いた従来のマイクロストリ
ツプ線路共振器の回路図、第２図はFETのゲー
ト及びゲートに接続された回路の低い周波数にお
ける等価回路、第３図は本考案による発振回路の
一実施例を示す回路図である。 １：出力端子、３：FET、４：マイクロスト
リツプ線路、５：マイクロストリツプ線路、６：
1/2波長相当マイクロストリツプ線路、７：イン
ダクタ、１６：ゲート容量、１７：ゲート抵抗、
１８：抵抗。
ツプ線路共振器の回路図、第２図はFETのゲー
ト及びゲートに接続された回路の低い周波数にお
ける等価回路、第３図は本考案による発振回路の
一実施例を示す回路図である。 １：出力端子、３：FET、４：マイクロスト
リツプ線路、５：マイクロストリツプ線路、６：
1/2波長相当マイクロストリツプ線路、７：イン
ダクタ、１６：ゲート容量、１７：ゲート抵抗、
１８：抵抗。
Claims (1)
- 電界効果トランジスタのソースに開放端マイク
ロストリツプ線路が接続され、ゲートに発振周波
数の1/2波長相当の開放端マイクロストリツプ線
路が容量を介することによつて接続されるととも
に一端が接地されたインダクタが接続され、かつ
ドレインから発振信号が取り出されるように構成
された発振回路において、上記インダクタに直列
に抵抗が接続されていることを特徴とする発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6256480U JPS6115617Y2 (ja) | 1980-05-09 | 1980-05-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6256480U JPS6115617Y2 (ja) | 1980-05-09 | 1980-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165411U JPS56165411U (ja) | 1981-12-08 |
| JPS6115617Y2 true JPS6115617Y2 (ja) | 1986-05-15 |
Family
ID=29656869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6256480U Expired JPS6115617Y2 (ja) | 1980-05-09 | 1980-05-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115617Y2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124304A (ja) * | 1982-01-20 | 1983-07-23 | Toshiba Corp | マイクロ波発振器 |
| JPS59171302A (ja) * | 1983-03-18 | 1984-09-27 | Matsushita Electric Ind Co Ltd | 発振器 |
| JPS60244104A (ja) * | 1984-05-18 | 1985-12-04 | Fujitsu Ltd | トランジスタ発振回路 |
| JPH0628819Y2 (ja) * | 1990-03-15 | 1994-08-03 | 株式会社東芝 | マイクロストリップ線路により構成したマイクロ波発振器 |
-
1980
- 1980-05-09 JP JP6256480U patent/JPS6115617Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56165411U (ja) | 1981-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892452B2 (ja) | 増幅回路 | |
| JPS6248925B2 (ja) | ||
| JPH0618290B2 (ja) | マイクロ波発振器 | |
| JPS6115617Y2 (ja) | ||
| US5315265A (en) | Low intermodulation distortion FET amplifier using parasitic resonant matching | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| JP2828463B2 (ja) | 電圧制御発振器 | |
| JP2537791B2 (ja) | マイクロ波発振器 | |
| JPH01233812A (ja) | マイクロ波用多段増幅回路 | |
| JPS5941629Y2 (ja) | 能動インダクタンス回路 | |
| JPS6392106A (ja) | 高周波増幅器 | |
| JPS6315917Y2 (ja) | ||
| JPH02279003A (ja) | トランジスタ式超高周波発振器 | |
| JP3883359B2 (ja) | 発振器 | |
| JPS5899913U (ja) | 高周波増幅器 | |
| JPH0535923B2 (ja) | ||
| JP2633368B2 (ja) | マイクロ波集積回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPS6229210A (ja) | 電圧制御マイクロ波発振器 | |
| JP3830235B2 (ja) | 高周波増幅器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPS5947485B2 (ja) | Ｆｅｔ自励振混合回路 | |
| JPS6017933Y2 (ja) | ベ−ス接地形トランジスタ増幅回路 | |
| JPH0318762B2 (ja) | ||
| JPH0366201A (ja) | 半導体装置 |