JPH0628819Y2 - マイクロストリップ線路により構成したマイクロ波発振器 - Google Patents
マイクロストリップ線路により構成したマイクロ波発振器Info
- Publication number
- JPH0628819Y2 JPH0628819Y2 JP1990026437U JP2643790U JPH0628819Y2 JP H0628819 Y2 JPH0628819 Y2 JP H0628819Y2 JP 1990026437 U JP1990026437 U JP 1990026437U JP 2643790 U JP2643790 U JP 2643790U JP H0628819 Y2 JPH0628819 Y2 JP H0628819Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- fet
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【考案の詳細な説明】 〔考案の技術分野〕 本考案はマイクロ波発振器に係り、特に電界効果トラン
ジスタ(FET)を使用したマイクロ波発振器に関するもの
である。
ジスタ(FET)を使用したマイクロ波発振器に関するもの
である。
電界効果トランジスタ（以下FETと云う）を使用したマ
イクロ波発振器は例えば第１図のような回路構成を有し
ている。
イクロ波発振器は例えば第１図のような回路構成を有し
ている。
即ちFET回路(1)の一方の端子対(41)(42)には共振回路
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続され、この整合回路(3)の端子対(61)(62)から発
振出力を取り出すようになっている。
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続され、この整合回路(3)の端子対(61)(62)から発
振出力を取り出すようになっている。
この共振回路(2)としては、発振周波数の安定度を良く
するために例えば一端に無反射終端抵抗(9)を接続した
伝送線路(8)と、この伝送線路(8)と結合する誘電体共振
器(7)が装荷されている。
するために例えば一端に無反射終端抵抗(9)を接続した
伝送線路(8)と、この伝送線路(8)と結合する誘電体共振
器(7)が装荷されている。
ここで第１図に示すマイクロ波発振器において、FET回
路(1)の特性をＳパラメータ(S11)(S12)(S21)(S22)で表
わし、端子対(41)(42)から共振回路(2)側を見込んだ反
射係数γ１、端子対(51)(52)からFET回路(1)側を見込ん
だ反射係数をΓＤとすると の関係があり、発振するための必要条件は｜ΓＤ｜＞１
である。
路(1)の特性をＳパラメータ(S11)(S12)(S21)(S22)で表
わし、端子対(41)(42)から共振回路(2)側を見込んだ反
射係数γ１、端子対(51)(52)からFET回路(1)側を見込ん
だ反射係数をΓＤとすると の関係があり、発振するための必要条件は｜ΓＤ｜＞１
である。
すなわち、FET回路(1)のＳパラメータが与えられると｜
ΓＤ｜＞１を満足するための｜γ１｜には最小値｜γ１
｜minが存在することになる。
ΓＤ｜＞１を満足するための｜γ１｜には最小値｜γ１
｜minが存在することになる。
また第１図に示した誘電体共振器(7)と伝送線路(8)との
距離(d)に対する｜γ１｜には第２図の曲線(10)に示す
ような関係があり、｜γ１｜minに対応する(dmax)が存
在する。
距離(d)に対する｜γ１｜には第２図の曲線(10)に示す
ような関係があり、｜γ１｜minに対応する(dmax)が存
在する。
一方誘電体共振器(7)を用いた発振器では、周波数の安
定性を良くするために共振器の(Qo)および(Qext)を大き
くする必要があるが、(d)が小さいほど(Qo)(Qext)が小
さくなる。
定性を良くするために共振器の(Qo)および(Qext)を大き
くする必要があるが、(d)が小さいほど(Qo)(Qext)が小
さくなる。
即ち発振器の周波数の安定性の点からは(d)を大きく
（ただしｄ＜dmax)とることが望ましいが、その結果第
２図と第(1)式より｜ΓＤ｜が小さくなるため、発振し
にくく出力も低下する。
（ただしｄ＜dmax)とることが望ましいが、その結果第
２図と第(1)式より｜ΓＤ｜が小さくなるため、発振し
にくく出力も低下する。
従って｜γ１｜minが小さくても発振条件を満足するFET
回路(1)が実現できれば発振の容易さ、周波数の安定性
の両方を満足させることが可能となる。
回路(1)が実現できれば発振の容易さ、周波数の安定性
の両方を満足させることが可能となる。
ところでGaAsFETを用いたマイクロ波発振器を実現するF
ETの接地方式としてはソース接地方式、ゲート接地方
式、ドレイン接地方式と３種類の接地方式が考えられ
る。一方FETの外囲器の形状は第３図に示すように外囲
器本体(11)からゲート(12)、ドレイン(13)および２本の
ソース(141)(142)の各端子が出ており、さらに外囲器本
体(11)の上面(15)は側壁に設けた金属パターン(16)を介
してソース(141)(142)と同電位となっている。すなわち
FETの外囲器は回路を構成するときソース(141)(142)を
接地するのに都合の良い構造になっている。またゲート
(12)とドレイン(13)は同一線上に配置されていて入出力
回路を構成しやすい構造になっている。
ETの接地方式としてはソース接地方式、ゲート接地方
式、ドレイン接地方式と３種類の接地方式が考えられ
る。一方FETの外囲器の形状は第３図に示すように外囲
器本体(11)からゲート(12)、ドレイン(13)および２本の
ソース(141)(142)の各端子が出ており、さらに外囲器本
体(11)の上面(15)は側壁に設けた金属パターン(16)を介
してソース(141)(142)と同電位となっている。すなわち
FETの外囲器は回路を構成するときソース(141)(142)を
接地するのに都合の良い構造になっている。またゲート
(12)とドレイン(13)は同一線上に配置されていて入出力
回路を構成しやすい構造になっている。
このため、ゲート接地やドレイン接地で使用する場合に
は、共振回路と出力側の整合回路を直角に配置しなけれ
ばならず、回路構成が複雑となり、各線路間の相互干渉
によって不要な発振を起しやすいという問題点があっ
た。
は、共振回路と出力側の整合回路を直角に配置しなけれ
ばならず、回路構成が複雑となり、各線路間の相互干渉
によって不要な発振を起しやすいという問題点があっ
た。
次に第４図により従来のソース接地形FET発振器の構成
例を説明する。図中第１図と同一符号は同一部分を示
す。
例を説明する。図中第１図と同一符号は同一部分を示
す。
即ち、FET回路(1)の一方の端子対(41)(42)には共振回路
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続されこの整合回路(3)の端子対(61)(62)から発振
出力を取り出すようになっているのは第１図と同様であ
るが、FET回路(1)は次のように構成されている。即ち、
ソース(22)、ゲート(23)、ドレイン(24)を有するFET(2
1)ゲート(23)にはRFチョーク(28)を介してバイアス端子
(26)からバイアス電圧(VG)が印加され、ドレイン端子(2
4)にはRFチョーク(27)を介してバイアス端子(25)からバ
イアス電圧(VD)が印加され、またゲート(23)とドレイン
(24)間にはインダクタ(32)と直流阻止用キャパシタ(33)
からなる帰還回路(31)が接続され、また端子(41)と共振
回路(2)、整合回路(3)と端子(61)間にはそれぞれ直流阻
止用キャパシタ(29)(30)が設けられている。
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続されこの整合回路(3)の端子対(61)(62)から発振
出力を取り出すようになっているのは第１図と同様であ
るが、FET回路(1)は次のように構成されている。即ち、
ソース(22)、ゲート(23)、ドレイン(24)を有するFET(2
1)ゲート(23)にはRFチョーク(28)を介してバイアス端子
(26)からバイアス電圧(VG)が印加され、ドレイン端子(2
4)にはRFチョーク(27)を介してバイアス端子(25)からバ
イアス電圧(VD)が印加され、またゲート(23)とドレイン
(24)間にはインダクタ(32)と直流阻止用キャパシタ(33)
からなる帰還回路(31)が接続され、また端子(41)と共振
回路(2)、整合回路(3)と端子(61)間にはそれぞれ直流阻
止用キャパシタ(29)(30)が設けられている。
このFET回路は帰還回路(31)の有無によってＳパラメー
タの値が異なり、各々のＳパラメータから第１式により
｜ΓＤ｜＝１になる｜γ１｜minを求めると帰還回路(3
1)を接続した方が｜γ１｜minを小さくできる。
タの値が異なり、各々のＳパラメータから第１式により
｜ΓＤ｜＝１になる｜γ１｜minを求めると帰還回路(3
1)を接続した方が｜γ１｜minを小さくできる。
このことは第２図に示す(d)を大きくしても安定な発振
が得られることを示している。
が得られることを示している。
このように従来のソース接地形FET発振器は帰還回路(3
1)をFET(21)のゲート端子(23)とドレイン端子(24)間に
設けているが、この構造では帰還回路(31)をFET外囲器
の外部に設けなければならないため、回路が複雑とな
り、また正帰還として働く周波数範囲が狭いという問題
点があるし、また第４図のソース接地形発振器ではドレ
イン(24)に正の電圧(VD)、ゲート(23)に負の電圧(VG)を
与える２種類のバイアス電源が必要になるという問題点
もある。
1)をFET(21)のゲート端子(23)とドレイン端子(24)間に
設けているが、この構造では帰還回路(31)をFET外囲器
の外部に設けなければならないため、回路が複雑とな
り、また正帰還として働く周波数範囲が狭いという問題
点があるし、また第４図のソース接地形発振器ではドレ
イン(24)に正の電圧(VD)、ゲート(23)に負の電圧(VG)を
与える２種類のバイアス電源が必要になるという問題点
もある。
本考案は前述の問題点に鑑みなされたものであり、簡単
な構造でありながら発振特性の優れたマイクロ波発振器
を提供することを目的としている。
な構造でありながら発振特性の優れたマイクロ波発振器
を提供することを目的としている。
即ち、本考案のマイクロ波発振器はドレイン、ゲート及
びソースを有するFETのドレインにバイアス回路及び整
合回路または共振回路を接続し、ゲートに共振回路また
はリアクタンス回路を接続し、ソースを伝送線路とゲー
ト自己バイアス抵抗からなる高インピーダンス回路を介
して接地した回路構成からなることを特徴としている。
びソースを有するFETのドレインにバイアス回路及び整
合回路または共振回路を接続し、ゲートに共振回路また
はリアクタンス回路を接続し、ソースを伝送線路とゲー
ト自己バイアス抵抗からなる高インピーダンス回路を介
して接地した回路構成からなることを特徴としている。
次に本考案の実施例の構成図を第５図により説明する。
図中第１図と同一部分は同一符号で示す。
図中第１図と同一部分は同一符号で示す。
即ち、FET回路(1)の一方の端子対(41)(42)には共振回路
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続され、この整合回路(3)の端子対(61)(62)から発
振出力を取り出すようになっているのは従来のものと同
様であるがFET回路(1)は次のように構成されている。
(2)が接続され、他方の端子対(51)(52)には整合回路(3)
が接続され、この整合回路(3)の端子対(61)(62)から発
振出力を取り出すようになっているのは従来のものと同
様であるがFET回路(1)は次のように構成されている。
即ち、ソース(32)、ゲート(33)、ドレイン(34)を有する
FET(31)のドレイン(34)はRFチョーク(36)を介してバイ
アス端子(35)に接続され、またソース(32)と接地間には
インピーダンス(Zs)を有するインピーダンス回路(37)が
設けられている。
FET(31)のドレイン(34)はRFチョーク(36)を介してバイ
アス端子(35)に接続され、またソース(32)と接地間には
インピーダンス(Zs)を有するインピーダンス回路(37)が
設けられている。
このインピーダンス回路(37)は発振周波数においてイン
ピーダンス値(Zs)、直流においては抵抗値(R)を示すも
のとする。すなわち、抵抗値(R)はFET(31)のドレイン電
流(Ids)の設定値が例えば20mAで、そのときのソース(3
2)に対するゲート(33)の電圧(Vgs)をVgs＝-1.5Vとする
と、Ｒ＝｜Vgs／Ids｜＝75Ωとすればよい。一方発振周
波数におけるインピーダンス値(Zs)はFET(31)のマイク
ロ波特性によって決定される。一例として市販のFETを
ソース接地した場合、周波数10GHzにおけるＳパラメー
タを表に示す。
ピーダンス値(Zs)、直流においては抵抗値(R)を示すも
のとする。すなわち、抵抗値(R)はFET(31)のドレイン電
流(Ids)の設定値が例えば20mAで、そのときのソース(3
2)に対するゲート(33)の電圧(Vgs)をVgs＝-1.5Vとする
と、Ｒ＝｜Vgs／Ids｜＝75Ωとすればよい。一方発振周
波数におけるインピーダンス値(Zs)はFET(31)のマイク
ロ波特性によって決定される。一例として市販のFETを
ソース接地した場合、周波数10GHzにおけるＳパラメー
タを表に示す。
この表のＳパラメータを用いて、Zs（＝Rs+jxs)をソー
ス(32)と接地間に接続したときの新たなＳパラメータを
求め、(1)式より｜γ１｜を計算することにより第６図
の曲線(38)(39)で示す結果が得られる。第６図において
実線で示す曲線(38)はRs＝０としたときのXsに対する｜
γ１｜の変化を表わし、破線で示す曲線(39)はXs＝０と
したときのRsに対する｜γ１｜の変化を表わしている。
即ちRs及び｜Ｘｓ｜が大きくなるにつれて｜γ１｜min
は小さくなり、Xs＝±∞またはRs＝∞で｜γ１｜minは
最小となるので第１図に示した共振回路(2)における誘
電体共振器(7)と伝送線路(8)との間隔(d)を最も広くす
ることができる。すなわちソース(32)にある値以上の(Z
s)を接続すれば安定な発振器が得られ、｜Ｚｓ｜＝∞の
インピーダンスを接続したとき最も周波数安定度の良い
発振器を実現することができる。
ス(32)と接地間に接続したときの新たなＳパラメータを
求め、(1)式より｜γ１｜を計算することにより第６図
の曲線(38)(39)で示す結果が得られる。第６図において
実線で示す曲線(38)はRs＝０としたときのXsに対する｜
γ１｜の変化を表わし、破線で示す曲線(39)はXs＝０と
したときのRsに対する｜γ１｜の変化を表わしている。
即ちRs及び｜Ｘｓ｜が大きくなるにつれて｜γ１｜min
は小さくなり、Xs＝±∞またはRs＝∞で｜γ１｜minは
最小となるので第１図に示した共振回路(2)における誘
電体共振器(7)と伝送線路(8)との間隔(d)を最も広くす
ることができる。すなわちソース(32)にある値以上の(Z
s)を接続すれば安定な発振器が得られ、｜Ｚｓ｜＝∞の
インピーダンスを接続したとき最も周波数安定度の良い
発振器を実現することができる。
次に本実施例を誘電体基板上にマイクロストリップ線路
で構成した場合の具体例を第７図に示す。
で構成した場合の具体例を第７図に示す。
即ち、FET(41)はソース(42)、ゲート(43)、ドレイン(4
4)を有しており、ゲート(43)にはその一端に無反射終端
抵抗(45)を接続したマイクロストリップ線路による伝送
線路(46)と、この伝送線路(46)に電磁結合するように装
荷された誘電体共振器(47)からなる共振回路を接続す
る。
4)を有しており、ゲート(43)にはその一端に無反射終端
抵抗(45)を接続したマイクロストリップ線路による伝送
線路(46)と、この伝送線路(46)に電磁結合するように装
荷された誘電体共振器(47)からなる共振回路を接続す
る。
またソース(42)には一端に開放端を有するマイクロスト
リップ線路による伝送線路(48)が接続されると共にこの
伝送線路(48)の開放端からλｇ／４（λｇは線路波長）
の位置は、抵抗(49)を介して接地されている。発振出力
はドレイン(44)から整合回路(50)および直流阻止用キャ
パシタ(51)を介して出力端子(52)から取り出される。な
お、FET(41)のドレインバイアス電圧は端子(53)から一
端をキャパシタ(54)によりマイクロ波を短絡した高イン
ピーダンス線路(55)を介して印加される。
リップ線路による伝送線路(48)が接続されると共にこの
伝送線路(48)の開放端からλｇ／４（λｇは線路波長）
の位置は、抵抗(49)を介して接地されている。発振出力
はドレイン(44)から整合回路(50)および直流阻止用キャ
パシタ(51)を介して出力端子(52)から取り出される。な
お、FET(41)のドレインバイアス電圧は端子(53)から一
端をキャパシタ(54)によりマイクロ波を短絡した高イン
ピーダンス線路(55)を介して印加される。
このように構成したFET発振器はソース(42)に接続され
た回路のインピーダンス(Zs)が発振周波数において純リ
アクタンス(Xs)となり、ソース(42)の接続点から抵抗(4
9)の接続点までの長さを０からλｇ／２まで変えると第
６図の曲線(38)で示した｜γ１｜minの特性を示し、λ
ｇ／４にしたときXs＝∞となり、｜γ１｜minは最も小
さくできる。
た回路のインピーダンス(Zs)が発振周波数において純リ
アクタンス(Xs)となり、ソース(42)の接続点から抵抗(4
9)の接続点までの長さを０からλｇ／２まで変えると第
６図の曲線(38)で示した｜γ１｜minの特性を示し、λ
ｇ／４にしたときXs＝∞となり、｜γ１｜minは最も小
さくできる。
この場合、発振周波数における(Zs)の値は抵抗(49)の直
流における抵抗値(R)には無関係であり、抵抗(49)を接
続したことによる発振出力の減少は起らない。また抵抗
(49)を接続したことによりFET(41)は正の一つの電源で
動作させ得ることになり、従来ゲート側に接続していた
バイアス回路が不要となり、その結果回路構成が簡単に
なる。また、ソース(42)に接続された回路は抵抗(49)を
接続したことにより発振周波数より低い周波数では共振
回路を形成しないため不要モードによる発振を抑えるこ
とが可能となる。
流における抵抗値(R)には無関係であり、抵抗(49)を接
続したことによる発振出力の減少は起らない。また抵抗
(49)を接続したことによりFET(41)は正の一つの電源で
動作させ得ることになり、従来ゲート側に接続していた
バイアス回路が不要となり、その結果回路構成が簡単に
なる。また、ソース(42)に接続された回路は抵抗(49)を
接続したことにより発振周波数より低い周波数では共振
回路を形成しないため不要モードによる発振を抑えるこ
とが可能となる。
なお第７図の具体例は(Zs)が純リアクタンス(Xs)となる
場合について説明したが、これは第６図からわかるよう
に(Zs)は(Rs)が０でなくても良く、｜Ｚｓ｜が大きけれ
ば同様の効果が得られる。例えば、伝送線路(48)の長さ
をλｇ／４とし、その終端を抵抗(49)を介して接地して
も、マイクロストリップ線路(48)の特性インピーダンス
(ZO)を抵抗(49)の値(R)より大きく選ぶことにより(Zs)
は(R)より大きくなり、本考案の目的は達せられる。
場合について説明したが、これは第６図からわかるよう
に(Zs)は(Rs)が０でなくても良く、｜Ｚｓ｜が大きけれ
ば同様の効果が得られる。例えば、伝送線路(48)の長さ
をλｇ／４とし、その終端を抵抗(49)を介して接地して
も、マイクロストリップ線路(48)の特性インピーダンス
(ZO)を抵抗(49)の値(R)より大きく選ぶことにより(Zs)
は(R)より大きくなり、本考案の目的は達せられる。
更に伝送線路(48)の長さを約λｇ／４とし、その終端を
短絡接地し、抵抗(49)をソース(42)と伝送線路(48)の間
に接続すれば(Zs)は大きくでき、この場合も本考案の目
的は達せられる。即ち、表に示したＳパラメータの特性
を持つFETにおいては第６図からわかるように、｜Ｚｓ
｜が約20Ω以上あれば本考案の効果があることになる。
ただし、他のFETにおいては｜Ｚｓ｜の必要値が異なる
ことは云うまでもない。
短絡接地し、抵抗(49)をソース(42)と伝送線路(48)の間
に接続すれば(Zs)は大きくでき、この場合も本考案の目
的は達せられる。即ち、表に示したＳパラメータの特性
を持つFETにおいては第６図からわかるように、｜Ｚｓ
｜が約20Ω以上あれば本考案の効果があることになる。
ただし、他のFETにおいては｜Ｚｓ｜の必要値が異なる
ことは云うまでもない。
前述の具体例はマイクロストリップ回路により構成し
た、いわゆるマイクロ波集積回路(MIC)によるマイクロ
波発振器であるが、次にFET回路(1)及び整合回路(3)をG
aAsなどの半導体基板上に形成したモノリシックマイク
ロ波集積回路(MMIC)に適用した具体例を第８図及び第９
図により説明する。
た、いわゆるマイクロ波集積回路(MIC)によるマイクロ
波発振器であるが、次にFET回路(1)及び整合回路(3)をG
aAsなどの半導体基板上に形成したモノリシックマイク
ロ波集積回路(MMIC)に適用した具体例を第８図及び第９
図により説明する。
先ず第８図に示すものは裏面に接地導体膜を形成したGa
Asなどの半導体基板(60)上にソース(611)(612)、ゲート
(62)、ドレイン(63)の各電極でFETを形成してある。こ
のソース(611)(612)には約λｇ／４のストリップ線路(6
41)(642)を接続し、このストリップ線路(641)(642)の端
部においては誘電体膜(651)(652)と接地電極(661)(662)
によりキャパシタを形成することによりマイクロ波を短
絡し、同時にハッチングで示した抵抗(671)(672)によっ
て接地されている。
Asなどの半導体基板(60)上にソース(611)(612)、ゲート
(62)、ドレイン(63)の各電極でFETを形成してある。こ
のソース(611)(612)には約λｇ／４のストリップ線路(6
41)(642)を接続し、このストリップ線路(641)(642)の端
部においては誘電体膜(651)(652)と接地電極(661)(662)
によりキャパシタを形成することによりマイクロ波を短
絡し、同時にハッチングで示した抵抗(671)(672)によっ
て接地されている。
またゲート(62)には線路(68)を接続し、この線路(68)に
は図示しない共振回路が接続される。
は図示しない共振回路が接続される。
更にドレイン(63)には整合回路兼バイアス回路となる線
路(68)が接続され、その他端はキャパシタ(70)でマイク
ロ波を短絡すると共にドレインバイアス電極(71)が形成
され、このドレインバイアス電極に正のバイアス電圧を
印加するようになっている。また線路(69)の出力側は誘
電体膜(72)と出力電極(73)とにより直流阻止用キャパシ
タを形成する。
路(68)が接続され、その他端はキャパシタ(70)でマイク
ロ波を短絡すると共にドレインバイアス電極(71)が形成
され、このドレインバイアス電極に正のバイアス電圧を
印加するようになっている。また線路(69)の出力側は誘
電体膜(72)と出力電極(73)とにより直流阻止用キャパシ
タを形成する。
即ち、等価回路及び動作原理は第７図のMICと同様であ
るがソース(611)(612)に接続されたストリップ線路(6
41)(642)の終端は短絡終端となっている。
るがソース(611)(612)に接続されたストリップ線路(6
41)(642)の終端は短絡終端となっている。
このようにマイクロ波で終端短絡となる約λｇ／４の長
さのストリップ線路(641)(642)の先端に抵抗(671)(672)
を接続しても効果は変らない。このためストリップ線路
(641)(642)の特性インピーダンスを抵抗(671)(672)の値
より大きくした場合ストリップ線路(641)(642)の一端に
誘電体膜(651)(652)と接地電極(661)(662)とにより構成
したキャパシタが不要となることは第７図の具体例と同
様である。
さのストリップ線路(641)(642)の先端に抵抗(671)(672)
を接続しても効果は変らない。このためストリップ線路
(641)(642)の特性インピーダンスを抵抗(671)(672)の値
より大きくした場合ストリップ線路(641)(642)の一端に
誘電体膜(651)(652)と接地電極(661)(662)とにより構成
したキャパシタが不要となることは第７図の具体例と同
様である。
次に第８図の具体例の変形例を第９図により説明する。
図中第８図と同一部分は同一符号で示し特に説明しな
い。
図中第８図と同一部分は同一符号で示し特に説明しな
い。
即ち本変形例においては、ソース(611)(612)に抵抗(6
71)(672)を接続し、この抵抗(671)(672)に端部が接地電
極(661)(662)で接地されたマイクロストリップ線路(6
41)(642)が接続されている。このような構造においても
本考案の目的は達成される。
71)(672)を接続し、この抵抗(671)(672)に端部が接地電
極(661)(662)で接地されたマイクロストリップ線路(6
41)(642)が接続されている。このような構造においても
本考案の目的は達成される。
前述したように第８図及び第９図に示したMMICによるマ
イクロ波発振器は構造が簡単であり、大幅に小形化さ
れ、高性能が実現できる。
イクロ波発振器は構造が簡単であり、大幅に小形化さ
れ、高性能が実現できる。
なお第８図及び第９図において抵抗(671)(672)は半導体
基板にダイオードを形成し、このダイオードを使用して
も良いし、またゲート(62)に接続する共振器も誘電体共
振器に限定されるものではなく、電子同調付きの共振器
を接続すれば広帯域の電子同調発振器を実現することが
できる。
基板にダイオードを形成し、このダイオードを使用して
も良いし、またゲート(62)に接続する共振器も誘電体共
振器に限定されるものではなく、電子同調付きの共振器
を接続すれば広帯域の電子同調発振器を実現することが
できる。
また以上説明したマイクロ波発振器はFETのゲートに共
振器、ドレインに整合回路を接続した場合を示したが、
ゲートにリアクタンス回路を接続し、ドレインに共振回
路を接続する、いわゆる透過形のマイクロ波発振器につ
いても全く同様な効果がある。この場合、第５図の(2)
はリアクタンス回路であり、(3)は共振回路となる。(2)
はリアクタンス回路の時、｜γ１｜≒１であり、(Zs)を
変えたときのΓＤを第１式を用いて計算すると、｜Ｚｓ
｜が大きいほど｜ΓＤ｜は大きくなる。
振器、ドレインに整合回路を接続した場合を示したが、
ゲートにリアクタンス回路を接続し、ドレインに共振回
路を接続する、いわゆる透過形のマイクロ波発振器につ
いても全く同様な効果がある。この場合、第５図の(2)
はリアクタンス回路であり、(3)は共振回路となる。(2)
はリアクタンス回路の時、｜γ１｜≒１であり、(Zs)を
変えたときのΓＤを第１式を用いて計算すると、｜Ｚｓ
｜が大きいほど｜ΓＤ｜は大きくなる。
このことは、ドレインに接続する共振回路の反射係数を
小さくできることを意味し、前述したマイクロ波発振器
と同様に安定なマイクロ波発振器を実現することが可能
となる。
小さくできることを意味し、前述したマイクロ波発振器
と同様に安定なマイクロ波発振器を実現することが可能
となる。
以上述べたように本考案によれば、FETのソースに発振
周波数において高インピーダンスになる回路を接続する
ことにより、共振器のQextを高くすることができ、発振
周波数の安定なマイクロ波発振器を得ることができる。
また電子同調付きの共振器を接続した時には電子同調感
度の高いマイクロ波発振器が得られる。更にゲート側に
バイアス線路を必要とせずドレインにのみ正のバイアス
電圧を印加すれば良いのでマイクロ波発振器としての構
成が簡単になる等の効果があり、その工業的価値は極め
て大である。
周波数において高インピーダンスになる回路を接続する
ことにより、共振器のQextを高くすることができ、発振
周波数の安定なマイクロ波発振器を得ることができる。
また電子同調付きの共振器を接続した時には電子同調感
度の高いマイクロ波発振器が得られる。更にゲート側に
バイアス線路を必要とせずドレインにのみ正のバイアス
電圧を印加すれば良いのでマイクロ波発振器としての構
成が簡単になる等の効果があり、その工業的価値は極め
て大である。
第１図は従来のマイクロ波発振器の回路構成を示すブロ
ック図、第２図は誘電体共振器と伝送線路の距離と共振
回路の反射係数｜γ１｜の関係を示す曲線図、第３図は
FETの外囲器構造を示す斜視図、第４図は従来の帰還型
ソース接地形のマイクロ波発振器の回路構成図、第５図
は本考案のマイクロ波発振器の一実施例の回路構成を示
すブロック図、第６図はソースに接続するインピーダン
ス回路の抵抗値及びリアクタンス値に対する｜γ１｜mi
nの関係を示す曲線図、第７図乃至第９図は本考案の具
体例を示す図であり、第７図はマイクロ波発振器をMIC
で構成した回路図、第８図及び第９図はマイクロ波発振
器をMMICで構成したそれぞれ異なる回路図である。 １…マイクロ波発振器、 ２…共振回路またはリアクタンス回路、 ３…整合回路または共振回路、 ７，47…誘電体共振器、 ８，46,48…伝送線路、 12,23,33,43,62…ゲート、 141,142,22,32,42,611,612…ソース、 13,24,34,44,63…ドレイン、 37…インピーダンス回路、 641,642…マイクロストリップ線路、 49,671,672…抵抗、 21,31,41…FET。
ック図、第２図は誘電体共振器と伝送線路の距離と共振
回路の反射係数｜γ１｜の関係を示す曲線図、第３図は
FETの外囲器構造を示す斜視図、第４図は従来の帰還型
ソース接地形のマイクロ波発振器の回路構成図、第５図
は本考案のマイクロ波発振器の一実施例の回路構成を示
すブロック図、第６図はソースに接続するインピーダン
ス回路の抵抗値及びリアクタンス値に対する｜γ１｜mi
nの関係を示す曲線図、第７図乃至第９図は本考案の具
体例を示す図であり、第７図はマイクロ波発振器をMIC
で構成した回路図、第８図及び第９図はマイクロ波発振
器をMMICで構成したそれぞれ異なる回路図である。 １…マイクロ波発振器、 ２…共振回路またはリアクタンス回路、 ３…整合回路または共振回路、 ７，47…誘電体共振器、 ８，46,48…伝送線路、 12,23,33,43,62…ゲート、 141,142,22,32,42,611,612…ソース、 13,24,34,44,63…ドレイン、 37…インピーダンス回路、 641,642…マイクロストリップ線路、 49,671,672…抵抗、 21,31,41…FET。
Claims (1)
- 【請求項１】ドレイン、ゲート及びソースを有する電界
効果トランジスタと，前記ドレインに接続されたバイア
ス回路及び整合回路または共振回路と，前記ゲートに接
続された共振回路またはリアクタンス回路と，前記ソー
スに伝送線路を接続し、前記伝送線路の先端が開放の場
合、前記伝送線路長が約λｇ／２（λｇ：発振周波数に
おける線路波長）で、前記伝送線路の開放端から約λｇ
／４の位置と接地間に自己バイアス抵抗が接続されてお
り、前記伝送線路の先端が短絡している場合、前記伝送
線路の長さが約λｇ／４で、前記伝送線路と前記ソース
間に自己バイアス抵抗が直列に接続されており、前記伝
送線路の先端がキャパシタを介して短絡している場合、
前記キャパシタと並列に自己バイアス抵抗を接続するこ
とを特徴とするマイクロストリップ線路により構成した
マイクロ波発振器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990026437U JPH0628819Y2 (ja) | 1990-03-15 | 1990-03-15 | マイクロストリップ線路により構成したマイクロ波発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990026437U JPH0628819Y2 (ja) | 1990-03-15 | 1990-03-15 | マイクロストリップ線路により構成したマイクロ波発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02120913U JPH02120913U (ja) | 1990-10-01 |
| JPH0628819Y2 true JPH0628819Y2 (ja) | 1994-08-03 |
Family
ID=31248059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990026437U Expired - Lifetime JPH0628819Y2 (ja) | 1990-03-15 | 1990-03-15 | マイクロストリップ線路により構成したマイクロ波発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628819Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134742Y2 (ja) * | 1980-01-17 | 1986-10-09 | ||
| JPS6115617Y2 (ja) * | 1980-05-09 | 1986-05-15 |
-
1990
- 1990-03-15 JP JP1990026437U patent/JPH0628819Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02120913U (ja) | 1990-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1101085A (en) | Integrated microwave oscillator | |
| US4547750A (en) | FET Oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| US4749963A (en) | Oscillator having stripline loop resonator | |
| US4435688A (en) | FET Microwave oscillator being frequency stabilized by capacitive reactance micro-strip stub line | |
| US4906946A (en) | Microwave oscillator having series and parallel feedback | |
| US6259332B1 (en) | Microwave oscillator for obtaining the low phase noise characteristic | |
| US4713632A (en) | Band reflection type FET dielectric resonator oscillator | |
| JPH0322722B2 (ja) | ||
| US4783638A (en) | Frequency doubling oscillator working at ultra-high frequencies | |
| JP2646594B2 (ja) | 同調発振器 | |
| JPH0628819Y2 (ja) | マイクロストリップ線路により構成したマイクロ波発振器 | |
| JP3173593B2 (ja) | マイクロ波共振回路及びマイクロ波発振器 | |
| JPH07176954A (ja) | マイクロ波共振器 | |
| JP2002000018U (ja) | 伝導平面共振器により安定化される発振器 | |
| JP2747286B2 (ja) | 高周波発振器 | |
| US6433646B2 (en) | Microwave oscillation circuit using a dielectric resonator | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| JPS592407A (ja) | マイクロ波発振器 | |
| JPH0535923B2 (ja) | ||
| EP1235343A2 (en) | Microwave oscillator having improved phase noise of oscillation signal | |
| JPH1093348A (ja) | 電圧制御発振器 | |
| JPH0366213A (ja) | マイクロ波発振器 | |
| JPS6229210A (ja) | 電圧制御マイクロ波発振器 | |
| JPS58114507A (ja) | マイクロ波発振器 | |
| JPH05259740A (ja) | マイクロ波帯ｆｍ変調器 |