JP2828463B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP2828463B2 JP2828463B2 JP1162633A JP16263389A JP2828463B2 JP 2828463 B2 JP2828463 B2 JP 2828463B2 JP 1162633 A JP1162633 A JP 1162633A JP 16263389 A JP16263389 A JP 16263389A JP 2828463 B2 JP2828463 B2 JP 2828463B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- control voltage
- capacitance
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、発振周波数を外部より入力されるコントロ
ール電圧の制御によって可変できる電圧制御発振器に関
するものである。
ール電圧の制御によって可変できる電圧制御発振器に関
するものである。
［従来の技術］ 例えば、発振周波数を外部より入力される電圧の制御
によって可変できる発振器として第４図に示す電圧制御
発振器（VCO:voltage controlled oscillator）が知ら
れている。
によって可変できる発振器として第４図に示す電圧制御
発振器（VCO:voltage controlled oscillator）が知ら
れている。
この電圧制御発振器は２個のFET（電界効果型トラン
ジスタ）11,12、発振回路13、帰還回路14、電圧制御部1
5を備えて構成されている。各FET11,12のドレインDC−D
D間には、コンデンサC4を介したコイルL4および可変容
量ダイオードD3の直列回路によって構成される発振回路
13が接続されており、各可変容量ダイオードD3,D3はチ
ョークコイルL5,L6を介して外部から供給される電圧制
御部15からコントロール電圧Vcによってその容量が可変
制御される。また、発振回路13におけるコイルL4のセン
タータップは接地されており、その発振出力はトランス
結合により取り出される。さらに、各FET11,12のドレイ
ンDC,DD−ゲートGC,GD間には、カップリングコンデンサ
C5による帰還回路14が接続されており、各FET11,12のゲ
ートGC,GDおよびソースSC,SDと電源−Vccとの間には抵
抗R3が接続されている。
ジスタ）11,12、発振回路13、帰還回路14、電圧制御部1
5を備えて構成されている。各FET11,12のドレインDC−D
D間には、コンデンサC4を介したコイルL4および可変容
量ダイオードD3の直列回路によって構成される発振回路
13が接続されており、各可変容量ダイオードD3,D3はチ
ョークコイルL5,L6を介して外部から供給される電圧制
御部15からコントロール電圧Vcによってその容量が可変
制御される。また、発振回路13におけるコイルL4のセン
タータップは接地されており、その発振出力はトランス
結合により取り出される。さらに、各FET11,12のドレイ
ンDC,DD−ゲートGC,GD間には、カップリングコンデンサ
C5による帰還回路14が接続されており、各FET11,12のゲ
ートGC,GDおよびソースSC,SDと電源−Vccとの間には抵
抗R3が接続されている。
そして、この電圧制御発振器では電圧制御部15からコ
ントロール電圧Vcによって可変容量ダイオードD3の容量
を可変することで発振周波数が制御される。
ントロール電圧Vcによって可変容量ダイオードD3の容量
を可変することで発振周波数が制御される。
［発明が解決しようとする課題］ ところで、上述した従来の電圧制御発振器において、
可変容量ダイオードD3の容量比を十分大きくして広帯域
発振をさせようとした場合、コントロールVcの増大に伴
って周波数が高くなると、各FET11,12の入力アドミッタ
ンスが上昇して、第３図のコントロール電圧−周波数特
性に示すように発振周波数の上限が制限される（図示の
特性では230MHz）という問題があった。このため、所望
の発振出力をコントロール電圧−周波数特性において広
範囲に渡るリニアな領域で広帯域発振を行なうことがで
きなかった。
可変容量ダイオードD3の容量比を十分大きくして広帯域
発振をさせようとした場合、コントロールVcの増大に伴
って周波数が高くなると、各FET11,12の入力アドミッタ
ンスが上昇して、第３図のコントロール電圧−周波数特
性に示すように発振周波数の上限が制限される（図示の
特性では230MHz）という問題があった。このため、所望
の発振出力をコントロール電圧−周波数特性において広
範囲に渡るリニアな領域で広帯域発振を行なうことがで
きなかった。
そこで、上述した問題を解決する方法として各カップ
リングコンデンサC5の容量を小さくすることが考えられ
るが、この場合、低い周波数での各FET11,12の帰還量が
減少して発振条件を満たさなくなり所望の発振出力を得
ることができないという問題があった。
リングコンデンサC5の容量を小さくすることが考えられ
るが、この場合、低い周波数での各FET11,12の帰還量が
減少して発振条件を満たさなくなり所望の発振出力を得
ることができないという問題があった。
従って、上述した問題を解決するためには、発振周波
数を高くする場合、各FET11,12のゲートGC,GDの入力サ
セプタンスに相当する入力容量をカップリングコンデン
サC5を小さくすることで等価的に小さくし、発振周波数
を低くする場合は、カップリングコンデンサC5を大きく
することで各ゲートへの帰還量を増大する必要があっ
た。
数を高くする場合、各FET11,12のゲートGC,GDの入力サ
セプタンスに相当する入力容量をカップリングコンデン
サC5を小さくすることで等価的に小さくし、発振周波数
を低くする場合は、カップリングコンデンサC5を大きく
することで各ゲートへの帰還量を増大する必要があっ
た。
そこで、本発明は上述した問題点に鑑みてなされたも
のであって、その目的は、コントロール電圧−周波数特
性において広範囲でリニアな領域での広帯域発振が行な
える電圧制御発振器を提供することにある。
のであって、その目的は、コントロール電圧−周波数特
性において広範囲でリニアな領域での広帯域発振が行な
える電圧制御発振器を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため、本発明による電圧制御発振
器は、２個のFET1,2と、 少なくともコイルL1およびコントロール電圧VCの印加
により容量が可変される可変容量ダイオードD1の並列回
路からなり、前記並列回路が前記一方のFETのドレインD
Aと他方のFETのドレインDBとの間に接続された発振回路
３と、 少なくともコンデンサC2および前記コントロール電圧
VCの印加により容量が可変される可変容量ダイオードD2
の直列回路からなり、前記直列回路が前記一方のFET1の
ドレインDA（DB）と他方のFET2のゲートGB（GA）との間
に接続されて前記他方のFETのゲートに帰還信号を供給
する一対の帰還回路4,4とを備え、 前記それぞれの帰還回路における可変容量ダイオード
は、前記コントロール電圧の印加により前記発振回路に
おける可変容量ダイオードの容量が可変されて発振周波
数が高くなったときに、その容量が小さくなるように前
記コントロール電圧により制御され、前記コントロール
電圧の印加により前記発振回路における可変容量ダイオ
ードの容量が可変されて発振周波数が低くなったとき
に、その容量が大きくなるように前記コントロール電圧
により制御されることを特徴としている。
器は、２個のFET1,2と、 少なくともコイルL1およびコントロール電圧VCの印加
により容量が可変される可変容量ダイオードD1の並列回
路からなり、前記並列回路が前記一方のFETのドレインD
Aと他方のFETのドレインDBとの間に接続された発振回路
３と、 少なくともコンデンサC2および前記コントロール電圧
VCの印加により容量が可変される可変容量ダイオードD2
の直列回路からなり、前記直列回路が前記一方のFET1の
ドレインDA（DB）と他方のFET2のゲートGB（GA）との間
に接続されて前記他方のFETのゲートに帰還信号を供給
する一対の帰還回路4,4とを備え、 前記それぞれの帰還回路における可変容量ダイオード
は、前記コントロール電圧の印加により前記発振回路に
おける可変容量ダイオードの容量が可変されて発振周波
数が高くなったときに、その容量が小さくなるように前
記コントロール電圧により制御され、前記コントロール
電圧の印加により前記発振回路における可変容量ダイオ
ードの容量が可変されて発振周波数が低くなったとき
に、その容量が大きくなるように前記コントロール電圧
により制御されることを特徴としている。
［作用］ 電圧制御部より発振回路における各可変容量ダイオー
ドにコントロール電圧が供給されて発振周波数が可変制
御されている状態において、発振周波数が高い場合に
は、各FETの入力アドミタンスが減少するようにコント
ロール電圧により帰還回路における可変容量ダイオード
の容量が小さく制御される。また、発振周波数が低い場
合には、コントロール電圧により帰還回路における可変
容量ダイオードの容量が大きくなるように制御され、各
FETに供給される帰還量が増大して発振状態を保持す
る。
ドにコントロール電圧が供給されて発振周波数が可変制
御されている状態において、発振周波数が高い場合に
は、各FETの入力アドミタンスが減少するようにコント
ロール電圧により帰還回路における可変容量ダイオード
の容量が小さく制御される。また、発振周波数が低い場
合には、コントロール電圧により帰還回路における可変
容量ダイオードの容量が大きくなるように制御され、各
FETに供給される帰還量が増大して発振状態を保持す
る。
［実施例］ 第１図は本発明による電圧制御発振器の一実施例を示
す回路図である。
す回路図である。
この実施例による電圧制御発振器は、外部より入力さ
れるコントロール電圧によって発振周波数を可変制御し
ており、２個のFET1,2、発振回路３、帰還回路４を備え
て構成されている。
れるコントロール電圧によって発振周波数を可変制御し
ており、２個のFET1,2、発振回路３、帰還回路４を備え
て構成されている。
２個のFET1,2は対称配置されており、各FET1,2のドレ
インDA−DB間には、コンデンサC1,C1を介したコイルL1
および可変容量ダイオードD1,D1の並列回路からなる発
振回路３が接続されている。この発振回路３におけるコ
イルL1のセンタータップは接地されており、その発振出
力はトランス結合により取り出されるようになってい
る。また、各FET1,2のドレインDA,DB−ゲートGA,GB間に
は、コンデンサC2および可変容量ダイオードD2の直列回
路が接続されており、また、各FET1,2のゲートと電源−
Vccとの間には、抵抗R1が接続されていて帰還回路４を
構成している。すなわち、この帰還回路４は発振回路３
とFET1,2との間に接続されるもので、各可変容量ダイオ
ードD2,D2は発振回路３における各可変容量ダイオードD
1,D1とともに、コントロール端子６を介して電圧制御部
５から供給されるコントロール電圧Vcによってその容量
が可変制御され、各FET1,2のゲートGA,GBに供給される
帰還量を制御している。さらに、各FET1,2のソースSA,S
Bと電源−Vccとの間には抵抗R1,R2が接続されており、
この抵抗R1,R2と各FET1,2のソースSA,SBとの間の接続点
ＰにはコンデンサC3,C3が接続されている。
インDA−DB間には、コンデンサC1,C1を介したコイルL1
および可変容量ダイオードD1,D1の並列回路からなる発
振回路３が接続されている。この発振回路３におけるコ
イルL1のセンタータップは接地されており、その発振出
力はトランス結合により取り出されるようになってい
る。また、各FET1,2のドレインDA,DB−ゲートGA,GB間に
は、コンデンサC2および可変容量ダイオードD2の直列回
路が接続されており、また、各FET1,2のゲートと電源−
Vccとの間には、抵抗R1が接続されていて帰還回路４を
構成している。すなわち、この帰還回路４は発振回路３
とFET1,2との間に接続されるもので、各可変容量ダイオ
ードD2,D2は発振回路３における各可変容量ダイオードD
1,D1とともに、コントロール端子６を介して電圧制御部
５から供給されるコントロール電圧Vcによってその容量
が可変制御され、各FET1,2のゲートGA,GBに供給される
帰還量を制御している。さらに、各FET1,2のソースSA,S
Bと電源−Vccとの間には抵抗R1,R2が接続されており、
この抵抗R1,R2と各FET1,2のソースSA,SBとの間の接続点
ＰにはコンデンサC3,C3が接続されている。
なお、コントロール端子６と発振回路３および帰還回
路４の各可変容量ダイオードD1,D2との間、さらに、帰
還回路４の各可変容量ダイオードD2とアースとの間には
チョークコイルL2,L3が接続されている。
路４の各可変容量ダイオードD1,D2との間、さらに、帰
還回路４の各可変容量ダイオードD2とアースとの間には
チョークコイルL2,L3が接続されている。
以上説明した構成において、コントロール端子６より
供給されるコントロール電圧Vcが高くなると、発振回路
３における可変容量ダイオードD1,D1の容量が制御され
て発振周波数が上昇する。これと同時にコントロール電
圧Vcの供給で帰還回路４における可変容量ダイオード
D2,D2の容量が小さくなり、この結果、発振周波数の上
限を決定していた各FET1,2の入力容量の影響が減り、第
３図に示すように、従来、230MHzに制限されていた発振
周波数を300MHzまでコントロール電圧Vcに対してリニア
に延ばすことができる。
供給されるコントロール電圧Vcが高くなると、発振回路
３における可変容量ダイオードD1,D1の容量が制御され
て発振周波数が上昇する。これと同時にコントロール電
圧Vcの供給で帰還回路４における可変容量ダイオード
D2,D2の容量が小さくなり、この結果、発振周波数の上
限を決定していた各FET1,2の入力容量の影響が減り、第
３図に示すように、従来、230MHzに制限されていた発振
周波数を300MHzまでコントロール電圧Vcに対してリニア
に延ばすことができる。
一方、コントロール電圧Vcが低くなると、発振回路３
における可変容量ダイオードD1,D1の容量が制御されて
発振周波数が下降する。これと同時にコントロール電圧
Vcの供給で帰還回路４における可変容量ダイオードD2,D
2の容量が大きくなり、インピーダンスが低くなり、こ
の結果、各FET1,2に供給される帰還量が増大して発振状
態が保持され、従来のように発振条件を満たさないとい
う問題が解消される。
における可変容量ダイオードD1,D1の容量が制御されて
発振周波数が下降する。これと同時にコントロール電圧
Vcの供給で帰還回路４における可変容量ダイオードD2,D
2の容量が大きくなり、インピーダンスが低くなり、こ
の結果、各FET1,2に供給される帰還量が増大して発振状
態が保持され、従来のように発振条件を満たさないとい
う問題が解消される。
第２図は上述した電圧制御発振器の等価回路図を示し
ている。
ている。
この図において、Coは可変容量ダイオードD1,D1の直
列容量、CcはD2,D2の容量、Rg,CgはFET1,2の入力インピ
ーダンスである。
列容量、CcはD2,D2の容量、Rg,CgはFET1,2の入力インピ
ーダンスである。
今、Rg＞1/ω0Cg,R＞ω0L0とすると、発振周波数f
0は、 f0＝1/2π（2L0C0＋（CcCg）L0） で表わせる。
0は、 f0＝1/2π（2L0C0＋（CcCg）L0） で表わせる。
従って、Ccを小さくして各FETの入力容量Cgの影響を
小さくすることにより、第３図に示すようにコントロー
ル電圧Vcに対して300MHzの高い周波数までリニアな状態
で発振させることができる。
小さくすることにより、第３図に示すようにコントロー
ル電圧Vcに対して300MHzの高い周波数までリニアな状態
で発振させることができる。
また、利得条件 において、Ccが大きくなると、各FET1,2への帰還量が増
大してCgが無視できることから、低い周波数ではCc＞Cg
とすることにより同じgmに対して発振条件を満足し易く
なる。
大してCgが無視できることから、低い周波数ではCc＞Cg
とすることにより同じgmに対して発振条件を満足し易く
なる。
従って、上述した実施例では、従来、発振回路と各FE
Tとの間に接続されていたカップリングコンデンサの代
わりに可変容量ダイオードD2,D2を接続し、コントロー
ル電圧Vcによって制御される発振周波数の高い時には、
可変容量ダイオードD2,D2の容量を減少させて各FET1,2
の入力アドミッタンスにおける容量成分の影響を小さく
することで、発振周波数をコントロール電圧Vcに対して
300MHzの高い周波数までリニアに拡張することができ
る。また、発振周波数の低い場合には、可変容量ダイオ
ードD2,D2の容量を増加させて各FET1,2への帰還量を増
加させることで、低い周波数でも発振条件を満足して発
振する。この結果、広帯域での発振出力を得ることがで
きる。
Tとの間に接続されていたカップリングコンデンサの代
わりに可変容量ダイオードD2,D2を接続し、コントロー
ル電圧Vcによって制御される発振周波数の高い時には、
可変容量ダイオードD2,D2の容量を減少させて各FET1,2
の入力アドミッタンスにおける容量成分の影響を小さく
することで、発振周波数をコントロール電圧Vcに対して
300MHzの高い周波数までリニアに拡張することができ
る。また、発振周波数の低い場合には、可変容量ダイオ
ードD2,D2の容量を増加させて各FET1,2への帰還量を増
加させることで、低い周波数でも発振条件を満足して発
振する。この結果、広帯域での発振出力を得ることがで
きる。
［発明の効果］ 以上説明したように、本発明による電圧制御発振器
は、コントロール電圧によって制御される発振周波数が
高い時には可変容量ダイオードの容量を減少させ、発振
周波数が低い時にはその容量を増大させることにより、
従来のように発振周波数の上限が制限されたり、低い周
波数で発振条件を満足しなかったりすることなく、コン
トロール電圧−周波数特性において広範囲でリニアな領
域での広帯域発振を行なうことができる。
は、コントロール電圧によって制御される発振周波数が
高い時には可変容量ダイオードの容量を減少させ、発振
周波数が低い時にはその容量を増大させることにより、
従来のように発振周波数の上限が制限されたり、低い周
波数で発振条件を満足しなかったりすることなく、コン
トロール電圧−周波数特性において広範囲でリニアな領
域での広帯域発振を行なうことができる。
第１図は本発明による電圧制御発振器の一実施例を示す
回路図、第２図は同電圧制御発振器の等価回路図、第３
図は同電圧制御発振器と従来の電圧制御発振器とにおけ
るコントロール電圧に対する周波数特性を示す図、第４
図は従来の電圧制御発振器の一例を示す回路図である。 1,2……FET、３……発振回路、４……帰還回路、５……
電圧制御部、６……コントロール端子、D1,D2……可変
容量ダイオード、Vc……コントロール電圧、L1……コイ
ル、C1,C2……コンデンサ。
回路図、第２図は同電圧制御発振器の等価回路図、第３
図は同電圧制御発振器と従来の電圧制御発振器とにおけ
るコントロール電圧に対する周波数特性を示す図、第４
図は従来の電圧制御発振器の一例を示す回路図である。 1,2……FET、３……発振回路、４……帰還回路、５……
電圧制御部、６……コントロール端子、D1,D2……可変
容量ダイオード、Vc……コントロール電圧、L1……コイ
ル、C1,C2……コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 5/00 - 5/42
Claims (1)
- 【請求項１】２個のFETと、 少なくともコイルおよびコントロール電圧の印加により
容量が可変される可変容量ダイオードの並列回路からな
り、前記並列回路が前記一方のFETのドレインと他方のF
ETのドレインとの間に接続された発振回路と、 少なくともコンデンサおよび前記コントロール電圧の印
加により容量が可変される可変容量ダイオードの直列回
路からなり、前記直列回路が前記一方のFETのドレイン
と他方のFETのゲートとの間に接続されて前記他方のFET
のゲートに帰還信号を供給する一対の帰還回路とを備
え、 前記それぞれの帰還回路における可変容量ダイオード
は、前記コントロール電圧の印加により前記発振回路に
おける可変容量ダイオードの容量が可変されて発振周波
数が高くなったときに、その容量が小さくなるように前
記コントロール電圧により制御され、前記コントロール
電圧の印加により前記発振回路における可変容量ダイオ
ードの容量が可変されて発振周波数が低くなったとき
に、その容量が大きくなるように前記コントロール電圧
により制御されることを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162633A JP2828463B2 (ja) | 1989-06-27 | 1989-06-27 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162633A JP2828463B2 (ja) | 1989-06-27 | 1989-06-27 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329504A JPH0329504A (ja) | 1991-02-07 |
| JP2828463B2 true JP2828463B2 (ja) | 1998-11-25 |
Family
ID=15758323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162633A Expired - Fee Related JP2828463B2 (ja) | 1989-06-27 | 1989-06-27 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828463B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396195A (en) * | 1993-12-13 | 1995-03-07 | At&T Corp. | Low-power-dissipation CMOS oscillator circuits |
| KR100367884B1 (ko) * | 2000-04-20 | 2003-01-15 | (주) 장맥엔지니어링 | 보행자도로의 시공방법 |
| FR2814007B1 (fr) * | 2000-09-08 | 2003-01-31 | France Telecom | Oscillateur commande en tension |
| JP2003198249A (ja) * | 2001-12-25 | 2003-07-11 | Ntt Electornics Corp | 発振器 |
| JP2006114975A (ja) * | 2004-10-12 | 2006-04-27 | Epson Toyocom Corp | 圧電発振器 |
| JP4763622B2 (ja) | 2007-01-19 | 2011-08-31 | 株式会社日立製作所 | 電圧制御発振回路およびそれを用いた通信機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137742U (ja) * | 1977-04-04 | 1978-10-31 | ||
| JPS6022527B2 (ja) * | 1977-08-18 | 1985-06-03 | 三菱電機株式会社 | 高周波発振回路 |
| JPH0134418Y2 (ja) * | 1979-08-31 | 1989-10-19 |
-
1989
- 1989-06-27 JP JP1162633A patent/JP2828463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329504A (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812785A (en) | Gyrator circuit simulating an inductance and use thereof as a filter or oscillator | |
| EP0705497B1 (en) | Low noise oscillators and tracking filters | |
| JPH07307619A (ja) | 発振器 | |
| EP0535797B1 (en) | Insulated gate enhancement mode field effect transistor with slew-rate control on drain output | |
| JPS6248925B2 (ja) | ||
| JPH05251964A (ja) | 可変リアクタンス回路およびこれを用いた可変整合回路 | |
| JP2828463B2 (ja) | 電圧制御発振器 | |
| US5982244A (en) | High-frequency voltage controlled oscillator | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| US4855627A (en) | Filter circuit | |
| JPS60146509A (ja) | ミクサ段 | |
| US3775698A (en) | A circuit for generating a high power rf signal having low am and fm noise components | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| JPS6115617Y2 (ja) | ||
| JP2537791B2 (ja) | マイクロ波発振器 | |
| JPS626504A (ja) | 電圧制御発振器 | |
| JP2819034B2 (ja) | 電圧制御発振器 | |
| JPH0145768B2 (ja) | ||
| JPH0535923B2 (ja) | ||
| JPS6238322Y2 (ja) | ||
| JP2001251139A (ja) | マイクロ波発振回路 | |
| JPS6238323Y2 (ja) | ||
| KR100209934B1 (ko) | 광대역 주파수 제어 발진 장치 | |
| JP3004817B2 (ja) | 水晶発振回路 | |
| JP2000101393A (ja) | アクティブインダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |