JPS61150008A - シ−ケンス・プログラムの展開実行方法 - Google Patents
シ−ケンス・プログラムの展開実行方法Info
- Publication number
- JPS61150008A JPS61150008A JP27817784A JP27817784A JPS61150008A JP S61150008 A JPS61150008 A JP S61150008A JP 27817784 A JP27817784 A JP 27817784A JP 27817784 A JP27817784 A JP 27817784A JP S61150008 A JPS61150008 A JP S61150008A
- Authority
- JP
- Japan
- Prior art keywords
- program
- sequence program
- ram
- loader
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はシーケンス・プログラムの展開実行方法に関す
る。
る。
従来の技術
プロセス制御には近年各種のプログラマブルコントロー
ラ（以下ＰＣと称す）を使用したシステムが開発されて
いる。このＰＣは例えば第４図（ａｌに示すように構成
されるものと、第４図（１））に示すように構成される
ものとがある。第４図（ａ）に示すＰＣは、シーケンス
演算専用の演算論理ユニット（Ａｒｉｔｈｍｅｔｉｃ
Ｌｏｇｉｃ Ｕｎｉｔ ；以下ＡＬＵと称す）１を具備
しており、該ＡＬＵ １に与えるプログラムデータはフ
ォーマット化されている。また、第４図（ｂｌ ＩＣ示
すＰＯは、前記ＡＬＵを用いずマイクロコンピュータの
命令を直接使用してンーケンス演算を行なうものであり
、この場合シーケンスプログラムはマイコンのインスト
ラクションに展開される。
ラ（以下ＰＣと称す）を使用したシステムが開発されて
いる。このＰＣは例えば第４図（ａｌに示すように構成
されるものと、第４図（１））に示すように構成される
ものとがある。第４図（ａ）に示すＰＣは、シーケンス
演算専用の演算論理ユニット（Ａｒｉｔｈｍｅｔｉｃ
Ｌｏｇｉｃ Ｕｎｉｔ ；以下ＡＬＵと称す）１を具備
しており、該ＡＬＵ １に与えるプログラムデータはフ
ォーマット化されている。また、第４図（ｂｌ ＩＣ示
すＰＯは、前記ＡＬＵを用いずマイクロコンピュータの
命令を直接使用してンーケンス演算を行なうものであり
、この場合シーケンスプログラムはマイコンのインスト
ラクションに展開される。
尚第４図（ａＬ （ｂ）においてＣＰＵ ２． ＲＯ
Ｍ ３． ７−タンスプログラム用ＲＡＭ４．ＲＡＭ５
ｔ ローダ用イび前記ＡＬＵ １間の信号の授受は内
部バス８を介して行なわれる。また、９はシークンス制
御プログラムをＲＡＭに格納するためのローダである。
Ｍ ３． ７−タンスプログラム用ＲＡＭ４．ＲＡＭ５
ｔ ローダ用イび前記ＡＬＵ １間の信号の授受は内
部バス８を介して行なわれる。また、９はシークンス制
御プログラムをＲＡＭに格納するためのローダである。
発明が解決しようとする問題点
第４図（ａｔに示すＰＣの場合、プログラムデータはフ
ォーマット化されているので、プログラムの検索や変更
が容易に行なえローダ９に負担がかからない。また処理
速度が速い。しかしながらｖＪ４図（ａｌのＰＣは、Ａ
ＬＴＴ １を備えているので装置価格が高騰するばかり
でなく、装置面積も拡大するという欠点があった。
ォーマット化されているので、プログラムの検索や変更
が容易に行なえローダ９に負担がかからない。また処理
速度が速い。しかしながらｖＪ４図（ａｌのＰＣは、Ａ
ＬＴＴ １を備えているので装置価格が高騰するばかり
でなく、装置面積も拡大するという欠点があった。
また第４図（ｂ）に示すＰＯの場合、 ＡＬＴＴを用い
ないので低価格化および装置面積の縮少化が図れるが、
反面各シーケンスプログラムが長くなったり短くなった
りするばかりでなく、フォーマット化されていない為に
ローダ９からの検索や変更が難しくなる等の欠点があっ
た。
ないので低価格化および装置面積の縮少化が図れるが、
反面各シーケンスプログラムが長くなったり短くなった
りするばかりでなく、フォーマット化されていない為に
ローダ９からの検索や変更が難しくなる等の欠点があっ
た。
本発明は上記の点に鑑みてなされたもので、 ＡＬＵを
使用しなくても高速処理ができるとともに、ローダから
の検索、変更および監視を簡単化せしめたシーケンスプ
ログラムの展開実行方法を提供することを目的としてい
る。
使用しなくても高速処理ができるとともに、ローダから
の検索、変更および監視を簡単化せしめたシーケンスプ
ログラムの展開実行方法を提供することを目的としてい
る。
問題点を解決するための手段および作用本発明は、フォ
ーマット化されたジ−タンスプログラムをローダよりア
クセスするとともに、実行前にフォーマットデータを各
対応インストラクション群に展開してＲＡＭ （ランダ
ムアクセスメモリ）に格納し、且つ前記展開されたプロ
グラムデータを実行することにより、処理の高速化を図
るとともにローダからの検索、変更および監視を簡単化
したことを特徴としている。
ーマット化されたジ−タンスプログラムをローダよりア
クセスするとともに、実行前にフォーマットデータを各
対応インストラクション群に展開してＲＡＭ （ランダ
ムアクセスメモリ）に格納し、且つ前記展開されたプロ
グラムデータを実行することにより、処理の高速化を図
るとともにローダからの検索、変更および監視を簡単化
したことを特徴としている。
実施例
以下、図面を参照しながら本発明の一実施例を説明する
。第１図は本発明のシーケンスプログラムの展開実行方
法に係るＰＣ内のデータメモリ構成を示している６第１
図において、まずローダからアクセスできるフォーマッ
ト化されたシーケンスプログラムデータと、そのデータ
をマイクロコンピュータの命令語に展開したシーケンス
プログラムデータとを各々用意しておく。そしてローダ
からアクセスしてフォーマット化されたシーケンスプロ
グラムデータをＲＡＭに格納する。さらに実行前に前記
フォーマット化されたデータを各対応インスト９７７５
７群に展開する。前記フォーマットデータは、例えば第
２図に示すようにオペコードおよびポジ７ヨンアドレス
から成り３バイトで構成される。また、インストラクシ
ョン群に展開されたデータは例えば４〜９バイトで構成
される。運転時は前記インストラクション展開されたジ
−タンスプログラムを実行する。ここで第３図のラダー
回路図について８０８８ を使用した場合のデータと
展開例を第１表に示す。
。第１図は本発明のシーケンスプログラムの展開実行方
法に係るＰＣ内のデータメモリ構成を示している６第１
図において、まずローダからアクセスできるフォーマッ
ト化されたシーケンスプログラムデータと、そのデータ
をマイクロコンピュータの命令語に展開したシーケンス
プログラムデータとを各々用意しておく。そしてローダ
からアクセスしてフォーマット化されたシーケンスプロ
グラムデータをＲＡＭに格納する。さらに実行前に前記
フォーマット化されたデータを各対応インスト９７７５
７群に展開する。前記フォーマットデータは、例えば第
２図に示すようにオペコードおよびポジ７ヨンアドレス
から成り３バイトで構成される。また、インストラクシ
ョン群に展開されたデータは例えば４〜９バイトで構成
される。運転時は前記インストラクション展開されたジ
−タンスプログラムを実行する。ここで第３図のラダー
回路図について８０８８ を使用した場合のデータと
展開例を第１表に示す。
第 １ 表
発明の効果
以上のように本発明によれば次のような効果が得られる
。すなわち、 （１）ＡＬＵが不要となるので世１曲格化および装置面
積の縮少化が図れる。
。すなわち、 （１）ＡＬＵが不要となるので世１曲格化および装置面
積の縮少化が図れる。
（２） フォーマット化されたシーケンスプログラム
データにより、ローダからの凍索や監視が容易に行なえ
る。
データにより、ローダからの凍索や監視が容易に行なえ
る。
（３）運転時には命令語展開されたノーケンスプログラ
ムが実行されるので、処理が＾連化される。
ムが実行されるので、処理が＾連化される。
例えば従来のインタプリタ方式では基本命令の処理時間
は、２０〜３０μＢ要するが、本発明によれば２〜６μ
日で済む。
は、２０〜３０μＢ要するが、本発明によれば２〜６μ
日で済む。
第１図および第２図は本発明の一実施例を示し、第１図
はデータメモリの構成を示す説明図、第２図は説明図、
第３図はラダー回路図、第４図（ａ）。 （′ｂ）はともに従来のプログラマブルコントローラの
構成説明図である。 第１図 第２図 第３図
はデータメモリの構成を示す説明図、第２図は説明図、
第３図はラダー回路図、第４図（ａ）。 （′ｂ）はともに従来のプログラマブルコントローラの
構成説明図である。 第１図 第２図 第３図
Claims (1)
- フォーマット化されたシーケンスプログラムをローダよ
りアクセスするとともに、実行前にフォーマットデータ
を各対応インストラクション群に展開してＲＡＭ（ラン
ダムアクセスメモリ）に格納することを特徴とするシー
ケンス・プログラムの展開実行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27817784A JPS61150008A (ja) | 1984-12-25 | 1984-12-25 | シ−ケンス・プログラムの展開実行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27817784A JPS61150008A (ja) | 1984-12-25 | 1984-12-25 | シ−ケンス・プログラムの展開実行方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150008A true JPS61150008A (ja) | 1986-07-08 |
Family
ID=17593659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27817784A Pending JPS61150008A (ja) | 1984-12-25 | 1984-12-25 | シ−ケンス・プログラムの展開実行方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150008A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946215A (en) * | 1996-01-23 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Machine tool controlling network communication controlling system |
-
1984
- 1984-12-25 JP JP27817784A patent/JPS61150008A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946215A (en) * | 1996-01-23 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Machine tool controlling network communication controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
| JPS61150008A (ja) | シ−ケンス・プログラムの展開実行方法 | |
| JPH053015B2 (ja) | ||
| JP2567111B2 (ja) | マイクロプログラム制御装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPH0158522B2 (ja) | ||
| JPH0259829A (ja) | マイクロコンピュータ | |
| JP2786689B2 (ja) | コンパイラ処理方法 | |
| JPH02196330A (ja) | 計算機システム | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS648362B2 (ja) | ||
| JPH0193823A (ja) | パーソナルコンピュータのｒｏｍ制御方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS62175827A (ja) | プログラム分岐方式 | |
| JPS594735B2 (ja) | チヤネルセイギヨホウシキ | |
| JPS5672749A (en) | Data processor | |
| JPS62184518A (ja) | フアンクシヨンキ−入力処理起動方式 | |
| JPH0623922B2 (ja) | プログラマブル・コントロ−ラ | |
| JPS6146531A (ja) | マイクロプロセツサ | |
| JPS629436A (ja) | マイクロプログラム制御装置 | |
| JPS63265327A (ja) | システム生成方式 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 |