JPS61145644A - マイクロ命令の分岐方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロ命令の分岐方式に関し、特に分岐を
行う際の相対分岐アドレスを拡大して分岐を行うマイク
ロ命令の分岐方式に関する。

〔従来の技術〕

情報処理装置は、プログラムによって運用されている。

このプログラムの命令の中に条件分岐命令が屡用いられ
ている。条件分岐命令は条件分岐命令であることを示す
条件分岐コードと分岐をする条件と相対分岐アドレスと
から構成されている〔第３図（ａ）に−例を示す〕。プ
ログラムを実行中に分岐命令があると、その分岐命令の
条件式が満足された場合に、上記した相対分岐アドレス
と分岐命令自身のアドレスとを加減算したアドレスにプ
ログラムが分岐される。

従来の分岐方式を第２図を用いて説明する。マイクロイ
ンストラクションカウンタ（以下、カウンタと称する）
１でコントロールストレージ２のアドレスが指示され、
そのアドレスのマイクロ命令の制御情報が実行される。

カウンタ１はアドレスを指示すると、次に実行すべきア
ドレスに歩道回路３の作動によってカウンタ値が変更さ
れる。

一方指示されたアドレスの制御情報は読み出されてデー
タレジスタ４に保持される。このデータレジスタ４の制
御情報はデコーダ回路５に入力される。デコーダ回路５
は分岐条件が満足されるか′か否かの判定を行い、満足
されると信号を出力し、マルチプレクサ回路６に信号を
送出する。マルチプレクサ回路６はこの信号を受信する
と歩進回路３との接続から加減算器７との接続に切り換
えを行う。

上記したデータレジスタ４の下位ビットの第１の相対ア
ドレスは加減算器７の第１人力となり、加減算器７の第
２人力はカウンタ１のカウンタ値である。加減算器７の
両人力の加減算値がカウンタ１に入力されることとなる
。即ち、分岐条件が満足される（以下分岐成功と称する
）と、実行された分岐命令自身のアドレスに対して第２
の相対アドレス分、前または後に隔たったアドレスに分
岐が行われることとなる。

しかしながら相対アドレスを示すビット数を充分取れず
、例えば５ビツトで構成すると上記した前後のアドレス
の隔たりは最高１５となる。

なお、第３図（ｂ）にマイクロ命令の相対分岐アドレス
が５ビツトで、その命令のアドレスをＮとした時の分岐
範囲を示す。

〔発明が解決しようとする問題点〕

マイクロ命令で条件分岐を実行しようとした場合、分岐
不成功時より時間がかかる。

例えば、条件分岐によって該分岐命令の次の番地から格
納されているプログラムルーチンを実行するか否かを、
運用プログラムに取り入れる場合、マイクロ命令の相対
分岐アドレスが５ビツトとしく以下、説明例に適用）、
プログラムルーチンの命令個数ｎが１５個以内の場合は
第６図（ａ）のプログラムフローチャ°−トのように、
プログラムを゛不成功分岐側とし、成功分岐側はそのプ
ログラムを飛び越すようにする。

しかしながらプログラムの命令個数ｎが１５以上になる
と、相対分岐アドレスによって分岐できないので、第６
図（ｂ）のように、プログラムは成功側にし、不成功側
に無条件分岐命令を余分に置いて分岐する必要がある。

第７図（ａ）はプログラムが終止（ＥＮＤ）する場合で
、この場合は第７図（ｂ）のように、命令個数ｎを１５
以内の数ｎ、とｎ２に２分割して、成功側がｎｌを飛び
越して分岐できるようにし、ｎ２はやはり分岐命令を置
いて残りのｎ２を更に分岐する。

以上説明のように、従来はマイクロ命令の相対分岐“ア
ドレスのビット数で定ま□る値以上（即ち例では１５以
上）に、広範囲に分岐することができないので上記のよ
うにマイクロプログラムを作成上余分に分岐命令を置い
たり、分岐側を考慮する等の問題点があった。

〔問題点を解決するための手段〕

上記問題点は、第２の相対アドレスを格納する手段とし
て、予め所定の値をセットするレジスタ（以下、オフセ
ットレジスタと称する）を設け、マイクロ命令の分岐が
成功した時、そのマイクロ命令中の相対アドレスの値と
、インストラクションカウンタの値と、前記オフセント
レジスタの値とを加減算した値のアドレスに分岐を行っ
て、分岐範囲を拡大したこの発明のマイクロ命令の分岐
方式によって解決される。

〔作用〕

上記のマイクロ命令の分岐方式では、マイクロ命令の分
岐が成功した場合、オフセットレジスタに所要の値をセ
ットしておけば、マイクロ命令の相対分岐アドレスのビ
ット数で定まる値以上の広範囲の分岐を行うことができ
る。

〔実施例〕

以下、図面を参照してこの発明の実施例を詳細に説明す
る。

第１図はこの発明の一実施例のブロック図である。なお
、図中、同一記号は同一対象物を示す。

図においてオフセットレジスタ１ｏは上記第２の相対ア
ドレスをセントするレジスタであって、加減算器１１は
３個の入力端子をもち、第１人力はマイクロ命令で与え
られる第１の相対アドレス、第２人力はカウンタｌの値
、第３人力はオフセットレジスタ１０の第２の相対アド
レスであって、出力はマルチプレクサ回路６に接続され
る。

以上２点が前記第２図の従来例と異なるが、カウンタ１
、コントロールストレージ２、歩進回路３、データレジ
スタ４、デコーダ回路５、マルチプレクサ回路６につい
ては同じであって、図に示すＡ部については第２図の従
来例と構成、動作は変わらない。

この発明によれば、オフセットレジスタ１０が第２の相
対分岐アドレスを格納する手段として設けられ、このオ
フセントレジスタ１０に所要の値をセントすれば分岐成
功時に、（１）マイクロ命令の第１の相対アドレスの値
と、（２）カウンタエの値と、（３）オフセットレジス
タ１０に格納された第２の相対アドレスの値の計３個の
値が加減算された値のアドレスに分岐することになり、
従来より広範囲に分岐することができる。

上記の従来例第６図、第７図にこの発明の方式を適用す
れば、それぞれ第４図、第５図のように、プログラムが
命令個数ｎが１５以上であっても、予め所要の第２の相
対アドレスの値をセットすることによって、余分に分岐
命令を置かな（でも、分岐することができ、且つ分岐側
の考慮もなくて済む。

また、第２の相対アドレスを設定するビットをアドレス
の高位桁にとれば、少ないビット数で広範囲に分岐する
ことができる。即ち、僅かの機能追加で大きい効果が得
られる。

なお、上記実施例のオフセットレジスタ１０に設定され
る第２の相対アドレス値は、−回の分岐毎にその値を０
にリセットして、マイクロプログラムで相対分岐アドレ
スのビット数で定ま・る範囲以上分岐を必要とする時の
み、別のマイクロ命令で所要値をセントしてもよい、或
いはそのまま、その値を保持してもよい。

〔発明の効果〕

以上説明したようにこの発明によれば、オフ七　″ット
レジスタに所要の値をセットすることによって、相対分
岐アドレスにその値が加減算されるので、広範囲に分岐
を行うことができる。

また、プログラムを先行処理するパイプ、ライン処理を
行っている場合も、制御を乱されることなく、頻度の高
い、実行速度を必要とするプログラムを効果的に配置し
て、処理能力の高いマイクロプログラムを作成すること
ができる。

【図面の簡単な説明】

第１図はこの発明のマイクロ命令の分岐方式の一実施例
を示すブロック図、 第２図は従来のマイクロ命令の分岐を説明するブロック
図、 第３図（ａ）は条件分岐のマイクロ命令の構成図、第３
図（ｂ）は従来のマイクロ命令の分岐範囲を示す図、 第４図、第５図はこの発明によるマイクロ命令によるプ
ログラムのフローチャート、 第６図（ａ）　、（ｂ）　、第７図（ａ）、　（ｂ）は
従来例のプログラムフローチャートである。 図において、１はマイクロインストラクションカウンタ
、２はコントロールストレージ、３は歩進回路、４はデ
ータレジスタ、５はデコーダ回路、６はマルチプレクサ
回路、７，１１は加減算器、１０はオフセットレジスタ
をそれぞれ示す。 Ｉｌｌ　　図 第２図 第３ｗＪ 第４【 １１５　　ミ

Claims (1)

【特許請求の範囲】
1. マイクロ命令が示す第１の相対分岐アドレスと、マイク
   ロインストラクションカウンタが示す前記マイクロ命令
   のアドレスとを、加減算したアドレスに分岐する分岐制
   御方式を具備する情報処理システムにおいて、前記シス
   テムに第２の相対アドレスを格納する手段を具え、分岐
   を行う際に前記第１と第２の両相対アドレスとが形成す
   る値を分岐相対アドレスとして、マイクロインストラク
   ションカウンタの示す前記マイクロ命令のアドレスより
   分岐を行い、分岐範囲を拡大することを特徴とするマイ
   クロ命令の分岐方式。