JPS6252331B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム計算機において、
若干のハードウエアを追加することによつて、マ
イクロプログラムのステツプ数を減少せしめ、従
つて実行速度の向上、及び制御記憶CSの容量節
減を達成させるものである。

一般にマイクロプログラム方式の計算機では、
マシン命令のオペコードに応じてマイクロルーチ
ンが選択されて実行される。そのマイクロルーチ
ンでは、上記マシン命令の処理が終了したか否か
の判定処理が必らず必要となり、それは条件ブラ
ンチのマイクロ命令によつて行なわれる。例えば
乗、除算に関するマシン命令の処理は、同様な処
理を何回か繰り返すことにより行なわれるが、各
繰り返しのたびにそれが最後の繰り返しかそれと
ももう一度繰り返すべきかの判定を行なう必要が
ある。

しかしほとんどの命令では、そのオペコードに
応じてその命令の処理終了条件が一意に決まるこ
とが多い。従つてその条件をハード的に検出する
手段を設ければ、マイクロルーチン中には条件判
定用のステツプを設ける必要がなくなる。

以下図面により本発明を詳述する。図は本発明
の一実施例を示し、IRはマシン命令がセツトさ
れる命令レジスタ、ALUは演算回路、Ｘ，Ｙは
ALUの入力レジスタ、GRは汎用レジスタ群、
RAはレジスタ選択アドレスレジスタ、STRはス
テータスレジスタ、CSは制御記憶、CSARはCS
のアドレスレジスタ、MSKRはマスクレジスタ、
EARはエンドアドレスレジスタである。STRの
内容としては、ALUでのオーバフローの有無、
特定の桁からのキヤリの有無、Ｘ，Ｙに置数され
たデータの符号、演算結果の符号、その他各種の
コンデイシヨンコードが含まれる。

本発明の一実施例ではさらにブランチアドレス
と終了条件をするROMを設け、IR中のマシン命
令のオペコードに応じて、終了条件及びブランチ
アドレスを発生させる。終了条件はECRレジス
タにセツトされ、比較器COMPによつて常時
STRと比較される。またブランチアドレスは
BARレジスタにセツトされる。STRとECRの内
容が一致すると、CSARにBARの内容がセツトさ
れ、所定のアドレスにブランチされる。ブランチ
先としては次のマシン命令の取出し用命令、割込
み処理用命令等が考えられる。このブランチ先は
必らずしも各マシン命令毎に発生する必要はなく
定数として用意してもよい。

MSKRはマイクロプログラムでセツト可能なレ
ジスタで、STR中の特定の条件をのみ見たいと
きに他のビツトをマスクするためのものである。
EARもマイクロプログラムでセツト可能なレジ
スタで、本発明によるブランチ機能が使えない場
合にマイクロプログラムでブランチするためのも
のである。

また、図中点線で示したように、COMPの出力
によつてECRやBARの内容を更新する機能を追
加すれば、１つのマイクロルーチン中の複数ケ所
での条件判定が可能となる。

またオペコードから対応するマイクロルーチン
の先頭アドレスを求めるのに、いわゆるアドレス
マツピング用のROMを用いることがあるが、本
発明におけるROMをそのマツピング用ROMの一
部として設けることもできる。

さらにECRをマイクロプログラムにより書込
み可能とすることにより、種々の複雑な処理の実
行も可能になる。

以上の如く本発明ではマシン命令のオペコード
に応じてその命令の終了条件をセツトし、その条
件が満たされたことをもつてブランチするように
したため、マイクロプログラムで条件判定をする
必要がなく、処理速度の向上、及びCSの容量削
減に効果がある。

【図面の簡単な説明】

図は発明の一実施例を示し、STRはステータ
スレジスタ、ECRは命令終了条件設定レジス
タ、COMPは比較器、BARはブランチアドレ
ス、IRはマシン命令レジスタ、CSは制御記憶、
CSARはCSアドレスレジスタである。

Claims (1)

1. 【特許請求の範囲】 １ マイクロプログラム計算機において、 マシン命令のオペコードに対応してその命令の
   終了条件が格納されている記憶手段、 該記憶手段から出力された終了条件が設定され
   るレジスタ手段、 該レジスタ手段の内容とマイクロプログラム計
   算機内で生じる信号を格納するステータスレジス
   タの内容とを比較し、該レジスタ手段内の条件が
   満足されたことを検出する比較手段、及び、 該検出手段の出力に応答してマイクロプログラ
   ムを所定のアドレスにブランチさせる手段とを設
   けたことを特徴とするマイクロプログラム計算
   機。