JPH0352092B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は10進加算演算サイクルで発生するオー
バフローの検出方式の改良に関するものである。

演算の結果オーバフローが発生すると単に演算
エラーに止まらないでその演算に関連するデータ
領域が破壊され、更に他メモリ領域にまで損傷を
及ぼす等重大な問題を引き起こすことがある。

これを防止するために、オーバフローの発生し
た時は直ちにこれを検出しアラーム等適当な処置
をする必要がある。このため演算途中に度々チエ
ツクしてオーバフローを速やかに検出している。

しかし、これは演算速度との関連があり、適切
な方式でオーバフローの検出を行う必要がある。

〔従来の技術〕

一般に、２オペランド演算では演算命令によつ
てメモリからオペランド１とオペランド２のデー
タが演算レジスタにセツトされ演算器によつて加
算された後、その演算結果が再び演算レジスタを
経てオペランド１のアドレスに格納される。

可変長データの演算の場合には、演算結果の桁
数がオペランド１より大であればメモリにセツト
することができないので、オーバフローとして別
の処理、例えばエラーとして処理される。

もしこのオーバフローが正しく検出されないと
オペランド１より長いデータをオペランド１と同
じ先頭アドレスから書き込むことになり、オペラ
ンド１の次のアドレスにあるデータを破壊するこ
とになるからである。

具体的に可変長データのオーバフローの条件を
説明する。例えば４バイト幅の加算器を用いた場
合を考える。第５図ａのようにオペランド１の有
効桁数L1、オペランド２の有効桁数L2とし、L1
≧L2の場合、演算の結果オペランド１の有効桁
数L1の最上桁から桁上げがあれば、オーバフロ
ーとなる。一方、第５図ｂのように、L1＜L2の
場合、演算の結果、L2の最上桁からの桁上げの
ほかに、オペランド１の有効桁数L1からの桁上
げによつてもオーバフローにする必要がある。

以下、第３図のブロツク図を用いて従来の10進
加算演算におけるオーバフロー検出方式を説明す
る。構成、動作の説明を理解し易くするために、
８バイト以下のデータが４バイト幅の10進演算器
で加算演算されるものとする。

まず各部の動作を説明する。

１はオペランド１のデータの内、上位４バイト
が、また、２はその下位４バイトがセツトされる
演算レジスタである。同様に３，４はオペランド
２に関するそれぞれ上位および下位の演算レジス
タである。５は４バイトの10進加算器で、上位と
下位バイトに分けてそれぞれ加算する。６はキヤ
リ検出器で、演算結果の４バイトの最上位桁から
の桁上げが検出されれば、ビツト０の信号CRY0
を“１”とする。次の桁、即ち、第２桁目から最
上位桁への桁上げが検出されればビツト１の信号
CRY1が、以下第３桁目から第２桁目へはビツト
２の信号CRY2が、第４桁目から第３桁目へはビ
ツト３の信号CRY3が“１”となる。８はオペラ
ンド長レジスタで、オペランド１の有効桁数を示
す４ビツトレジスタである。この下２桁はオペラ
ンド１を４桁づつ区切つた時の最上位の有効桁の
４桁中の位置を示す。即ち、図示する４桁の最上
位の桁をバイト０とし、以下の桁をバイ１、バイ
ト２、バイト３、とすると、“＊＊00”はバイト
３に最上位桁があり、“＊＊01”はバイト２に、
“＊＊10”はバイト１に、“＊＊11”はバイト０に
最上位桁があることを示す（＊印は１、０のいず
れでもよいことを示す）。７はキヤリ生成回路で、
次の論理式で表現される機能を有する回路であ
る。

CRYL1＝CRY0・L1〔11〕＋CRY1・ L1〔10〕＋CRY2・L1〔01〕＋CRY3・ L1〔00〕 ……（式１） 但し、CRYL1はキヤリ生成回路の出力信号で
この値は右辺の論理式の値によつて“１”か
“０”である。CRY0〜３はキヤリ検出器６の各
桁の桁上げビツトの論理信号である。即ち、式１
の論理式が成立すればキヤリ生成回路７は信号
“１”を発生する。

L1〔XX〕はオペランド長レジスタ８の下位２
桁の値を示す。例えば、L1〔10〕はオペランド長
レジスタ８のビツト２の値は１で、ビツト３の値
は０、即ち、上記の表現で“＊＊10”であること
を示す。９はデコーダで、オペランド長レジスタ
８の下２桁の内容を上記４つの場合にデコードし
てキヤリ生成回路７に与える。１０はオーバフロ
ービツトレジスタで、オーバフローが検出された
時このレジスタの出力信号は“１”となる。

次に、第４図のフローチヤートに基づいて説明
する。

ステツプ１ 演算命令によつてメモリからオペランド１の上
位４バイトは演算レジスタ１に、下位４バイトは
演算レジスタ２にセツトされる。

ステツプ２ ステツプ１と同様に、オペランド２の上位４バ
イトは演算レジスタ３に、下位４バイトは演算レ
ジスタ４にセツトされる。オペランド１のデータ
の有効桁数はオペランド長レジスタ８にセツトさ
れている。

ステツプ３ 10進加算器５は演算レジスタ２と演算レジスタ
４からデータを読み込み加算演算する。その演算
結果を演算レジスタ２にセツトする。キヤリ生成
回路７が、キヤリ検出器６とオペランド長レジス
タ８からデコーダ９を介して送られたデータとに
基づき、前記式１の論理値によつて信号を発生す
る。更に、この信号とマイクロ命令等より与えら
れる演算種別信号ARITHOP（加算命令の時に
ARITHOP＝１）と次の論理式によつてオーバ
フロービツトレジスタ１０に信号をセツトする。

DOVFL＝CRYL1・ARITHOP ……（式２） 但し、DOVFLはオーバフロービツトレジスタ
１０の内容の信号名である。

ステツプ４ マイクロプログラムがL1≧４を判断する。即
ちオペランド１の有効桁数が４桁か、それより大
きいかを判断する。

ステツプ５ 上位４バイトの演算を行う。上記説明と同様な
10進加算演算とオーバフロー検出手順を経て、オ
ーバフローがあればオーバフロービツトレジスタ
１０に信号をセツトする。その場合は下位バイト
の演算結果に基づくオーバフロー検出結果に上書
きしてオーバフロービツトレジスター１０に信号
をセツトする。

オペランド１の有効桁数が４桁より小さい場合
でオーバフローが検出されると、ステツプ５を介
さないでオーバフロービツトレジスタ１０に信号
をセツトする。

ステツプ６ オーバフロービツトレジスタ１０の信号をマイ
クロプログラムが判定してオーバフローとする。

〔発明が解決しようとする問題点〕

従来の加算演算におけるオーバフローの検出は
加算過程において第４図のフローチヤートが示す
ように下位演算を行なつた後、L1≧４バイトの
判断サイクルが入る。この為、L1≧４であつた
場合は６ステツプ、L1≧４でなかつた場合でも
５ステツプの処理が必要である。また一般に、判
断処理には分岐命令が使用され、分岐を行うため
には余分な時間を要するという問題がある。

この判断サイクルを経ないで上位バイト演算を
無条件に行うとすると、この上位バイト演算の結
果によつて下位バイト演算の結果によるオーバフ
ロービツトレジスタ１０の信号は更新されてしま
い、LI≧４でなかつた場合に正しくオーバフロ
ーが検出できないことになる。

従来のオーバフロー検出方式はこのように演算
サイクルの途中に判断サイクルが入るために余分
の処理時間がかかり、演算時間の損失を招いてい
る点が問題であつた。

〔問題点を解決するための手段〕

本発明は上記問題点を解決するために、下位演
算によつてオーバフローが発生していた場合に
は、オーバフロービツトを上位演算結果によつて
更新しないように抑制し、上位４バイトの演算で
オーバフローが発生した場合はオーバフロー信号
をこの演算結果で更新する機能をもつオーバフロ
ービツト生成回路１１を設けた。これはマイクロ
プログラムの進行とは別に機能する。

〔作用〕

オーバフロー生成回路１１を設けることによ
り、上位演算によつて下位演算で発生したオーバ
フロービツトは更新されることがなく、また、上
位バイトの演算でオーバフローが成立する条件も
ここで判断されるため、マイクロプログラムは判
断過程を省略して、演算サイクルのみを続けるこ
とになる。即ち、演算速度はそれだけ速くなる。

〔実施例〕

以下、図面を参照して本発明の実施例を説明す
る。第１図は本発明の一実施例のブロツク図で第
２図はそのフローチヤートである。従来の技術の
項の説明と関連させて構成と動作の説明を理解し
易くするために、８バイト以下のデータを４バイ
トの10進加算器で加算演算するものとする。

本実施例では10進加算演算システムにおけるキ
ヤリ生成回路７とオーバフロービツトレジスタ１
０の間にオーバフロービツト生成回路１１を設
け、オーバフロービツト生成回路１１はキヤリ生
成回路７とオペランド長レジスタ８とマイクロ命
令からの信号に基づき、オーバフロービツトレジ
スタ１０の信号をセツトする。即ち、オーバフロ
ービツトレジスタ１０の信号DOVFLの論理式を
本発明では下位４バイトの演算では（式１）、（式
２）をそのまま使用してオーバフロービツトレジ
スタ１０に信号をセツトするが、第２図のステツ
プ４で上位４バイトの演算が行われる一方でオー
バフロービツト生成回路１１は次の論理式（式
３）を用いてオーバフロービツトレジスタ１０の
信号をチエツクしてオーバフローの検出の有無に
よつて、信号を更新する。

DOVFL＝（L1〔１〕・CRYL1＋L1〔１〕 ・DOVFL）ARITHOP ……（式３） 但し、L1〔１〕はオペランド長レジスタ８のビ
ツト１の論理値である。

第２図のフローチヤートに示すように、下位バ
イト演算の後、上位バイト演算を継続して行えば
よく、プログラム上は判断ステツプを省略するこ
とができる。

以上の説明は８バイト以下のデータを４バイト
の10進加算器で加算演算を行つた例を示したもの
であるが、演算の種類やそれに関連する各部のバ
イト数、あるいは、ビツト数を相当する桁数に変
更することによつて、説明実施例以外のシステム
に応用することができる。

〔発明の効果〕 以上説明したように、本発明によれば、10進加
算演算におけるマイクロプログラムが演算フロー
の中で判断サイクルを挿入することなく演算サイ
クルを継続することができるようになり、演算速
度を速くすることができる。

また、削減されたマイクロプログラムはデータ
処理装置の別の用途に転用され、機能の拡大につ
ながることになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図。
第２図は本発明のフローチヤート。第３図は従来
例のブロツク図。第４図は従来例のフローチヤー
ト。第５図はオーバフロー条件の説明図。 図中、１はオペランド１の上位バイト演算レジ
スタ、２はオペランド１の下位バイト演算レジス
タ、３はオペランド２の上位バイト演算レジス
タ、４はオペランド２の下位バイト演算レジス
タ、５は10進加算器、６はキヤリー検出器、７は
キヤリー生成回路、８はオペランド長レジスタ、
９はデコーダ、１０はオーバフロービツトレジス
タ、１１はオーバフロービツト生成回路。

Claims (1)

【特許請求の範囲】
1. １ 所定演算バイト幅の演算器を複数回用いて、
   該バイト幅より長い可変長データを演算するデー
   タ処理装置において、該演算結果となるオペラン
   ドの長さがセツトされるオペランド長レジスタの
   特定ビツトと該演算において発生するキヤリとに
   よつて各回の演算結果の桁上げ信号を生成するキ
   ヤリ生成回路と、オーバフロービツトレジスタ
   と、前記オペランド長レジスタの他の特定ビツト
   と前記オーバフロービツトレジスタの内容と前記
   キヤリ生成回路の出力とによつて生成するビツト
   を前記オーバフロービツトレジスタにセツトする
   オーバフロービツト生成回路とを備えたことを特
   徴とする可変長データ演算のオーバフロー検出方
   式。