JPS61123930A - 可変長デ−タ演算のオ−バフロ−検出方式 - Google Patents
可変長デ−タ演算のオ−バフロ−検出方式Info
- Publication number
- JPS61123930A JPS61123930A JP59243801A JP24380184A JPS61123930A JP S61123930 A JPS61123930 A JP S61123930A JP 59243801 A JP59243801 A JP 59243801A JP 24380184 A JP24380184 A JP 24380184A JP S61123930 A JPS61123930 A JP S61123930A
- Authority
- JP
- Japan
- Prior art keywords
- register
- overflow
- arithmetic
- signal
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１０進加算演算サイクルで発生するオーバフロ
ーの検出方式の改良に関するものである。
ーの検出方式の改良に関するものである。
演算の結果オーバフローが発生すると単に演算エラーに
止まらないでその演算に関連するデータ領域が破壊され
、更に他メモリ領域にまで損傷を及ぼす等重大な問題を
引き起こすことがある。
止まらないでその演算に関連するデータ領域が破壊され
、更に他メモリ領域にまで損傷を及ぼす等重大な問題を
引き起こすことがある。
これを防止するために、オーバフローの発生した時は直
ちにこれを検出しアラーム等通当な処置をする必要があ
る。このため演算途中に度々チェックしてオーバフロー
を速やかに検出している。
ちにこれを検出しアラーム等通当な処置をする必要があ
る。このため演算途中に度々チェックしてオーバフロー
を速やかに検出している。
しかし、これは演算速度との関連があり、適切な方式で
オーバフローの検出を行う必要がある。
オーバフローの検出を行う必要がある。
一般に、２オペランド演算では演算命令によってメモリ
からオペランド１とオペランド２のデータが演算レジス
タにセットされ演算器によって加算された後、その演算
結果が再び演算レジスタを経てオペランドｌのアドレス
に格納される。
からオペランド１とオペランド２のデータが演算レジス
タにセットされ演算器によって加算された後、その演算
結果が再び演算レジスタを経てオペランドｌのアドレス
に格納される。
可変長データの演算の場合には、演算結果の桁数がオペ
ランド１より大であればメモリにセットすることができ
ないので、オーバフローとして別の処理、例えばエラー
として処理される。
ランド１より大であればメモリにセットすることができ
ないので、オーバフローとして別の処理、例えばエラー
として処理される。
もしこのオーバフローが正しく検出されないとオペラン
ド１より長いデータをオペランド１と同じ先頭アドレス
から書き込むことになり、オペランド１の次のアドレス
にあるデータを破壊することになるからである。
ド１より長いデータをオペランド１と同じ先頭アドレス
から書き込むことになり、オペランド１の次のアドレス
にあるデータを破壊することになるからである。
具体的に可変長データのオーバフローの条件を説明する
。例えば４ハイド幅の加算器を用いた場合を考える。第
５図（ａ＋のようにオペランド１の有効桁数Ｌｌ、オペ
ランド２の有効桁数Ｌ２とし、Ｌ１≧Ｌ２の場合、演算
の結果オペランド１の有効桁数Ｌ１の最上桁から桁上げ
があれば、オーバフローとなる。一方、第５図山）のよ
うに、ＬＬ＜Ｌ２の場合、演算の結果、Ｌ２の最上桁か
らの桁上げのほかに、オペランド１の有効桁数Ｌ１から
の桁上げによってもオーバフローにする必要がある。
。例えば４ハイド幅の加算器を用いた場合を考える。第
５図（ａ＋のようにオペランド１の有効桁数Ｌｌ、オペ
ランド２の有効桁数Ｌ２とし、Ｌ１≧Ｌ２の場合、演算
の結果オペランド１の有効桁数Ｌ１の最上桁から桁上げ
があれば、オーバフローとなる。一方、第５図山）のよ
うに、ＬＬ＜Ｌ２の場合、演算の結果、Ｌ２の最上桁か
らの桁上げのほかに、オペランド１の有効桁数Ｌ１から
の桁上げによってもオーバフローにする必要がある。
以下、第３図のブロック図を用いて従来の１０進加算演
算におけるオーバフロー検出方式を説明する。構成、動
作の説明を理解し易くするために、８バイト以下のデー
タが４ハイド幅のＩＯ進演算器で加算演算されるものと
する。
算におけるオーバフロー検出方式を説明する。構成、動
作の説明を理解し易くするために、８バイト以下のデー
タが４ハイド幅のＩＯ進演算器で加算演算されるものと
する。
まず各部の動作を説明する。
１はオペランド１のデータの内、上位４バイトが、また
、２はその下位４バイトがセットされる演算レジスタで
ある。同様に３．４はオペランド２に関するそれぞれ上
位および下位の演算レジスタである。５は４バイトのｌ
Ｏ進加算器で、上位と下位バイトに分けてそれぞれ加算
する。６はキャリ検出器で、演算結果の４バイトの最上
位桁からの桁上げが検出されれば、ビット０の信号ＣＲ
ＹＯを“１”とする０次の桁、即ち、第２桁目から最上
位桁への桁上げが検出されればとッ）１の信号ＣＲＹ１
が、以下第３桁目から第２桁目へはビット２の信号ＣＲ
Ｙ２が、第４桁目から第３桁目へはビット３の信号ＣＲ
Ｙ３が“ｌ”となる、８はオペランド長レジスタで、オ
ペランド１の有効桁数を示す４ビツトレジスタである。
、２はその下位４バイトがセットされる演算レジスタで
ある。同様に３．４はオペランド２に関するそれぞれ上
位および下位の演算レジスタである。５は４バイトのｌ
Ｏ進加算器で、上位と下位バイトに分けてそれぞれ加算
する。６はキャリ検出器で、演算結果の４バイトの最上
位桁からの桁上げが検出されれば、ビット０の信号ＣＲ
ＹＯを“１”とする０次の桁、即ち、第２桁目から最上
位桁への桁上げが検出されればとッ）１の信号ＣＲＹ１
が、以下第３桁目から第２桁目へはビット２の信号ＣＲ
Ｙ２が、第４桁目から第３桁目へはビット３の信号ＣＲ
Ｙ３が“ｌ”となる、８はオペランド長レジスタで、オ
ペランド１の有効桁数を示す４ビツトレジスタである。
この下２桁はオペランド１を４桁づつ区切った時の最上
位の有効桁の４桁中の位置を示す。即ち、図示する４桁
の最上位の桁をバイト０とし、以下の桁をバイト１、バ
イト２、バイト３、とすると、”＊＊００”はバイト３
に最上位桁があり、“＊＊０１”はバイト２に、“＊＊
１０”はバイト１に、“＊＊１１″はバイトＯに最上位
桁があることを示す（＊印は１，０のいずれでもよいこ
とを示す）、７はキャリ生成回路で、次の論理式で表現
される機能ををする回路である。
位の有効桁の４桁中の位置を示す。即ち、図示する４桁
の最上位の桁をバイト０とし、以下の桁をバイト１、バ
イト２、バイト３、とすると、”＊＊００”はバイト３
に最上位桁があり、“＊＊０１”はバイト２に、“＊＊
１０”はバイト１に、“＊＊１１″はバイトＯに最上位
桁があることを示す（＊印は１，０のいずれでもよいこ
とを示す）、７はキャリ生成回路で、次の論理式で表現
される機能ををする回路である。
ＣＲＹＬＩ ＝ＣＲＹＯ・Ｌｌ （１１） ＋ ＣＲＹ
Ｉ・ＬＬ （１０）＋ ＣＲＹ２ ・Ｌｌ （０１）
＋ ＣＲＹ３ ・Ｌｌ （００）、、、、、、、、 （
式１） 但し、ＣＲＹＬＩはキャリ生成回路の出力信号でこの値
は右辺の論理式の値によって“ｌ”か“Ｏ”である。Ｃ
ＲＹＯ〜３はキャリ検出器６の各桁の桁上げビットの論
理記号である。即ち、式１の論理式が成立すればキャリ
生成回路７は信号“１”を発生する。
Ｉ・ＬＬ （１０）＋ ＣＲＹ２ ・Ｌｌ （０１）
＋ ＣＲＹ３ ・Ｌｌ （００）、、、、、、、、 （
式１） 但し、ＣＲＹＬＩはキャリ生成回路の出力信号でこの値
は右辺の論理式の値によって“ｌ”か“Ｏ”である。Ｃ
ＲＹＯ〜３はキャリ検出器６の各桁の桁上げビットの論
理記号である。即ち、式１の論理式が成立すればキャリ
生成回路７は信号“１”を発生する。
Ｌｌ （ＸＸ）はオペランド長レジスタ８の下位２桁の
値を示す。例えば、Ｌｌ （１０）はオペランド長レジ
スタ８のビット２の値はｌで、ビット３の値は０、即ち
、上記の表現で“＊＊１０”であることを示す、９はデ
コーダで、オペランド長レジスタ８の下２桁の内容を上
記４つの場合にデコードしてキャリ生成回路７に与える
。 １０はオーバフロービットレジスタで、オーバフロ
ーが検出された時このレジスタの出力信号は“１”とな
る。
値を示す。例えば、Ｌｌ （１０）はオペランド長レジ
スタ８のビット２の値はｌで、ビット３の値は０、即ち
、上記の表現で“＊＊１０”であることを示す、９はデ
コーダで、オペランド長レジスタ８の下２桁の内容を上
記４つの場合にデコードしてキャリ生成回路７に与える
。 １０はオーバフロービットレジスタで、オーバフロ
ーが検出された時このレジスタの出力信号は“１”とな
る。
次に、第４図のフローチャートに基づいて説明する。
ステップｌ
演算命令によってメモリからオペランド１の上位４バイ
トは演算レジスタ１に、下位４バイトは演算レジスタ２
にセントされる。
トは演算レジスタ１に、下位４バイトは演算レジスタ２
にセントされる。
ステップ２
ステップ１と同様に、オペランド２の上位４ハイドは演
算レジスタ３に、下位４バイトは演算レジスタ４にセッ
トされる。オペランドｌのデータの有効桁数はオペラン
ド長レジスタ８にセットされている。
算レジスタ３に、下位４バイトは演算レジスタ４にセッ
トされる。オペランドｌのデータの有効桁数はオペラン
ド長レジスタ８にセットされている。
ステップ３
１０進加算器５は演算レジスタ２と演算レジスタ４から
データを読み込み加算演算する。その演算結果を演算レ
ジスタ２にセントする。キャリ生成回路７が、キャリ検
出器６とオペランド長レジスタ８からデコーダ９を介し
て送られたデータとに基づき、前記式１の論理値によっ
て信号を発生する。更に、この信号とマイクロ命令等よ
り与えられる演算種別信号＾ＲＩＴＨＯＰ （加算命
令の時に ＡＲＩＴＨＯＰ ＝ １ ”）と次の論理式
によってオーバフロービットレジスタ１０に信号をセッ
トする。
データを読み込み加算演算する。その演算結果を演算レ
ジスタ２にセントする。キャリ生成回路７が、キャリ検
出器６とオペランド長レジスタ８からデコーダ９を介し
て送られたデータとに基づき、前記式１の論理値によっ
て信号を発生する。更に、この信号とマイクロ命令等よ
り与えられる演算種別信号＾ＲＩＴＨＯＰ （加算命
令の時に ＡＲＩＴＨＯＰ ＝ １ ”）と次の論理式
によってオーバフロービットレジスタ１０に信号をセッ
トする。
ＤＯＶＦＬ ＝ＣＲＹＬ１ ・ＡＲＩＴＨＯＰ 、、、
、、、、、、、 （式２）但し、ＤＯＶＦＬはオーバフ
ロービットレジスタ１０の内容の信号名である。
、、、、、、、 （式２）但し、ＤＯＶＦＬはオーバフ
ロービットレジスタ１０の内容の信号名である。
ステップ４
マイクロプログラムがＬ１≧４を判断する。即ちオペラ
ンドｌの有効桁数が４桁か、それより大きいかを判断す
る。
ンドｌの有効桁数が４桁か、それより大きいかを判断す
る。
ステップ５
上位４バイトの演算を行う、上記説明と同様なＩＯ道加
算演算とオーバフロー検出手順を経て、オーバフローが
あればオーバフロービットレジスタ１０に信号をセット
する。その場合は下位バイトの演算結果に基づくオーバ
フロー検出結果に上書きしてオーバフロービットレジス
ターｌＯに信号をセットする。
算演算とオーバフロー検出手順を経て、オーバフローが
あればオーバフロービットレジスタ１０に信号をセット
する。その場合は下位バイトの演算結果に基づくオーバ
フロー検出結果に上書きしてオーバフロービットレジス
ターｌＯに信号をセットする。
オペランドＩの有効桁数が４桁より小さい場合でオーバ
フローが検出されると、ステップ５を介さないでオーバ
フロービットレジスタ１０に信号をセットする。
フローが検出されると、ステップ５を介さないでオーバ
フロービットレジスタ１０に信号をセットする。
ステップ６
オーバフロービットレジスタ１０の信号をマイクロプロ
グラムが判定してオーバフローとする。
グラムが判定してオーバフローとする。
従来の加算演算におけるオーバフローの検出は加算過程
において第４図のフローチャートが示すように下位演算
を行なった後、Ｌｌ≧４バイトの判断サイクルが入る。
において第４図のフローチャートが示すように下位演算
を行なった後、Ｌｌ≧４バイトの判断サイクルが入る。
この為、Ｌ１≧４であった場合は６ステツ、プ、Ｌ１≧
４でなかった場合でも５ステツプの処理が必要である。
４でなかった場合でも５ステツプの処理が必要である。
また一般に、判断処理には分岐命令が使用され、分岐を
行うためには余分な時間を要するという問題がある。
行うためには余分な時間を要するという問題がある。
この判断サイクルを経ないで上位バイト演算を無条件に
行うとすると、この上位バイト演算の結果によって下位
バイト演算の結果によるオーバフロービットレジスタ１
０の信号は更新されてしまい、Ｌｌ≧４でなかった場合
に正しくオーバフローが検出できないことになる。
行うとすると、この上位バイト演算の結果によって下位
バイト演算の結果によるオーバフロービットレジスタ１
０の信号は更新されてしまい、Ｌｌ≧４でなかった場合
に正しくオーバフローが検出できないことになる。
従来のオーバフロー検出方式はこのように演算サイクル
の途中に判断サイクルが入るために余分の処理時間がか
かり、演算時間の損失を招いている点が問題であった。
の途中に判断サイクルが入るために余分の処理時間がか
かり、演算時間の損失を招いている点が問題であった。
本発明は上記問題点を解決するために、下位演算によっ
てオーバフローが発生していた場合には、オーバフロー
ビットを上位演算結果によって更新しないように抑制し
、上位４バイトの演算でオーバフローが発生した場合は
オーバフロー信号をこの演算結果で更新する機能をもつ
オーバフロービット生成回路１１を設けた。これはマイ
クロプログラムの進行とは別に機能する。
てオーバフローが発生していた場合には、オーバフロー
ビットを上位演算結果によって更新しないように抑制し
、上位４バイトの演算でオーバフローが発生した場合は
オーバフロー信号をこの演算結果で更新する機能をもつ
オーバフロービット生成回路１１を設けた。これはマイ
クロプログラムの進行とは別に機能する。
オーバフロー生成回路１１を設けることにより、上位演
算によって下位演算で発生したオーバフロービットは更
新されることがなく、また、上位バイトの演算でオーバ
フローが成立する条件もここで判断されるため、マイク
ロプログラムは判断過程を省略して、演算サイクルのみ
を続けることになる。即ち、演算速度はそれだけ速くな
る。
算によって下位演算で発生したオーバフロービットは更
新されることがなく、また、上位バイトの演算でオーバ
フローが成立する条件もここで判断されるため、マイク
ロプログラムは判断過程を省略して、演算サイクルのみ
を続けることになる。即ち、演算速度はそれだけ速くな
る。
以下、図面を参照して本発明の詳細な説明する。第１図
は本発明の一実施例のプロ・ツク図で第２図はそのフロ
ーチャートである。従来の技術の項の説明と関連させて
構成と動作の説明を理解し易くするために、８バイト以
下のデータを４バイトの１０進加算器で加算演算するも
のとする。
は本発明の一実施例のプロ・ツク図で第２図はそのフロ
ーチャートである。従来の技術の項の説明と関連させて
構成と動作の説明を理解し易くするために、８バイト以
下のデータを４バイトの１０進加算器で加算演算するも
のとする。
本実施例では１０進加算演算システムにおけるキャリ生
成回路７とオーバフロービットレジスタ１０の間にオー
バフロービット生成回路１１を設け、オーバフロービッ
ト生成回路１１はキャリ生成回路７とオペランド長レジ
スタ８とマイクロ命令からの信号に基づき、オーバフロ
ービットレジスタ１０の信号をセントする。即ち、オー
バフロービットレジスタ１０の信号ＤＯＶＦＬの論理式
を本発明では下位４バイトの演算では（式１）、（式２
）をそのまま使用してオーバフロービットレジスタＩＯ
に信号をセットするが、第２図のステップ４で上位４バ
イトの演算が行われる一方でオーバフロービット生成回
路１１は次の論理式（式３）を用いてオーバフロービッ
トレジスタ１０の信号をチェックしてオーバフローの検
出の有無によって、信号を更新する。
成回路７とオーバフロービットレジスタ１０の間にオー
バフロービット生成回路１１を設け、オーバフロービッ
ト生成回路１１はキャリ生成回路７とオペランド長レジ
スタ８とマイクロ命令からの信号に基づき、オーバフロ
ービットレジスタ１０の信号をセントする。即ち、オー
バフロービットレジスタ１０の信号ＤＯＶＦＬの論理式
を本発明では下位４バイトの演算では（式１）、（式２
）をそのまま使用してオーバフロービットレジスタＩＯ
に信号をセットするが、第２図のステップ４で上位４バ
イトの演算が行われる一方でオーバフロービット生成回
路１１は次の論理式（式３）を用いてオーバフロービッ
トレジスタ１０の信号をチェックしてオーバフローの検
出の有無によって、信号を更新する。
ＤＯＶＦＬ ＝ （Ｌｌ （１） ・ＣＲＹＬＩ＋
Ｌｌ （１） ・ ＤＯＶＦＬ ） ＡＲ
ＩＴＨＯＰ 、、 （式３）但し、Ｌｌ（１）はオ
ペランド長レジスタ８のビットｌの論理値である。
Ｌｌ （１） ・ ＤＯＶＦＬ ） ＡＲ
ＩＴＨＯＰ 、、 （式３）但し、Ｌｌ（１）はオ
ペランド長レジスタ８のビットｌの論理値である。
第２図のフローチャートに示すように、下位バイト演算
の後、上位バイト演算を継続して行えばよく、プログラ
ム上は判断ステップを省略することができる。
の後、上位バイト演算を継続して行えばよく、プログラ
ム上は判断ステップを省略することができる。
以上の説明は８バイト以下のデータを４バイトのｌＯ進
加算器で加算演算を行った例を示したものであるが、演
算の種類やそれに関連する各部のバイト数、あるいは、
ビット数を相当する桁数に変更することによって、説明
実施例以外のシステムに応用することができる。
加算器で加算演算を行った例を示したものであるが、演
算の種類やそれに関連する各部のバイト数、あるいは、
ビット数を相当する桁数に変更することによって、説明
実施例以外のシステムに応用することができる。
以上説明したように、本発明によれば、ｌＯ進加算演算
におけるマイクロプログラムが演算フローの中で判断サ
イクルを挿入することなく演算サイクルを継続すること
ができるようになり、演算速度を速くすることができる
。
におけるマイクロプログラムが演算フローの中で判断サ
イクルを挿入することなく演算サイクルを継続すること
ができるようになり、演算速度を速くすることができる
。
また、削減されたマイクロプログラムはデータ処理装置
の別の用途に転用され、機能の拡大につながることにな
る。
の別の用途に転用され、機能の拡大につながることにな
る。
第１図は本発明の一実施例を示すブロック図。
第２図は本発明のフローチャート。
第３図は従来例のブロック図。
第４ＷＪは従来例のフローチャート。
第５図はオーバフロー条件の説明図。
図中、１はオペランド１の上位バイト演算レジスタ、２
はオペランド１の下位バイト演算レジスタ、３はオペラ
ンド２の上位バイト演算レジスタ、４はオペランド２の
下位バイト演算レジスタ、５は１０進加算器、６はキャ
リー検出器、７はキャリー生成回路、８はオペランド長
レジスタ、９はデコーダ、１０はオーバフロービットレ
ジスタ、１１はオーバフロービット生成回路。 ＋＋− オへ一うン自錦チー７ λヘーラシド２Ｑテ゛
−７浄 １ ［１ 簿４図 λＡ’５ン）’（ｎ７’−タ イへ′ランド２
０テ′−７Ｊ１３１！］ 乙ｌ ≧ Ｌｚ キイリ （ａ） 茅 乙ｌ 〈 乙２ キイリ （ｂン ５ 目
はオペランド１の下位バイト演算レジスタ、３はオペラ
ンド２の上位バイト演算レジスタ、４はオペランド２の
下位バイト演算レジスタ、５は１０進加算器、６はキャ
リー検出器、７はキャリー生成回路、８はオペランド長
レジスタ、９はデコーダ、１０はオーバフロービットレ
ジスタ、１１はオーバフロービット生成回路。 ＋＋− オへ一うン自錦チー７ λヘーラシド２Ｑテ゛
−７浄 １ ［１ 簿４図 λＡ’５ン）’（ｎ７’−タ イへ′ランド２
０テ′−７Ｊ１３１！］ 乙ｌ ≧ Ｌｚ キイリ （ａ） 茅 乙ｌ 〈 乙２ キイリ （ｂン ５ 目
Claims (1)
- 所定演算バイト幅の演算器を複数回用いて、該バイト幅
より長い可変長データを演算するデータ処理装置におい
て、該演算結果となるオペランドの長さがセットされる
オペランド長レジスタの特定ビットと該演算において発
生するキャリとによって各回の演算結果の桁上げ信号を
生成するキャリ生成回路と、オーバフロービットレジス
タと、前記オペランド長レジスタの他の特定ビットと前
記オーバフロービットレジスタの内容と前記キャリ生成
回路の出力とによって生成するビットを前記オーバフロ
ービットレジスタにセットするオーバフロービット生成
回路とを備えたことを特徴とする可変長データ演算のオ
ーバフロー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243801A JPS61123930A (ja) | 1984-11-19 | 1984-11-19 | 可変長デ−タ演算のオ−バフロ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243801A JPS61123930A (ja) | 1984-11-19 | 1984-11-19 | 可変長デ−タ演算のオ−バフロ−検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123930A true JPS61123930A (ja) | 1986-06-11 |
| JPH0352092B2 JPH0352092B2 (ja) | 1991-08-08 |
Family
ID=17109143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59243801A Granted JPS61123930A (ja) | 1984-11-19 | 1984-11-19 | 可変長デ−タ演算のオ−バフロ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123930A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347827A (ja) * | 1986-08-15 | 1988-02-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 妥当性応答発生装置 |
| JPH0348332A (ja) * | 1989-07-14 | 1991-03-01 | Oki Electric Ind Co Ltd | シフト回路 |
| JPH04116717A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | オーバーフロー例外検出方式 |
-
1984
- 1984-11-19 JP JP59243801A patent/JPS61123930A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347827A (ja) * | 1986-08-15 | 1988-02-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 妥当性応答発生装置 |
| JPH0348332A (ja) * | 1989-07-14 | 1991-03-01 | Oki Electric Ind Co Ltd | シフト回路 |
| JPH04116717A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | オーバーフロー例外検出方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352092B2 (ja) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266337B1 (ko) | 정보처리회로,반도체집적회로장치,마이크로컴퓨터,및전자기기 | |
| EP0540150B1 (en) | Arithmetic logic unit | |
| JP3248992B2 (ja) | マルチプロセッサ | |
| KR0167005B1 (ko) | 중앙처리장치 | |
| JPH0542011B2 (ja) | ||
| US5684728A (en) | Data processing system having a saturation arithmetic operation function | |
| JPH0348537B2 (ja) | ||
| US5546551A (en) | Method and circuitry for saving and restoring status information in a pipelined computer | |
| JPS61123930A (ja) | 可変長デ−タ演算のオ−バフロ−検出方式 | |
| JPH034936B2 (ja) | ||
| JPH0371329A (ja) | 算術論理演算処理装置の演算制御回路 | |
| US9983872B2 (en) | Conditional selection of data elements | |
| US6691223B1 (en) | Processing full exceptions using partial exceptions | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS6049937B2 (ja) | マイクロプログラム制御のデ−タ処理装置 | |
| JP3658879B2 (ja) | パイプライン計算機 | |
| JP2591250B2 (ja) | データ処理装置 | |
| JPS63150748A (ja) | デ−タ処理装置 | |
| JPH04195629A (ja) | 演算フラグ生成装置 | |
| JPS61275936A (ja) | 条件決定装置 | |
| JPH0234058B2 (ja) | ||
| JPH05108542A (ja) | データ処理装置 | |
| JPS61294582A (ja) | 演算装置 | |
| JPS62109133A (ja) | マイクロプログラム制御装置 | |
| JPS6366637A (ja) | 情報処理装置 |