JPS61145615A - 定電圧電源装置 - Google Patents
定電圧電源装置Info
- Publication number
- JPS61145615A JPS61145615A JP26801984A JP26801984A JPS61145615A JP S61145615 A JPS61145615 A JP S61145615A JP 26801984 A JP26801984 A JP 26801984A JP 26801984 A JP26801984 A JP 26801984A JP S61145615 A JPS61145615 A JP S61145615A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- constant
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電圧電源装置艮関し、特に絶縁ゲート型電界
効果トランジｘ ｌ （Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ
Ｆｉｅｌｄ Ｂｆｅｃｔ Ｔｒａｎｉｓｔｏｒ以下略
しテＩＱ−ＦＩ７ｒ）全周いた出力電圧の可変を可能と
【７た足を正電源装置に関する。
効果トランジｘ ｌ （Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ
Ｆｉｅｌｄ Ｂｆｅｃｔ Ｔｒａｎｉｓｔｏｒ以下略
しテＩＱ−ＦＩ７ｒ）全周いた出力電圧の可変を可能と
【７た足を正電源装置に関する。
小型電子腕時計、電子卓上計算機等に用いられる集積回
路装置は、集積回路装置の外部から供給される電源ｉ一
旦昇圧回路あるいは降圧回′Ｎｒ１ｒ介して昇圧もしく
に降圧して供給する方式上とっている。この電源供給方
式の場合、外部の電力供給装置の１！源変動が面接集積
回路に影響し、集積回路の動作全不安定にする。以上の
点ｔｍみ、近年の集積回路装置ｔはＷＪ３図に示す工う
な足電圧電源ｔ−内蔵する方式が多く利用されている。
路装置は、集積回路装置の外部から供給される電源ｉ一
旦昇圧回路あるいは降圧回′Ｎｒ１ｒ介して昇圧もしく
に降圧して供給する方式上とっている。この電源供給方
式の場合、外部の電力供給装置の１！源変動が面接集積
回路に影響し、集積回路の動作全不安定にする。以上の
点ｔｍみ、近年の集積回路装置ｔはＷＪ３図に示す工う
な足電圧電源ｔ−内蔵する方式が多く利用されている。
すなわち。
外部から供給される電圧ｖｎＤとＶＢ２との差電圧で定
電流源１１ｔ−小細し、この定電流源１１．７）出力電
流を負荷回路１２に流し、負荷回路１２に得られる電圧
安定化回路１３で安定化して出力端子に定電圧出力を得
ている。
電流源１１ｔ−小細し、この定電流源１１．７）出力電
流を負荷回路１２に流し、負荷回路１２に得られる電圧
安定化回路１３で安定化して出力端子に定電圧出力を得
ている。
しかしながら、このように内蔵された定電圧電源は、定
電圧電ｒｔ−構成するトランジスタ、抵抗。
電圧電ｒｔ−構成するトランジスタ、抵抗。
ダイオード等の素子特性にエフ−義的に出力電圧が決め
られてしまい、集積回路装置を展進した後に定電圧電源
の出力電圧全可変することができない。あらかじめ集積
回路装置の外部に可変抵抗器等を設けることによって出
力電圧を調節することは可能であるが、これでは外付素
子の増加ｔきた、し、小型電子腕時計、電子卓上計算機
等の実装密匿が高い装置では極めて不利となる。更に部
品コストや製造上調整工程が必要となりコストアップに
なっている。
られてしまい、集積回路装置を展進した後に定電圧電源
の出力電圧全可変することができない。あらかじめ集積
回路装置の外部に可変抵抗器等を設けることによって出
力電圧を調節することは可能であるが、これでは外付素
子の増加ｔきた、し、小型電子腕時計、電子卓上計算機
等の実装密匿が高い装置では極めて不利となる。更に部
品コストや製造上調整工程が必要となりコストアップに
なっている。
本発明に工れば外部から与えられる電源で駆動される定
電流源とダイオードとの直列回路と、ダイオードに並列
に制御電極・共通電極間が接続される複数のトランジス
タと、各トランジスタの出力電流上それぞれスイッチを
介して供給される電流−電圧変換回路と、この電流−電
圧変換回路からの出力電圧を受は定電圧を出力する電圧
安定化回路とを有する定電圧電源装置を得る。
電流源とダイオードとの直列回路と、ダイオードに並列
に制御電極・共通電極間が接続される複数のトランジス
タと、各トランジスタの出力電流上それぞれスイッチを
介して供給される電流−電圧変換回路と、この電流−電
圧変換回路からの出力電圧を受は定電圧を出力する電圧
安定化回路とを有する定電圧電源装置を得る。
以下に、図面を参照して本発明會より詳細に説明する。
第１図は本発明の一冥施例である。定電流源２１の一端
を外部から供給される第１の電源ＶＤＤに接続し、その
他の一端ｉＩトＦＥＴＴ□。のゲートとドレインに接続
する。ＩＧ−ＦＥＴＴＩＩ〜ＩＧ−４πＴ１゜のそれぞ
れのゲートをＩＧ−Ｆ′ＢＴ Ｔｌｏのゲート及びドレ
インに接続し、カレントミラーを構成する。ＩＧ−ＦＥ
Ｔ Ｔｌｔ〜ＩＱ−ＦＥＴ Ｔｓ、及びＩＧ−Ｐ”ＥＴ
Ｔｌｏのソースは外部から供給される第２の電源Ｖａ
Ｓにそれぞれ接続する。ＩＱ−ＦＥＴ’ｈｌのドレイン
をＩＧ−ＰＥＴ Ｔｓｌのソースに接続し。
を外部から供給される第１の電源ＶＤＤに接続し、その
他の一端ｉＩトＦＥＴＴ□。のゲートとドレインに接続
する。ＩＧ−ＦＥＴＴＩＩ〜ＩＧ−４πＴ１゜のそれぞ
れのゲートをＩＧ−Ｆ′ＢＴ Ｔｌｏのゲート及びドレ
インに接続し、カレントミラーを構成する。ＩＧ−ＦＥ
Ｔ Ｔｌｔ〜ＩＱ−ＦＥＴ Ｔｓ、及びＩＧ−Ｐ”ＥＴ
Ｔｌｏのソースは外部から供給される第２の電源Ｖａ
Ｓにそれぞれ接続する。ＩＱ−ＦＥＴ’ｈｌのドレイン
をＩＧ−ＰＥＴ Ｔｓｌのソースに接続し。
同様にＩＧ−ＰＥＴ Ｔｌｚ 、 ＩＧ−ＰＥＴ Ｔ１
３・・・・・・・・・頂−ＦＥＴＴ１鶴のドレインｔ−
ＩＱ−ＰＥＴ Ｔｚｚ 、ＩＧ−ＦＥＴ Ｔ２３・・・
・・・・・・ＩＧ−Ｆ’ＥＴ Ｔ２−のそれぞれのソー
スに接続する。ＩＧ−ＦＥＴ Ｔｚｔ〜ＩＧ−ＰＥＴ
Ｔ２゜はスイッチとして作用し、それぞれのドレインを
接続し、負荷回路２２の一端及び安定化回路に接続する
。負荷回路２２の他端はＮ１の電源ＶＤＤに接続する。
３・・・・・・・・・頂−ＦＥＴＴ１鶴のドレインｔ−
ＩＱ−ＰＥＴ Ｔｚｚ 、ＩＧ−ＦＥＴ Ｔ２３・・・
・・・・・・ＩＧ−Ｆ’ＥＴ Ｔ２−のそれぞれのソー
スに接続する。ＩＧ−ＦＥＴ Ｔｚｔ〜ＩＧ−ＰＥＴ
Ｔ２゜はスイッチとして作用し、それぞれのドレインを
接続し、負荷回路２２の一端及び安定化回路に接続する
。負荷回路２２の他端はＮ１の電源ＶＤＤに接続する。
ＩＧ−ＦＥＴ Ｔ２１のゲートを入力端子Ｉｌｌに接続
し、同様にＩＧ−ＦＥＴ Ｔ’２２〜ＩＧ−１”ＥＴ＋
１２ＩＩのそれぞれのグー１１−入力端子ＩＨ〜Ｉ１ｍ
に接続する。
し、同様にＩＧ−ＦＥＴ Ｔ’２２〜ＩＧ−１”ＥＴ＋
１２ＩＩのそれぞれのグー１１−入力端子ＩＨ〜Ｉ１ｍ
に接続する。
本実施例で構成された定電圧電源回路において。
カレントミラー回路ｔ′！Ｒ成するＩＧ−Ｆ］１３ＴＴ
□、〜ＩＧ−Ｊ”ＢＴ Ｔ１！Ｉの形状、具体的ににチ
ャンネル幅（又はチャンネル長） ｔ−ＩＧ−ＰＦｌｉ
Ｔ Ｔｌｏに対して適当に違えて設定すると定電流源２
１に流れる定電流ｉｏに対してトランジスタの形状比に
相当する定電流１１□〜１１゜全それぞれのＩＱ−ＦＥ
ＴＴ１□〜ＩＧ−ＦＥＴＴ１．に取り出丁ことができる
。入力端子ｉｌｌに高電位レベル（以下′１＃と称す）
を与えるとＩＱ−ＦＥＴＴＨに導通状態（以下ＯＮと略
丁〕になり負荷回路２２にはｉｎの定電流が流れる。同
様に、入力端子１１２ 工１３・・・・・・工ｌｉダ
１″にするとＩＱ−ＦＥＴ Ｔ２２〜ＩＧ−ＰＢＴ Ｔ
、、がＯＮ状態になり、負荷回路２２にはｉ １ ｔ＋
ｉ １２＋・・・ｉｌａ の足電流會流丁ことができる
。
□、〜ＩＧ−Ｊ”ＢＴ Ｔ１！Ｉの形状、具体的ににチ
ャンネル幅（又はチャンネル長） ｔ−ＩＧ−ＰＦｌｉ
Ｔ Ｔｌｏに対して適当に違えて設定すると定電流源２
１に流れる定電流ｉｏに対してトランジスタの形状比に
相当する定電流１１□〜１１゜全それぞれのＩＱ−ＦＥ
ＴＴ１□〜ＩＧ−ＦＥＴＴ１．に取り出丁ことができる
。入力端子ｉｌｌに高電位レベル（以下′１＃と称す）
を与えるとＩＱ−ＦＥＴＴＨに導通状態（以下ＯＮと略
丁〕になり負荷回路２２にはｉｎの定電流が流れる。同
様に、入力端子１１２ 工１３・・・・・・工ｌｉダ
１″にするとＩＱ−ＦＥＴ Ｔ２２〜ＩＧ−ＰＢＴ Ｔ
、、がＯＮ状態になり、負荷回路２２にはｉ １ ｔ＋
ｉ １２＋・・・ｉｌａ の足電流會流丁ことができる
。
かくして入力端子Ｉｌｌ〜Ｉｔａｔ″任意に選択するこ
とにより、負荷回路２２に流れる電流全任意に可変する
ことが可能になり、それぞれの定電流に応じた電圧が負
荷回路２２に発生せしめることができ、さらに安定化回
路にエリ、外部負荷変動に対しても安定な出力電圧上書
るものである。
とにより、負荷回路２２に流れる電流全任意に可変する
ことが可能になり、それぞれの定電流に応じた電圧が負
荷回路２２に発生せしめることができ、さらに安定化回
路にエリ、外部負荷変動に対しても安定な出力電圧上書
るものである。
第２図は本発明のもう一つの実施例で、カレントミラー
回路２ＰチヤンネルＩＱ−ＰＥＴで構成し比例である。
回路２ＰチヤンネルＩＱ−ＰＥＴで構成し比例である。
定電流源３１の一端を第２の電源ＶＳＳに接続し、その
他の一端１＆：ＰチャンネルＩＧ−Ｆ ＥＴ Ｔ ｓ
ｏのゲートとドレインに接続する。Ｐチャンネルｌ０−
ＦＥＴＴ３□〜ＩＧ ＦＩＴ Ｔ３ｆｉのそれぞれのゲ
ー） 會ＩＧ−ＰＥＴ Ｔ３．のゲート及びドレインに
接続し、カレントミラーを構成する。ＩＱ−ＦＥＴ Ｔ
、、〜ＩＧ−ＦＥＴ Ｔ３．及びＩＱ−ＦＥＴ Ｔ３゜
のソースは第１のｆｌＥ涼ＶＤｎにそれぞれ接続するつ
ＩＧ−ＦＥＴＴ３．のドレイン全ＩＧ−ＦＥＴ Ｔ、１
のソースに接続し、同様にＩＧ−ＦＥＴＴ３□ Ｉ Ｇ
−Ｆ ＥＴ Ｔ３ｎ、、、、、、ＩＱ−ＦＥＴ Ｔ３
１ｍのドレイン勿ＩＧ−ＦＥＴＴ４□。
他の一端１＆：ＰチャンネルＩＧ−Ｆ ＥＴ Ｔ ｓ
ｏのゲートとドレインに接続する。Ｐチャンネルｌ０−
ＦＥＴＴ３□〜ＩＧ ＦＩＴ Ｔ３ｆｉのそれぞれのゲ
ー） 會ＩＧ−ＰＥＴ Ｔ３．のゲート及びドレインに
接続し、カレントミラーを構成する。ＩＱ−ＦＥＴ Ｔ
、、〜ＩＧ−ＦＥＴ Ｔ３．及びＩＱ−ＦＥＴ Ｔ３゜
のソースは第１のｆｌＥ涼ＶＤｎにそれぞれ接続するつ
ＩＧ−ＦＥＴＴ３．のドレイン全ＩＧ−ＦＥＴ Ｔ、１
のソースに接続し、同様にＩＧ−ＦＥＴＴ３□ Ｉ Ｇ
−Ｆ ＥＴ Ｔ３ｎ、、、、、、ＩＱ−ＦＥＴ Ｔ３
１ｍのドレイン勿ＩＧ−ＦＥＴＴ４□。
ＩＧ−ＦＥＴ Ｔ４３．、、、、、 ＩＧ−ＦＥＴ Ｔ
０ｎのそれぞれのソースに接続する。ＩＧ−ＰＥＴ Ｔ
４１〜ＩＧ−ＦＥＴＴ０ｎのそれぞれのドレインを接続
し、負荷回路３２の一端及び安定化回路に接続する。負
荷回路３２の他端は第２の電源Ｖ８８に接続する。ＩＱ
−ＰＥＴＴ４１のゲートヲ入力端子Ｔ’ｎに接続し、同
様にＩＧ−Ｆ Ｅ Ｔ Ｔ ４２〜ＩＧ−ＰＥＴ Ｔ０
ｎのそれぞれのゲートを入力端子Ｉ２２〜Ｉ２ａに接続
する。
０ｎのそれぞれのソースに接続する。ＩＧ−ＰＥＴ Ｔ
４１〜ＩＧ−ＦＥＴＴ０ｎのそれぞれのドレインを接続
し、負荷回路３２の一端及び安定化回路に接続する。負
荷回路３２の他端は第２の電源Ｖ８８に接続する。ＩＱ
−ＰＥＴＴ４１のゲートヲ入力端子Ｔ’ｎに接続し、同
様にＩＧ−Ｆ Ｅ Ｔ Ｔ ４２〜ＩＧ−ＰＥＴ Ｔ０
ｎのそれぞれのゲートを入力端子Ｉ２２〜Ｉ２ａに接続
する。
入力端子Ｉ２１に低電位レベル（以下”０＃と称す）を
与えるとＩＱ−ＦＥＴＴ４１はＯＮになり負荷回路３２
にＦＸ、ｉｓｓの定電流が流れる。同様に入力端子Ｉ２
２ ｍ Ｉｘｘ −Ｉ’ｌｌ ｋ −０”ｅｃｆ、ｂト
ＩＧ−ＦＩ７ｒＴ４２〜ＩＧ−ＦＥＴＴ軸がＯＮ状態に
なり、負荷回路３２にはｉａｌ＋ｉｓｚ＋・・・Ｉ３゜
の定電流を流すことができる。つまり第１図の実施例と
同様に入力趨子Ｉ２１〜Ｉ２ｍ１ｌ？選択することによ
り負荷回路３２に流れる電流を可変でき従りて負荷回路
３２に発生する電圧上可変できるものでるる。
与えるとＩＱ−ＦＥＴＴ４１はＯＮになり負荷回路３２
にＦＸ、ｉｓｓの定電流が流れる。同様に入力端子Ｉ２
２ ｍ Ｉｘｘ −Ｉ’ｌｌ ｋ −０”ｅｃｆ、ｂト
ＩＧ−ＦＩ７ｒＴ４２〜ＩＧ−ＦＥＴＴ軸がＯＮ状態に
なり、負荷回路３２にはｉａｌ＋ｉｓｚ＋・・・Ｉ３゜
の定電流を流すことができる。つまり第１図の実施例と
同様に入力趨子Ｉ２１〜Ｉ２ｍ１ｌ？選択することによ
り負荷回路３２に流れる電流を可変でき従りて負荷回路
３２に発生する電圧上可変できるものでるる。
本発明に工れば集積回路装置の内部に従っている記憶回
路等の論理出力會入力瑠子Ｉｌｌ〜工１．。
路等の論理出力會入力瑠子Ｉｌｌ〜工１．。
Ｉ２１〜Ｉｌａに接続することにより記憶回路等の状態
に応じた定電圧出力を得ることができる。この記憶回路
の記憶内容は、小型腕時計や電子卓上計算機全組み立て
友後に電気的特性等を検査しながら設定することにより
容易に定電圧源の出力電圧全調節することができる。ま
た本実施例では入力端子Ｉｌｌ〜ｘ１． ｓ ”Ｈ〜Ｉ
２ｍの信号が集積回路装置の内部に持つ記憶回路等によ
り与えられる例であるが、集積回路装置に入力端子を設
けることにより、集積回路装置の外部から信号を加え前
記入力端子Ｉｌｌ 〜Ｉｔｓ ＊ ｈｘ 〜Ｉ、、 ｒ
ｃ ＠１”１几は１０＃を与え定電圧電泳の出力電圧を
可変することも可能であることは言うまでもない。
に応じた定電圧出力を得ることができる。この記憶回路
の記憶内容は、小型腕時計や電子卓上計算機全組み立て
友後に電気的特性等を検査しながら設定することにより
容易に定電圧源の出力電圧全調節することができる。ま
た本実施例では入力端子Ｉｌｌ〜ｘ１． ｓ ”Ｈ〜Ｉ
２ｍの信号が集積回路装置の内部に持つ記憶回路等によ
り与えられる例であるが、集積回路装置に入力端子を設
けることにより、集積回路装置の外部から信号を加え前
記入力端子Ｉｌｌ 〜Ｉｔｓ ＊ ｈｘ 〜Ｉ、、 ｒ
ｃ ＠１”１几は１０＃を与え定電圧電泳の出力電圧を
可変することも可能であることは言うまでもない。
本発明に工れば、出力電圧の可変・調節の可能な定電圧
発生回路を得ることができる。
発生回路を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の実施例を示す回路図、第３図は従来の集積回路
装置内に内蔵される定電圧電源の例を示す回路図である
。 １１．２１．３１・・・定電流源、１２ 、２２．３２
・・・負荷回路、ＴＩＧ””ＴＩ。ｓ Ｔ２１−Ｔ０ｎ
”・”チャンネルＩＧ−ＦＥＴ、 ’ｒ、。〜Ｔ３ｎ
ｅ Ｔ４１〜Ｔ４゜００．ＰチャンネルＩＧ Ｉ”
ＥＴ、 Ｉｔ□〜Ｉｌ−、Ｉ２１〜Ｉ２ｎ・”劫端子
、１３，２３，３３・・・・・・安定化回路第３ｍ
明の他の実施例を示す回路図、第３図は従来の集積回路
装置内に内蔵される定電圧電源の例を示す回路図である
。 １１．２１．３１・・・定電流源、１２ 、２２．３２
・・・負荷回路、ＴＩＧ””ＴＩ。ｓ Ｔ２１−Ｔ０ｎ
”・”チャンネルＩＧ−ＦＥＴ、 ’ｒ、。〜Ｔ３ｎ
ｅ Ｔ４１〜Ｔ４゜００．ＰチャンネルＩＧ Ｉ”
ＥＴ、 Ｉｔ□〜Ｉｌ−、Ｉ２１〜Ｉ２ｎ・”劫端子
、１３，２３，３３・・・・・・安定化回路第３ｍ
Claims (1)
- 外部から電圧の供給を受ける第１および第２の端子と、
該第１の端子と第２の端子との間に接続される定電源と
ダイオード素子との直列回路と、該ダイオード素子に並
列に制御電極・基準電極間が接続される複数のトランジ
スタと、電流−電圧変換回路と、前記複数のトランジス
タの各出力電極と前記電流−電圧変換回路間にそれぞれ
接続されたスイッチと、前記電流−電圧変換回路の出力
電圧から安定化された電圧を取り出す電圧安定化手段と
を有することを特徴とする定電圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268019A JPH0668708B2 (ja) | 1984-12-19 | 1984-12-19 | 定電圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268019A JPH0668708B2 (ja) | 1984-12-19 | 1984-12-19 | 定電圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145615A true JPS61145615A (ja) | 1986-07-03 |
| JPH0668708B2 JPH0668708B2 (ja) | 1994-08-31 |
Family
ID=17452764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59268019A Expired - Fee Related JPH0668708B2 (ja) | 1984-12-19 | 1984-12-19 | 定電圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668708B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0424742A2 (en) * | 1989-10-27 | 1991-05-02 | Motorola, Inc. | Floating output digital to analog converter |
| JP2009015418A (ja) * | 2007-07-02 | 2009-01-22 | Oki Electric Ind Co Ltd | 定電圧出力回路 |
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361044A (en) * | 1976-11-15 | 1978-06-01 | Hitachi Ltd | Circuit for supplying reference voltage |
| JPS5543657A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Variable voltage output circuit |
| JPS55141822A (en) * | 1979-04-24 | 1980-11-06 | Matsushita Electric Ind Co Ltd | Digital-analog converter |
| JPS56166628A (en) * | 1980-05-28 | 1981-12-21 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
| JPS57178420A (en) * | 1981-04-25 | 1982-11-02 | Toshiba Corp | D/a converter |
-
1984
- 1984-12-19 JP JP59268019A patent/JPH0668708B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361044A (en) * | 1976-11-15 | 1978-06-01 | Hitachi Ltd | Circuit for supplying reference voltage |
| JPS5543657A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Variable voltage output circuit |
| JPS55141822A (en) * | 1979-04-24 | 1980-11-06 | Matsushita Electric Ind Co Ltd | Digital-analog converter |
| JPS56166628A (en) * | 1980-05-28 | 1981-12-21 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
| JPS57178420A (en) * | 1981-04-25 | 1982-11-02 | Toshiba Corp | D/a converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0424742A2 (en) * | 1989-10-27 | 1991-05-02 | Motorola, Inc. | Floating output digital to analog converter |
| JP2009015418A (ja) * | 2007-07-02 | 2009-01-22 | Oki Electric Ind Co Ltd | 定電圧出力回路 |
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0668708B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232321B1 (ko) | 기준 발생 회로 및 기준 전압 발생 회로 | |
| JP2008071245A (ja) | 基準電流生成装置 | |
| EP0129553A1 (en) | Comparator circuit having reduced input bias current | |
| EP0121793B1 (en) | Cmos circuits with parameter adapted voltage regulator | |
| US4476428A (en) | Power supply device | |
| US20180284824A1 (en) | Adaptive body bias for voltage regulator | |
| JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
| JP2019007823A (ja) | 半導体集積装置及びそのゲートスクリーニング試験方法 | |
| JPS61145615A (ja) | 定電圧電源装置 | |
| JPH11249751A (ja) | 高精度電流供給手段 | |
| CN113489314B (zh) | 用于调整电荷泵输出电压的装置、电子设备 | |
| US10915132B1 (en) | Sub-threshold region based low dropout regulator | |
| US20030005018A1 (en) | Analog multiplication circuit | |
| JPS58207728A (ja) | トランジスタ回路 | |
| JP4838596B2 (ja) | 定電流回路 | |
| US7129758B2 (en) | Load driving circuit with current detection capability | |
| JP2541543B2 (ja) | 定電圧電源装置 | |
| JPS59103103A (ja) | 不感帯制御回路 | |
| JPS6313203B2 (ja) | ||
| KR0164853B1 (ko) | 전류 분할기 | |
| JP2507309B2 (ja) | 定電流回路 | |
| US20030006830A1 (en) | MOSFET resistant control circuit and time constant control circuit used therewith | |
| JPH06236966A (ja) | 集積回路 | |
| JPS62150758A (ja) | 半導体集積回路 | |
| KR0124651B1 (ko) | 공정 변화의 보상이 용이한 정전압 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |