JPS61144041A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置に閏丈るものであり、詳しくは、
交差配線構造に関するものである。

（従来の技術） 半導体集積回路においては、半導体素子相互を接続する
配線が多くなることから、第３図に示すように、第１の
配線導体１と第２の配線導体２とが互いに交差すること
が多くなる。

第４図は、従来のこのような交差配線の一例を示す構成
説明図である。第４図において、３は口型シリコン基板
であり、表面にはフィールド酸化！Ｆ８４が形成される
とともに多結晶シリコン−５が形成されている。なお、
多結晶シリコン＠５には抵抗値を小さくするために例え
ばリンが拡散されている。６はこれらフィールド醪化模
４および多結晶シリコン眉５の表面に形成された層間絶
縁膜である。この庖間絶ＲＩｌｌ１６には、多結晶シリ
コン明５に連通ずるように穴７が設けられている。そし
て、層間絶縁爬６の表面には配線導体として用いるＡＱ
なとの金Ｊｉｇ　＠　８が形成される。なお、この金属
層８は、１間絶縁模６に設けられている穴７を介して多
結晶シリコン祠５と接続されることになる。この金属層
８を所定の形状にエツチングすることにより、第１の配
線導体１と第２の配線導体２とが形成される。

これにより、第２の配線導体２は、金属呵８−多結晶シ
リコン！１５−金属層８が直列接続されることになり、
第１の配線導体１とは多結晶シリコン層５を今して交差
することになる。

（発明が解決しようとする問題点） しかし、従来のこのような交差配置構造によれば、多結
晶シリコン層５の面積抵抗は金属層８に比べて相当大き
いことから、第２の配線導体２には相当抵抗値の大きい
抵抗が直列接続されることになる。

この結果、ジュール熱の発生や抵抗による電圧時下など
により特性が劣化したり、信号遅延時間が大きくなるこ
とから高速動作が制限されることになり、好ましくない
。

本発明は、このような点に着目したものであって、その
目的は、交差配線の直列抵抗値の小さな半導体装置を掟
供することにある。

（問題点を解決するための手段） このような目的を達成する本発明は、第１の配線導体と
、この第１の配線導体の下部で交差する第２の配線導体
とを有する半導体装置において。

前記第２の配線導体の交差接続部分を拡散層および多結
晶シリコン―をＩＮ１！シて形成したことを特徴とする
。

（実施例） 以下、図面を用いて詳細に説明する。

第１図は本発明の一実施例を示すＷｉ構成説明図あり、
第４図と同一部分には同一符号を付けている。第１図に
おいて、９はｐ型のシリコン基恢３にｐ型の不純物を拡
散することにより形成されたｐウェル、１０はｌ）ウェ
ル９の周囲にｐウェル９よりも濃咲の高いｐ型の不純物
を拡散することにより形成された素子分離層、１１は多
結晶シリコン―５とフィールド酸化ｉｔＩ！４との間に
素子分離層１０よりも濃度の高いｐ型の不純物を拡散す
ることにより形成されたｐ＋層である。

このような半導体装置は、次のようにして作ることがで
きる。

まず、＋１型シリコン基板３に選択的にｐ型不純物を拡
散してｐウェル９を形成する。次に、［Ｉウェル９の周
囲にｐウェル９よりも濃度の高いｐ型不純物を拡散して
素子分ｍ層１０番形成する。続いて、ｎ型シリコン基板
３の表面に選択的にフィールド酸化ＩＩ！４を形成する
。次に、フィールド酸化Ｉｇ１４の間のｎ型シリコン基
板３の表面に多結晶シリコン層５を形成する。次に、こ
れらフィールド酸化ＩＩ！１４と多結晶シリコンＷＪ５
との間の表面に素子分＃１ｌ１１ｏよりもａｍの高いｐ
型不粍物を拡散１）でｐ中層１１を形成する。なお、こ
れらｐウェル９、素子分離層１０およびｐ＋１９１１は
例えば０ＭＯ８のアクティブデバイスを形成する工程と
同時に形成することができ、これらのために工程が増え
ることはない。次に、これらフィールド酸化膜４および
多結晶シリコン明５の表面に一間絶Ｒ膜６を形成する。

そして、この１間絶Ｒ膜６には、多結晶シリコン＠５お
よびｐ　”ｔｌｌｌｌに連通するように穴７を設ける。

続いて、層間絶縁模６の表面には配線導体として用いる
Ａｆｆｉなどの金ＷＩＡｗ！Ｉ８を形成する。なお、こ
の金属層８は、層間絶縁ｎ−６に設けられている穴７を
介して多結晶シリコンｍｂおよびｐ中層１１と接続され
ることになる１、この金属層８を所定の形状にエツチン
グすることにより、第１の配線導体１と第２の配線導体
２とが形成される。

このような構成において、第２の配線導体２は、従来と
同様に金属層８−多結晶シリコンー５−欲ｒｉＡｗ４８
が直列接続されるとともに金ｋＲ膚８−ｐ　”暦１１−
ｐウェル９−ｐ”ｌｔ！１１１−金属＠８も直列接続さ
れてこの直列回路が従来の直列回路と並列に接続される
ことになり、第１の配線導体１とはこれら多結晶シリコ
ン層５．ｊｌウェル９およびｐ＋層１１よりなる直並列
回路を介して交差することになる。

これにより、第２め配線導体２の抵抗値は１１来に比べ
て小さくなり、高抵抗値に起因する不―合を改善するこ
とができる。

第２図は、本発明の他の実施例を示す構成説明図であり
、第１図と同一部分には同一符号を付けている。第２図
において、素子分離＠１０はｐつＩル９の全面に設けら
れていて、ｐ”！！１１は素子分離１１９１０の表面に
選択的に設けられている。

このような構成において、第２の配ｍ導体２は、従来と
同様に金Ｒ層８−多結晶シリコン層５−金ｐＡ層８が直
列接続されるとともに金属４１８−ｐ”層１１−素子分
１ｉｆｔ層１０−ｐ十層１１−金属層８も直列接続され
てこの直列１路が従来の直１ｉ１１回路と１１１列に接
続されることになり、第１の配線導体１どはこれら多結
晶シリコン層５　、素子分離層１０およびｐ＋＠１１よ
りなる直並列回路を介して交差することになる。

これにより、第２の配線導体２の抵抗値を第１図の実施
例と同様に従来に比べて小さくすることができ、高抵抗
値に起因する不具合を改善することができる。

なお、上記各実施例では、ｎ型シリコンｕ板にｎ型不純
物を拡散する例を示したが、ｐ型シリコンｌＳ板にｎ型
不純物を拡散するものであってもよい。

〈発明の効果） 以上説明したように、本発明によれば、交差配線の直列
抵抗値の小さな半導体装置が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成説明図、第２図は
本発明の他の実施例を示す構成説明図、そのｗＪ造工程
例図、第３図は交差配線の概念図、第４図は従来の装置
の一例を示す構成説明図である。 １・・・第１の配線導体、２・・・第２の配ＩＩａ導体
、３・・・ｎ型シリコン基板、４・・・フィールド酸化
膜、５・・・多結晶シリコン響、６・・・Ｆｆｉ間絶縁
模、７・・・穴、８・・・金属−，９・・・ｐウェル、
１０・・・素子分離層、１１・・・ｐ　十　府、 第１０ 尾２囚

Claims (1)

【特許請求の範囲】
1. 第１の配線導体と、この第１の配線導体の下部で交差す
   る第２の配線導体とを有する半導体装置において、前記
   第２の配線導体の交差接続部分を拡散層および多結晶シ
   リコン層を積層して形成したことを特徴とする半導体装
   置。