JPS61138334A - １０進演算処理装置 - Google Patents
１０進演算処理装置Info
- Publication number
- JPS61138334A JPS61138334A JP59259963A JP25996384A JPS61138334A JP S61138334 A JPS61138334 A JP S61138334A JP 59259963 A JP59259963 A JP 59259963A JP 25996384 A JP25996384 A JP 25996384A JP S61138334 A JPS61138334 A JP S61138334A
- Authority
- JP
- Japan
- Prior art keywords
- data
- decimal
- register
- digit
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4924—Digit-parallel adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、新規なデータ形式の１０進データを適用する
１０進演算処理装置に関する。
１０進演算処理装置に関する。
従来、１０進演算処理装置、例えば事務用演算処理装置
においては、第１図に示すデータ形式で表現された１０
進データが用いられていた。第１図のデータは、２バイ
ト（１６ビット）データの例を示すもので、Ｄ１〜Ｄ３
は数値データ、Ｓは符号データを示す。数値データＤ
ｉ （ｉ ＝ １．２．３）及び符号データＳはｌ／２
バイト（４ビット）構成である。３桁のデータＤＩＤ２
Ｄ３は絶対値データでアシ、その符号は符号データＳに
よって示される。符号データは’１１００″′、即ちＣ
】６（添字の１６は１６進表現を示す）で正（零を含む
）を示し、’１１０１−即ち］）ｔｓで負を示す。
においては、第１図に示すデータ形式で表現された１０
進データが用いられていた。第１図のデータは、２バイ
ト（１６ビット）データの例を示すもので、Ｄ１〜Ｄ３
は数値データ、Ｓは符号データを示す。数値データＤ
ｉ （ｉ ＝ １．２．３）及び符号データＳはｌ／２
バイト（４ビット）構成である。３桁のデータＤＩＤ２
Ｄ３は絶対値データでアシ、その符号は符号データＳに
よって示される。符号データは’１１００″′、即ちＣ
】６（添字の１６は１６進表現を示す）で正（零を含む
）を示し、’１１０１−即ち］）ｔｓで負を示す。
このように、従来の演算処理装置で適用される１０進デ
ータは、符号データＳのための符号桁が必要でるり、メ
モリ（主メモリ、外部記憶）上にその分の領域が必要で
あった。また、この種の１０進データを用いた四則演算
は絶対値データの演算を基本とするため、異符号データ
の演算ではその前後で符号変換処理を必要とする欠点が
あった。
ータは、符号データＳのための符号桁が必要でるり、メ
モリ（主メモリ、外部記憶）上にその分の領域が必要で
あった。また、この種の１０進データを用いた四則演算
は絶対値データの演算を基本とするため、異符号データ
の演算ではその前後で符号変換処理を必要とする欠点が
あった。
例えば、−８から２の減算処理の手順は■ 主メモリか
らのデータ（−８）読出し■ 王メモリからのデータ（
＋２）読出し■ −８に対する補数変換（符号変換）■
手順■での変換データと（＋２）との加算■ 手順■
で得られた加算データに対する補数変換（この変換デー
タが結果となる） ■ 手順■で得られた結果の王メモリへの格納でアシ、
手順■、■に示すように２回の補数変換（符号変換）処
理が必要であった。また同符号の減算においては通常の
補数表現による処理が行われていた。このように、従来
の事務用演算処理装置（１０進演算処理装置）では、補
数変換処理のために演算速度が低下する欠点があった。
らのデータ（−８）読出し■ 王メモリからのデータ（
＋２）読出し■ −８に対する補数変換（符号変換）■
手順■での変換データと（＋２）との加算■ 手順■
で得られた加算データに対する補数変換（この変換デー
タが結果となる） ■ 手順■で得られた結果の王メモリへの格納でアシ、
手順■、■に示すように２回の補数変換（符号変換）処
理が必要であった。また同符号の減算においては通常の
補数表現による処理が行われていた。このように、従来
の事務用演算処理装置（１０進演算処理装置）では、補
数変換処理のために演算速度が低下する欠点があった。
また、補数変換のための変換機能も備えなければならな
かった。
かった。
本発明は上記事情に鑑みてなされたもので、その目的は
１０進データを格納するのにメモリ領域が効率よく使用
でき、且つ１０進演算の高速化が図れる１０進演算処理
装置を提供することにある。
１０進データを格納するのにメモリ領域が効率よく使用
でき、且つ１０進演算の高速化が図れる１０進演算処理
装置を提供することにある。
本発明の１０進演算処理装置は、１桁が４ビットで構成
され、最上位桁が１６進数値「０」〜「８」で１０進数
値「０」〜「８」の正符号数値データを示し１６進数値
「９」で補数表現の負符号数値データを示す数値／符号
共用データ桁として用いられ、残９桁が数値データ桁と
して用いられる補数表現データ形式１０進データが各種
格納される王メモリが設けられている。演算手段は１０
進演算に際し、主メモリに格納されている１０進データ
のうち演算対象となる第１および第２の１０進データを
読出して、これらのデータ間の演算を下位桁より２桁単
位で行う。この２桁演算において、演算すべき２桁デー
タをり、ｌとすると、ｉは常に１６′進の９９より減算
を行うことを条件とし、最初の演算においてはキャリー
出力に１１“を与え、このキャリー出力とｈと（９９１
６ｉ）″と′の加Ｘｔ行い、２度目の演算以降において
は先行する２桁単位での演算におけるキャリー出力とｈ
と（９９１ｓ ｉ）との加算を行い、２桁データｊを
算出する手段７と、（（（ｊ＋６６ｘｓ）の（ｈ■（９
９１６ｉ ）））ＡＮＤＩ １０１ｇ）÷１０ｘ６Ｘ６
ｘｓ＋ｊの演算を行う手段を備えることにより２桁の減
算データを得る。
され、最上位桁が１６進数値「０」〜「８」で１０進数
値「０」〜「８」の正符号数値データを示し１６進数値
「９」で補数表現の負符号数値データを示す数値／符号
共用データ桁として用いられ、残９桁が数値データ桁と
して用いられる補数表現データ形式１０進データが各種
格納される王メモリが設けられている。演算手段は１０
進演算に際し、主メモリに格納されている１０進データ
のうち演算対象となる第１および第２の１０進データを
読出して、これらのデータ間の演算を下位桁より２桁単
位で行う。この２桁演算において、演算すべき２桁デー
タをり、ｌとすると、ｉは常に１６′進の９９より減算
を行うことを条件とし、最初の演算においてはキャリー
出力に１１“を与え、このキャリー出力とｈと（９９１
６ｉ）″と′の加Ｘｔ行い、２度目の演算以降において
は先行する２桁単位での演算におけるキャリー出力とｈ
と（９９１ｓ ｉ）との加算を行い、２桁データｊを
算出する手段７と、（（（ｊ＋６６ｘｓ）の（ｈ■（９
９１６ｉ ）））ＡＮＤＩ １０１ｇ）÷１０ｘ６Ｘ６
ｘｓ＋ｊの演算を行う手段を備えることにより２桁の減
算データを得る。
以下本発明における事務用演算処理装置の一実施例を第
２図〜第５図を用いて説明する。＃！２図は本実施例に
係る事務用演算処理装置の構成を示す。同図において１
０は装置全体を制御すると共に通常の命令処理を行うＣ
ＰＵ１２０は主メモリである。主メモリ２０には例えば
事務用演算処理命令（以下ＢＰＨ命令と称す）を含むプ
ログラム、各種の１０進データなどが格納される。また
この実施例で適用される１０進データのデータ形式を第
３図に示す。なお、第３図の形式は２バイト（１６ビッ
ト）データの場合である。同図において、最上位桁のＤ
１／Ｓは数値／符号共用データを示し、残シ桁のＤ２
〜Ｄ４は数値データを示す。
２図〜第５図を用いて説明する。＃！２図は本実施例に
係る事務用演算処理装置の構成を示す。同図において１
０は装置全体を制御すると共に通常の命令処理を行うＣ
ＰＵ１２０は主メモリである。主メモリ２０には例えば
事務用演算処理命令（以下ＢＰＨ命令と称す）を含むプ
ログラム、各種の１０進データなどが格納される。また
この実施例で適用される１０進データのデータ形式を第
３図に示す。なお、第３図の形式は２バイト（１６ビッ
ト）データの場合である。同図において、最上位桁のＤ
１／Ｓは数値／符号共用データを示し、残シ桁のＤ２
〜Ｄ４は数値データを示す。
具体的には、Ｄ１／Ｓは゛（）１６（’００００’）〜
８１６（’１０００つであれば、１０進数値「０」〜「
８」の正符号の数値データを示す。同じ＜Ｉｈ／Ｓは９
１６ （’１００１’）であれば補数表現の負符号１０
進数値データを示す。第３図に示す新規なデータ形式を
補数表現データ形式と呼ぶ。第３図の補数表現データ形
式１０進データのデータ表現能力を第１表に示す。また
、比較のために従来形式の１０進データのデータ表現能
力を第２表に示す。
８１６（’１０００つであれば、１０進数値「０」〜「
８」の正符号の数値データを示す。同じ＜Ｉｈ／Ｓは９
１６ （’１００１’）であれば補数表現の負符号１０
進数値データを示す。第３図に示す新規なデータ形式を
補数表現データ形式と呼ぶ。第３図の補数表現データ形
式１０進データのデータ表現能力を第１表に示す。また
、比較のために従来形式の１０進データのデータ表現能
力を第２表に示す。
第 １ 表
第 ２ 表
第１表から明らか□なように、第３図の補数表現データ
形式１０進データ（２バイト）では、−１０００〜＋８
９９９の数値表現が可能となる。これに対し、第１図の
従来形式１０進デ１−タ（２バイト）の数値表現能力は
−９９９〜＋９９９であり、補数表現データ形式１０進
データに比べて著しく劣る。
形式１０進データ（２バイト）では、−１０００〜＋８
９９９の数値表現が可能となる。これに対し、第１図の
従来形式１０進デ１−タ（２バイト）の数値表現能力は
−９９９〜＋９９９であり、補数表現データ形式１０進
データに比べて著しく劣る。
再び第２図を参照すると、３０はＢＰＨ命令を実行する
事務用演算ユニット（以下ＢＰＨＵと称す）である。Ｂ
ＰＨＵ ３０は、ＣＰＵｌ０からの指示に応じてユニ
ット全体を制御する演算制御部３１と、この演算制御部
３′１の制御のもとて事務用演算縄理を行う演算処理ロ
ジック３２を有している。４１はＣＰＵｌ０からのコン
トロール情報ｔ−転送ｆルコントロールバス、４２は入
力バス、４３は出力バスである。ＢＰＨＵ３０はこれら
のバス４１〜４３を介してＣＰＵｌ０に結合されている
。
事務用演算ユニット（以下ＢＰＨＵと称す）である。Ｂ
ＰＨＵ ３０は、ＣＰＵｌ０からの指示に応じてユニ
ット全体を制御する演算制御部３１と、この演算制御部
３′１の制御のもとて事務用演算縄理を行う演算処理ロ
ジック３２を有している。４１はＣＰＵｌ０からのコン
トロール情報ｔ−転送ｆルコントロールバス、４２は入
力バス、４３は出力バスである。ＢＰＨＵ３０はこれら
のバス４１〜４３を介してＣＰＵｌ０に結合されている
。
第４図は、演算ロジック３２の内部構成を示す。
同図においてＲ１，Ｒ２は入力尻ス４２上のデ□−タを
保持するレジスタ、５１は固定値「９９１６」（’１０
０１１００１’）よりＲ２の内容を減算する減算器、Ｒ
３は減算の結果を保持するレジスタ、５２゜５３はマル
チプレクサ（以下ＭＰＸと称す）である。ＭＰＸ５２は
レジスタＲ１からの出力データ、固定値ｒ６６ｔｓＪ（
’０１１００１１０’）、後述する７リツプ・フロップ
５５からの出力データ、レジスタＲ４からの出力データ
のいずれかひとつを選択出力する。またＭＰＸ５３はレ
ジスタＲ３がらの出力データ、後述するレジスタＲ５か
らの出力データ、または後述する乗算器６２からの出力
データのいずれかひとつを選択出力する。５４はＭＰＸ
５２．５３からの各選択出力データを加算する２桁（１
バイト）の加算器、５５はフリップ・フロップ（以下Ｆ
／Ｆと称す）である。このＦ／Ｆ５５ ’は加
算器５４からのキャリー信号を、また人カバする。Ｒ４
，Ｒ５は加算器５４からの出力データを保持するレジス
タ、ＳＲは同じくシフト・レジスタである。シフトレジ
スタＳＲからの出力データは出力バス４３に導かれる。
保持するレジスタ、５１は固定値「９９１６」（’１０
０１１００１’）よりＲ２の内容を減算する減算器、Ｒ
３は減算の結果を保持するレジスタ、５２゜５３はマル
チプレクサ（以下ＭＰＸと称す）である。ＭＰＸ５２は
レジスタＲ１からの出力データ、固定値ｒ６６ｔｓＪ（
’０１１００１１０’）、後述する７リツプ・フロップ
５５からの出力データ、レジスタＲ４からの出力データ
のいずれかひとつを選択出力する。またＭＰＸ５３はレ
ジスタＲ３がらの出力データ、後述するレジスタＲ５か
らの出力データ、または後述する乗算器６２からの出力
データのいずれかひとつを選択出力する。５４はＭＰＸ
５２．５３からの各選択出力データを加算する２桁（１
バイト）の加算器、５５はフリップ・フロップ（以下Ｆ
／Ｆと称す）である。このＦ／Ｆ５５ ’は加
算器５４からのキャリー信号を、また人カバする。Ｒ４
，Ｒ５は加算器５４からの出力データを保持するレジス
タ、ＳＲは同じくシフト・レジスタである。シフトレジ
スタＳＲからの出力データは出力バス４３に導かれる。
５７はレジスタＲ１，Ｒ５からの出力データのいずれか
一方を選択出力するＭＰＸ１５８はレジスタＲ３または
後述するレジスタＲ６からの出力データのいずれか一方
を選択出力するＭＰＸである。５９はＭＰＸ５７．５８
からの谷渇択出力データの排他的論理和をとる排他的論
理和回路（以下ＥＸ−ＯＲと称す）、Ｒ６はＥＸ−ＯＲ
５９からの出力データを保持するレジスタ、６０はＥＸ
−ＯＲ５９からの出力データと固定値ｒｌｌＯｔａＪ
（Ｊ０００１００００’）との論理積をとるアンドゲー
ト（以下ＡＮＤと称す）でめる。６１はＡＮＤ６０から
の出力データを固定値ｒ１０１ａＪ （’００００１０
０００’）で除す除算器、６２は除算器６１からの出力
データに固定値［６１６Ｊ（’００００００１１０’）
を乗する乗算器である。
一方を選択出力するＭＰＸ１５８はレジスタＲ３または
後述するレジスタＲ６からの出力データのいずれか一方
を選択出力するＭＰＸである。５９はＭＰＸ５７．５８
からの谷渇択出力データの排他的論理和をとる排他的論
理和回路（以下ＥＸ−ＯＲと称す）、Ｒ６はＥＸ−ＯＲ
５９からの出力データを保持するレジスタ、６０はＥＸ
−ＯＲ５９からの出力データと固定値ｒｌｌＯｔａＪ
（Ｊ０００１００００’）との論理積をとるアンドゲー
ト（以下ＡＮＤと称す）でめる。６１はＡＮＤ６０から
の出力データを固定値ｒ１０１ａＪ （’００００１０
０００’）で除す除算器、６２は除算器６１からの出力
データに固定値［６１６Ｊ（’００００００１１０’）
を乗する乗算器である。
次に、この発明の一実施例の動作を第５図のフローチャ
ー）ｆ参照して説明する。今、主メモリ２０に置かれた
ＢＰＨ命令がＣＰＵｌ０に取込まれたものとする。ＣＰ
Ｕｌ０はＢＰＨ命令の属性から命令コード、データサイ
ズ、オペランドアドレスなど命令実行に必要な情報をコ
ントロール・バス４１経由でＢＰＨＵ３０に転送する。
ー）ｆ参照して説明する。今、主メモリ２０に置かれた
ＢＰＨ命令がＣＰＵｌ０に取込まれたものとする。ＣＰ
Ｕｌ０はＢＰＨ命令の属性から命令コード、データサイ
ズ、オペランドアドレスなど命令実行に必要な情報をコ
ントロール・バス４１経由でＢＰＨＵ３０に転送する。
ＢＰＨ’ＬＴ３０内の演算制御部３１はコントロール・
バス４１より転送される情報（オペランド・アドレスな
ど）に従って、演算対象となる１０進データを主メモリ
２０からＣＰＵ１０、入力バス４２を経由して演算処理
ロジック３２に取込む。この際、演算対象データの下位
桁より２桁単位で演算処理ロジックに取込まれる。この
例においてＢＰＨ命令で減算が指定されたものとする。
バス４１より転送される情報（オペランド・アドレスな
ど）に従って、演算対象となる１０進データを主メモリ
２０からＣＰＵ１０、入力バス４２を経由して演算処理
ロジック３２に取込む。この際、演算対象データの下位
桁より２桁単位で演算処理ロジックに取込まれる。この
例においてＢＰＨ命令で減算が指定されたものとする。
まずＣＰＵｌ０から入力バス４２、信号線５６を経由し
て′１′ という情報がＦ／Ｆ ５６にロードされる
。
て′１′ という情報がＦ／Ｆ ５６にロードされる
。
次に被減算となる演算対象データの下位２桁が被減数デ
ータｈとしてレジスタＲ１にロードされる（ステップＳ
ｌ）。次に減数となる演算対象データの下位２桁が減数
データ１としてレジスタＲ２にロードされる（ステップ
８２）。そしてこの減数データｌは減算器５１に送られ
固定値「９９ｘａＪにより減算され、その結果はレジス
タＲ３にセットされる（ステップＳ３）。次にレジスタ
Ｒ１，Ｒ３の各内容、およびＦ／Ｆ５５からの出力ビッ
トの加算を行って２桁データｊを算出し、ソノデータｊ
をレジスタＲ４，Ｒ５にロードする処理（ステップＳ４
）が行われる。このステップＳ４は例えば次のように行
われる。まず、ＭＰＸ５２によってＦ／Ｆ５５からの出
力ビットが選択されると共に、ＭＰＸ５３によってレジ
スタエム３からの出力データが選択される。そして加算
器５４によってＭＰＸ５２．５３ からの各選択出力デ
ータ間の加算、即ち（Ｆ／Ｆ）＋（Ｒ３）が行われる。
ータｈとしてレジスタＲ１にロードされる（ステップＳ
ｌ）。次に減数となる演算対象データの下位２桁が減数
データ１としてレジスタＲ２にロードされる（ステップ
８２）。そしてこの減数データｌは減算器５１に送られ
固定値「９９ｘａＪにより減算され、その結果はレジス
タＲ３にセットされる（ステップＳ３）。次にレジスタ
Ｒ１，Ｒ３の各内容、およびＦ／Ｆ５５からの出力ビッ
トの加算を行って２桁データｊを算出し、ソノデータｊ
をレジスタＲ４，Ｒ５にロードする処理（ステップＳ４
）が行われる。このステップＳ４は例えば次のように行
われる。まず、ＭＰＸ５２によってＦ／Ｆ５５からの出
力ビットが選択されると共に、ＭＰＸ５３によってレジ
スタエム３からの出力データが選択される。そして加算
器５４によってＭＰＸ５２．５３ からの各選択出力デ
ータ間の加算、即ち（Ｆ／Ｆ）＋（Ｒ３）が行われる。
この加算器５４の加算結果はレジスタＲ５にロードされ
る。次にＭＰＸ５２によってレジスタＲ１からの出力デ
ータが選択されると共に、ＭＰＸ５３によってレジスタ
Ｒ５からの出力データが選択される。
る。次にＭＰＸ５２によってレジスタＲ１からの出力デ
ータが選択されると共に、ＭＰＸ５３によってレジスタ
Ｒ５からの出力データが選択される。
そして加算器５４によってＭＰＸ５２．５３ からの各
選択出力データ間の加算、即ち（Ｒ１）＋（Ｒ４）が行
われる。加算器５４の加算結果（Ｒ１）±（Ｒ４）、即
ち（Ｒ１）＋（Ｒ３）＋（Ｆ／Ｆ）はレジスタＲ４゜Ｒ
５に共通にロードされる。
選択出力データ間の加算、即ち（Ｒ１）＋（Ｒ４）が行
われる。加算器５４の加算結果（Ｒ１）±（Ｒ４）、即
ち（Ｒ１）＋（Ｒ３）＋（Ｆ／Ｆ）はレジスタＲ４゜Ｒ
５に共通にロードされる。
ステップＳ４が終了すると、レジスタＲ１，Ｒ３の谷内
容の排他的論理和をとり、その結果をレジスタＲ６にロ
ードする処理（ステップ８５）が行われる。このステッ
プＳ５での具体的な処理内容は次の通りである。まずＭ
ＰＸ５７によってレジスタＲ１からの出力データが選択
されると共に、ＭＰＸ５８によってレジスタＲ３からの
出力データが選択される。そしてＥＸ−ＯＲ５９により
ＭＰＸ５７゜５８からの各選択出力データ間の排他的論
理和がとられる。ＥＸ−ＯＲ５９の出力データ、即ち（
Ｒ１）■（Ｒ３）はレジスタＲ６にロードされる。
容の排他的論理和をとり、その結果をレジスタＲ６にロ
ードする処理（ステップ８５）が行われる。このステッ
プＳ５での具体的な処理内容は次の通りである。まずＭ
ＰＸ５７によってレジスタＲ１からの出力データが選択
されると共に、ＭＰＸ５８によってレジスタＲ３からの
出力データが選択される。そしてＥＸ−ＯＲ５９により
ＭＰＸ５７゜５８からの各選択出力データ間の排他的論
理和がとられる。ＥＸ−ＯＲ５９の出力データ、即ち（
Ｒ１）■（Ｒ３）はレジスタＲ６にロードされる。
ステップ８５°が終了すると、レジスタＲ４の内容に固
定値「６６ｔｓＪｅ加えて得られる加算結果とレジスタ
Ｒ６の内容との排他的論理和をとシ、その結果と固定値
「１１０１６」との論理積をとる処理（ステップ８６）
が行われる。このステップＳ６での具体的な処理内容は
次の通りである。まずＭＰＸ５２によって固定値「６６
１６」が選択されると共に、ＭＰＸ５３によってレジス
タＲ５からの出力データが選択される。そして加算器５
４によってＭＰＸ５２．５３ からの各選択出力データ
間の加算、即ち６６１６＋（Ｒ５）が行われる。この加
算結果６６ｒｓ＋（Ｒ５）はレジスタＲ５、ＭＰＸ５階
介してＥＸ−ＯＲ５９に供給される。このＥＸ−ＯＲ５
９にはＭＰＸ５８を介してレジスタＲ６からの出力デー
タも供給される。そしてＥＸ−ＯＲ５９によりＭＰＸ５
７．５８からの各選択出力データ間の排他的論理和かと
られる。次に、ＡＮＤ６０により、ＥＸ−ＯＲ５９から
の出力データ、即ち（（Ｒ５）＋６６１６Ｊｅ（Ｒ６）
と固定値［１１０１ａＪとの論理積がとられ、中間結果
Ｑ１が求められる。
定値「６６ｔｓＪｅ加えて得られる加算結果とレジスタ
Ｒ６の内容との排他的論理和をとシ、その結果と固定値
「１１０１６」との論理積をとる処理（ステップ８６）
が行われる。このステップＳ６での具体的な処理内容は
次の通りである。まずＭＰＸ５２によって固定値「６６
１６」が選択されると共に、ＭＰＸ５３によってレジス
タＲ５からの出力データが選択される。そして加算器５
４によってＭＰＸ５２．５３ からの各選択出力データ
間の加算、即ち６６１６＋（Ｒ５）が行われる。この加
算結果６６ｒｓ＋（Ｒ５）はレジスタＲ５、ＭＰＸ５階
介してＥＸ−ＯＲ５９に供給される。このＥＸ−ＯＲ５
９にはＭＰＸ５８を介してレジスタＲ６からの出力デー
タも供給される。そしてＥＸ−ＯＲ５９によりＭＰＸ５
７．５８からの各選択出力データ間の排他的論理和かと
られる。次に、ＡＮＤ６０により、ＥＸ−ＯＲ５９から
の出力データ、即ち（（Ｒ５）＋６６１６Ｊｅ（Ｒ６）
と固定値［１１０１ａＪとの論理積がとられ、中間結果
Ｑ１が求められる。
ステップＳ６が終了すると、ＡＮＤ６０からの出力デー
タを固定値［ＯｔｓＪで除し、この結果に固定値［６＋
ａＪを乗する処理（ステップ８７）が行われる。
タを固定値［ＯｔｓＪで除し、この結果に固定値［６＋
ａＪを乗する処理（ステップ８７）が行われる。
即ちステップＳ７では、まず除算器６１によりＡＮＤ６
０からの出力デニタを固定値１０１６で除する処理が行
われる。次に乗算器６２により除算器６１の除算結果Ｑ
１÷１０１６と固定値ｊ６＋ａＪとの乗算が行われ、中
間結果Ｑ２が求められる。
０からの出力デニタを固定値１０１６で除する処理が行
われる。次に乗算器６２により除算器６１の除算結果Ｑ
１÷１０１６と固定値ｊ６＋ａＪとの乗算が行われ、中
間結果Ｑ２が求められる。
ステップＳ７が終了すると、乗算器６２０乗算結果Ｑ２
とレジスタＲ４の内容（Ｒ４）との加算を行い、その結
果をシフトレジスタＳＲにロードす゛ る処理（ステッ
プＳ８）が行われる。即ちステップＳ８では、まずＭＰ
Ｘ５２によってレジスタＲ４からの出力データが選択さ
れると共に、ＭＰＸ５３によって乗算器６２の乗算結果
が選択される。そして加算器５４によ！ｌ）ＭＰＸ５２
．５３ からの各出力データ間の加算、即ち（Ｒ３）＋
Ｑ２が行われる。
とレジスタＲ４の内容（Ｒ４）との加算を行い、その結
果をシフトレジスタＳＲにロードす゛ る処理（ステッ
プＳ８）が行われる。即ちステップＳ８では、まずＭＰ
Ｘ５２によってレジスタＲ４からの出力データが選択さ
れると共に、ＭＰＸ５３によって乗算器６２の乗算結果
が選択される。そして加算器５４によ！ｌ）ＭＰＸ５２
．５３ からの各出力データ間の加算、即ち（Ｒ３）＋
Ｑ２が行われる。
加算器の加算結果（１バイト）はシフトレジスタＳＲの
上位２桁（４・バイト）にロードされる。なお、減算結
果のローディングに際し、シフトレジスタＳＲの内容は
、２桁右シフトされている。ま九、このステップＳ８で
は、加算器５４の加算結果でキャリーが出るとＦ／Ｆ
５５は１１′ に保持され、キャリーが無ければＦ／Ｆ
５５は１０“に保持させる。ここまで処理が終了すると
、ステップＳ１に戻って次の２桁のデータの減算処理が
同様の手順で行われる。以上の繰返しにより、指定され
た演算対象データ間の減算結果が補数表現データ形式１
０進データの形でシフトレジスタＳＲに保持される。減
算が終了するとシフトレジスタＳＲの内容は、出力バス
４３を介してＣＰＵｌ０１あるいは主メモリ２０に転送
される。
上位２桁（４・バイト）にロードされる。なお、減算結
果のローディングに際し、シフトレジスタＳＲの内容は
、２桁右シフトされている。ま九、このステップＳ８で
は、加算器５４の加算結果でキャリーが出るとＦ／Ｆ
５５は１１′ に保持され、キャリーが無ければＦ／Ｆ
５５は１０“に保持させる。ここまで処理が終了すると
、ステップＳ１に戻って次の２桁のデータの減算処理が
同様の手順で行われる。以上の繰返しにより、指定され
た演算対象データ間の減算結果が補数表現データ形式１
０進データの形でシフトレジスタＳＲに保持される。減
算が終了するとシフトレジスタＳＲの内容は、出力バス
４３を介してＣＰＵｌ０１あるいは主メモリ２０に転送
される。
以上の処理の具体例を被減数が［２８７５玉減数が［１
１２４Ｊの場合（２８７５−１１２４＝１７５１ ’）
、被減数がト２５８」、減数がｌ’−３７６Ｊの場合（
−２５８−３７６＝−６３４）について以下に示す。
１２４Ｊの場合（２８７５−１１２４＝１７５１ ’）
、被減数がト２５８」、減数がｌ’−３７６Ｊの場合（
−２５８−３７６＝−６３４）について以下に示す。
■ 被減数が［２８７５ｊ、即ちも＝２８７５ｔａ、減
数が［１１２４Ｊ、即ち瞳＝１１２４ｔｓの場合、ステ
ップＳ１〜Ｓ８での各結果は次の通りとなる。まずＦ／
Ｆが′１′にセットされ、被減数、減数の下位２桁が各
レジスタへ送られる。
数が［１１２４Ｊ、即ち瞳＝１１２４ｔｓの場合、ステ
ップＳ１〜Ｓ８での各結果は次の通りとなる。まずＦ／
Ｆが′１′にセットされ、被減数、減数の下位２桁が各
レジスタへ送られる。
Ｓｌ ・・・・・・・・・・・・・・・・０１１１ ０
１０１Ｓ２ ・・・・・・・・・・・・・・・・００１
０ ０１００Ｓ３ ・・・・・・・・・・・・ ０１１
１ ０１０１Ｓ４ ・・・・・・・・・・・・・・ １
１１０ １０１１Ｓ５ ・・・・・・・・・・・・・・
・ ｏｏｏｏ ｏｏｏ。
１０１Ｓ２ ・・・・・・・・・・・・・・・・００１
０ ０１００Ｓ３ ・・・・・・・・・・・・ ０１１
１ ０１０１Ｓ４ ・・・・・・・・・・・・・・ １
１１０ １０１１Ｓ５ ・・・・・・・・・・・・・・
・ ｏｏｏｏ ｏｏｏ。
Ｓ６ ・・・・・・・・・・・・・１０００１ ０００
０Ｓ７ ・・・・・・・・・・・・・・・ ０１１００
１１０Ｓ８ ・・・・・・・・・・・・・・１０１０１
０００１このステップＳ８により ｒ１５１Ｊ、即ち
キャリ一部を除＜ ｒ５１Ｊが求められる。またステッ
プＳ８でキャリーが生じたため加算器５４はＦ／Ｆ５５
を′１′にセットする。次にステップ”
Ｓ １に戻シ、被減数、減数の上位２桁が各レジスタ
へ送られる。
０Ｓ７ ・・・・・・・・・・・・・・・ ０１１００
１１０Ｓ８ ・・・・・・・・・・・・・・１０１０１
０００１このステップＳ８により ｒ１５１Ｊ、即ち
キャリ一部を除＜ ｒ５１Ｊが求められる。またステッ
プＳ８でキャリーが生じたため加算器５４はＦ／Ｆ５５
を′１′にセットする。次にステップ”
Ｓ １に戻シ、被減数、減数の上位２桁が各レジスタ
へ送られる。
Ｓｌ ・・・・・・・・・・・・・・・ ００１０ １
０００Ｓ２ ・・・・・・・・川・・・ ０００１ ０
００１Ｓ３ ・・・・・・・・・・・・・・ １０００
１０００Ｓ４ ・・・・・・・・・・・・ １０１１
０００１Ｓ５・・・・・・・・・汀１０１０００００
Ｓ６ ・・・・・・・・・曲・・１０００１００００Ｓ
７ ・・・・・・・・・・・・・・ ０１１０ ０１１
０Ｓ８ ・・・・・・・・・・・・・・・１０００１
０１１１このステップＳ８により「１１７」、即ちキャ
リ一部を除＜ ｒ１７Ｊが求められる。こうして［１７
５１Ｊ が求められる。
０００Ｓ２ ・・・・・・・・川・・・ ０００１ ０
００１Ｓ３ ・・・・・・・・・・・・・・ １０００
１０００Ｓ４ ・・・・・・・・・・・・ １０１１
０００１Ｓ５・・・・・・・・・汀１０１０００００
Ｓ６ ・・・・・・・・・曲・・１０００１００００Ｓ
７ ・・・・・・・・・・・・・・ ０１１０ ０１１
０Ｓ８ ・・・・・・・・・・・・・・・１０００１
０１１１このステップＳ８により「１１７」、即ちキャ
リ一部を除＜ ｒ１７Ｊが求められる。こうして［１７
５１Ｊ が求められる。
■ 被減数が「−２５８」、即ち七＝９７４２ｔａ、減
数が［３７６Ｊ、即ち唾＝３７６ｔａの場合、ステップ
８１〜Ｓ８での各結果は次の通シである。まずＦ／Ｆ
５５が′１′にセットされ、被減数、減数の下位２桁が
各レジスタへ送られる。
数が［３７６Ｊ、即ち唾＝３７６ｔａの場合、ステップ
８１〜Ｓ８での各結果は次の通シである。まずＦ／Ｆ
５５が′１′にセットされ、被減数、減数の下位２桁が
各レジスタへ送られる。
Ｓｌ ・・・・・・・・・・・・・・・ ０１００ ０
０１０Ｓ２ ・・・・・・・・・・・・ ０１１１ ０
１１０Ｓ３ ・・・・・・・・・・・ ００１０ ００
１１Ｓ４ ・ ・・・・・・・・・・ ０１１０ ０１
１０Ｓ５ ・ ・・ ・ ０１１０ ０００１Ｓ
６ ・・・ ・・・ ・・ ｏｏｏｏ ｏｏｏ。
０１０Ｓ２ ・・・・・・・・・・・・ ０１１１ ０
１１０Ｓ３ ・・・・・・・・・・・ ００１０ ００
１１Ｓ４ ・ ・・・・・・・・・・ ０１１０ ０１
１０Ｓ５ ・ ・・ ・ ０１１０ ０００１Ｓ
６ ・・・ ・・・ ・・ ｏｏｏｏ ｏｏｏ。
Ｓ７ ・・・・・・・・・・ ｏｏｏｏ ｏｏｏ
。
。
Ｓ８ ・ ・・ ０１１０ ０１１０このス
テップＳ８よ＃） ｌ’６６１６Ｊが求められる。
テップＳ８よ＃） ｌ’６６１６Ｊが求められる。
キャリーは生じないのでＦ／Ｆ５５は１０′にセットさ
れ、ステップＳ１へ戻シ、被減数、減数の上位２桁を各
レジスタへ送る。
れ、ステップＳ１へ戻シ、被減数、減数の上位２桁を各
レジスタへ送る。
Ｓｌ ・・・・・・・・・・・・ １００１ ０１１１
Ｓ２ ・・・・・・・・・・ ００００００１１Ｓ３
・・・・・・・・・・・ １００１ ０１１０Ｓ４ ・
・・・・・・・・・・１００１０ １１（１１Ｓ５ ・
・・ ・・・・・ ００００ ０００１Ｓ６ ・・・
・・・・・・・１０００’ｌ ００００Ｓ７ ・・・
・・・・・・・・ ０１１０ ０１１０Ｓ８ ・・・・
・・・・・・・１１００１ ００１１このステップＳ８
よ＃）「１９３１６」、即ちキャリーを除く「９３１６
」が求められる。よってこの演算結果から１９３６６ｔ
６Ｊ、即ちｌ−６３４Ｊが求められる。
Ｓ２ ・・・・・・・・・・ ００００００１１Ｓ３
・・・・・・・・・・・ １００１ ０１１０Ｓ４ ・
・・・・・・・・・・１００１０ １１（１１Ｓ５ ・
・・ ・・・・・ ００００ ０００１Ｓ６ ・・・
・・・・・・・１０００’ｌ ００００Ｓ７ ・・・
・・・・・・・・ ０１１０ ０１１０Ｓ８ ・・・・
・・・・・・・１１００１ ００１１このステップＳ８
よ＃）「１９３１６」、即ちキャリーを除く「９３１６
」が求められる。よってこの演算結果から１９３６６ｔ
６Ｊ、即ちｌ−６３４Ｊが求められる。
なお、本実施例では、減算演算について説明したが、本
発明は加算、乗算、比較、補数変換などにも応用するこ
とができ、１０進演算処理装置全般に適用できる。
発明は加算、乗算、比較、補数変換などにも応用するこ
とができ、１０進演算処理装置全般に適用できる。
本発明によれば、最上位桁が数値／符号共用データ桁と
なる、補数表現の新規なデータ形式の１０進データが適
用できるので、従来に比べて数値表現能力が約１／２桁
向上し、１０進データを格納するのにメモシ領域が効率
よく使用できる。また２桁間時に処理できるため演算処
理速度が高速となシ、かつ異符号演算が直接行えるので
、従来必要でめった演算前後の補数（符号）変換処理が
不要となシ、演算処理速度の一層の高速化が図れると共
に補数変換機能を不要にすることができる。
なる、補数表現の新規なデータ形式の１０進データが適
用できるので、従来に比べて数値表現能力が約１／２桁
向上し、１０進データを格納するのにメモシ領域が効率
よく使用できる。また２桁間時に処理できるため演算処
理速度が高速となシ、かつ異符号演算が直接行えるので
、従来必要でめった演算前後の補数（符号）変換処理が
不要となシ、演算処理速度の一層の高速化が図れると共
に補数変換機能を不要にすることができる。
第１図は従来の１０進データのデータ形式を示す図、第
２図はこの発明の一実施例に係る事務用演算処理装置の
全体構成を示す図、第３図は第２図の装置で適用される
１０進データのデータ形式を示す図、第４図は第２図に
示す演算処理ロジックの内部構成を示す図、第５図は動
作を説明するだめのフローチャートである。 １０・・ＣＰＵ１２０・・王メモリ、３０・・φ務用演
算ユニット（ＢＰＨＵ）、３２ 演算処理ロジック、
５４・加算器、５５・ フリップ・フロップ、Ｒ１−Ｒ
６・・レジスタ、５９ 排他的論理和回路、６０・ ア
ンドゲート。 （７３１７）代理人弁理士 側近 憲４５（ほか１名）
第１図 第３図
２図はこの発明の一実施例に係る事務用演算処理装置の
全体構成を示す図、第３図は第２図の装置で適用される
１０進データのデータ形式を示す図、第４図は第２図に
示す演算処理ロジックの内部構成を示す図、第５図は動
作を説明するだめのフローチャートである。 １０・・ＣＰＵ１２０・・王メモリ、３０・・φ務用演
算ユニット（ＢＰＨＵ）、３２ 演算処理ロジック、
５４・加算器、５５・ フリップ・フロップ、Ｒ１−Ｒ
６・・レジスタ、５９ 排他的論理和回路、６０・ ア
ンドゲート。 （７３１７）代理人弁理士 側近 憲４５（ほか１名）
第１図 第３図
Claims (1)
- 【特許請求の範囲】 １桁が４ビットで構成され、最上位桁が１６進数値「０
」〜「８」で１０進数値「０」〜「８」の正符号数値デ
ータを示し１６進数値「９」で補数表現の負符号数値デ
ータを示す数値／符号共用データ桁として用いられ、残
り桁が数値データ桁として用いられる補数表現データ形
式１０進データが各種格納される主メモリと、この主メ
モリに格納されている上記１０進データのうち演算対象
となる第１および第２の上記１０進データを読出してこ
れらデータ間の演算を下位桁より２桁単位で行う演算手
段を具備し、この演算手段は演算する２桁データをｈ、
ｉとすると、ｉは常に１６進の９９より減算することを
条件とし、最初の演算においてはキャリー出力に“１”
を与え、このキャリー出力とｈと（１６進数値「９９」
−ｉ）との加算をし、２度目の演算以降においては先行
する２桁単位での演算におけるキャリー出力とｈと（１
６進数値「９９」−ｉ）との加算を行い２桁データｊを
算出する手段と、〔（（ｊ＋１６進数値「６６」）■（
ｈ■（１６進数値「９９」−ｉ））ＡＮＤ（１６進数値
「１１０」）〕÷（１６進数値「１０」）×（１６進数
値「６」）＋ｊの演算を行い２桁の減算データを得る手
段とを備えることを特徴とする１０進演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259963A JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259963A JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61138334A true JPS61138334A (ja) | 1986-06-25 |
| JPH0434784B2 JPH0434784B2 (ja) | 1992-06-09 |
Family
ID=17341355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259963A Granted JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61138334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11669304B2 (en) | 2021-02-08 | 2023-06-06 | Kioxia Corporation | Arithmetic device and arithmetic circuit for performing multiplication and division |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130004755A1 (en) | 2010-03-25 | 2013-01-03 | Du Pont-Mitsui Fluorochemicals Co., Ltd., | Coating composition, method for manufacturing film using the same, and coated article using the same |
-
1984
- 1984-12-11 JP JP59259963A patent/JPS61138334A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11669304B2 (en) | 2021-02-08 | 2023-06-06 | Kioxia Corporation | Arithmetic device and arithmetic circuit for performing multiplication and division |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434784B2 (ja) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6132437Y2 (ja) | ||
| JPS6124729B2 (ja) | ||
| JPS6227412B2 (ja) | ||
| JPS61138334A (ja) | １０進演算処理装置 | |
| JPS5968058A (ja) | フロ−テイング乗算器 | |
| JPH0225924A (ja) | 浮動小数点演算処理装置 | |
| JPS5938849A (ja) | 演算回路 | |
| JPH01240961A (ja) | Ｄｍａ転送方式 | |
| JPS60181834A (ja) | １０進演算処理装置 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JPS61224036A (ja) | 演算装置 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH0225538B2 (ja) | ||
| JPS6312025A (ja) | 加減算装置 | |
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| JPH045727A (ja) | 変換装置 | |
| JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 | |
| JPS6244657B2 (ja) | ||
| JPH0566924A (ja) | 積和演算器 | |
| JPS6118219B2 (ja) | ||
| JPS5885236U (ja) | １０進乗算器 | |
| JPS61188624A (ja) | 固定小数点演算装置 | |
| JPH07261984A (ja) | 演算方法及び装置 | |
| JPS5936781B2 (ja) | デイジタル微分解析機の内插積分および外插積分方式 |