JPH0434784B2 - - Google Patents
Info
- Publication number
- JPH0434784B2 JPH0434784B2 JP59259963A JP25996384A JPH0434784B2 JP H0434784 B2 JPH0434784 B2 JP H0434784B2 JP 59259963 A JP59259963 A JP 59259963A JP 25996384 A JP25996384 A JP 25996384A JP H0434784 B2 JPH0434784 B2 JP H0434784B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digit
- decimal
- hexadecimal
- numeric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4924—Digit-parallel adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
Description
〔発明の技術分野〕
本発明は、新規なデータ形式の10進データを適
用する10進演算処理装置に関する。 〔発明の技術的背景とその問題点〕 従来、10進演算処理装置、例えば事務用演算処
理装置においては、第１図に示すデータ形式で表
現された10進データが用いられていた。第１図の
データは、２バイト（16ビツト）のデータの例を
示すもので、Ｄ１〜Ｄ３は数値データ、Ｓは符号
データを示す。数値データDi（ｉ＝１，２，３）
及び符号データＳは１／２バイト（４ビツト）構
成である。３桁のデータD1，D2，D3は絶対値デ
ータであり、その符号は符号データＳによつて示
される。符号データは、〓1100″、即ちC16（添字の
16は16進表現を示す）で正（零を含む）を示し、
〓1101″、即ちD16で負をを示す。 このように、従来の演算処理装置で適用される
10進データは、符号データＳのための符号桁が必
要であり、メモリ（主メモリ、外部記憶）上にそ
の分の領域が必要であつた。また、この種のの10
進データを用いた四則演算は絶対値データの演算
を基本とするため、異符号データの演算ではその
前後で符号変換処理を必要とする欠点があつた。
例えば、−８から２の減算処理の手順は 主メモリからのデータ（−８）読出し 主メモリからのデータ（＋２）読出し −８に対する補数変換（符号変換） 手順での変換データと（＋２）との加算 手順で得られた加算データに対する補数変
換（この変換データが結果となる） 手順で得られた結果の主メモリへの格納 であり、手順，に示すように２回の補数変換
（符号変換）処理が必要であつた。また同符号の
減算においては通常の補数表現による処理が行わ
れていた。このように、従来の事務用演算処理装
置（10進演算処理装置）では、補数変換処理のた
めに演算速度が低下する欠点があつた。また、補
数変換のための変換機能も備えなければならなか
つた。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、そ
の目的は10進データを格納するのにメモリ領域が
効率よく使用でき、且つ10進演算の高速化が図れ
る10進演算処理装置を提供することにある。 〔発明の概要〕 本発明の10進演算処理装置は、１桁が４ビツト
で構成され、最上位桁が16進数値「０」〜「８」
で10進数値「０」〜「８」の正符号数値データを
示し16進数値「９」で補数表現の負符号数値デー
タを示す数値／符号共用データ桁として用いら
れ、残り桁が数値データ桁として用いられる補数
表現データ形式10進データが各種格納される主メ
モリが設けられている。演算手段は10進演算に際
し、主メモリに格納されている10進データのうち
演算対象となる第１および第２の10進データを読
出して、これらのデータ間の演算を下位桁より２
桁単位で行う。この２桁演算において、演算すべ
き２桁データをｈ，ｉとすると、ｉは常に16進の
99より減算を行うことを条件とし、最初の演算に
おいてはキヤリー出力に〓１″を与え、このキヤ
リー出力とｈと（9916−ｉ）との加算を行い、２
度目の演算以降においては先行する２桁単位での
演算におけるキヤリー出力とｈと（9916−ｉ）と
の加算を行い、２桁データｊを算出する手段と、
〔｛ｊ＋6616）（ｈ（9916−ｉ））｝AND11016〕
÷1016×616＋ｊの演算を行う手段を備えること
により２桁の減算データを得る。 〔発明の実施例〕 以下本発明における事務用演算処理装置の一実
施例を第２図〜第５図を用いて説明する。第２図
は本実施例に係る事務用演算処理装置の構成を示
す。同図において１０は装置全体を制御すると共
に通常の命令処理を行うCPU、２０は主メモリ
である。主メモリ２０には例えば事務用演算処理
命令（以下BPH命令と称す）を含むプログラム、
各種の10進データなどが格納される。またこの実
施例で適用される10進データのデータ形成を第３
図に示す。なお、第３図の形式は２バイト（16ビ
ツト）データの場合である。同図において、最上
位桁のD1／Ｓは数値／符号共用データを示し、
残り桁のD2〜D4は数値データを示す。具体的に
は、D1／Ｓは016（〓0000″）〜816（〓1000″）であれ
ば、10進数値「０」〜「８」の正符号の数値デー
タを示す。同じくD1／Ｓは916（〓1001″）であれば
補数表現の負符号10進数値データを示す。第３図
に示す新規なデータ形式を補数表現データ形式と
呼ぶ。第３図の補数表現データ形式10進データの
データ表現能力を第１表に示す。また、比較のた
めに従来形式の10進データのデータ表現能力を第
２表に示す。
用する10進演算処理装置に関する。 〔発明の技術的背景とその問題点〕 従来、10進演算処理装置、例えば事務用演算処
理装置においては、第１図に示すデータ形式で表
現された10進データが用いられていた。第１図の
データは、２バイト（16ビツト）のデータの例を
示すもので、Ｄ１〜Ｄ３は数値データ、Ｓは符号
データを示す。数値データDi（ｉ＝１，２，３）
及び符号データＳは１／２バイト（４ビツト）構
成である。３桁のデータD1，D2，D3は絶対値デ
ータであり、その符号は符号データＳによつて示
される。符号データは、〓1100″、即ちC16（添字の
16は16進表現を示す）で正（零を含む）を示し、
〓1101″、即ちD16で負をを示す。 このように、従来の演算処理装置で適用される
10進データは、符号データＳのための符号桁が必
要であり、メモリ（主メモリ、外部記憶）上にそ
の分の領域が必要であつた。また、この種のの10
進データを用いた四則演算は絶対値データの演算
を基本とするため、異符号データの演算ではその
前後で符号変換処理を必要とする欠点があつた。
例えば、−８から２の減算処理の手順は 主メモリからのデータ（−８）読出し 主メモリからのデータ（＋２）読出し −８に対する補数変換（符号変換） 手順での変換データと（＋２）との加算 手順で得られた加算データに対する補数変
換（この変換データが結果となる） 手順で得られた結果の主メモリへの格納 であり、手順，に示すように２回の補数変換
（符号変換）処理が必要であつた。また同符号の
減算においては通常の補数表現による処理が行わ
れていた。このように、従来の事務用演算処理装
置（10進演算処理装置）では、補数変換処理のた
めに演算速度が低下する欠点があつた。また、補
数変換のための変換機能も備えなければならなか
つた。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、そ
の目的は10進データを格納するのにメモリ領域が
効率よく使用でき、且つ10進演算の高速化が図れ
る10進演算処理装置を提供することにある。 〔発明の概要〕 本発明の10進演算処理装置は、１桁が４ビツト
で構成され、最上位桁が16進数値「０」〜「８」
で10進数値「０」〜「８」の正符号数値データを
示し16進数値「９」で補数表現の負符号数値デー
タを示す数値／符号共用データ桁として用いら
れ、残り桁が数値データ桁として用いられる補数
表現データ形式10進データが各種格納される主メ
モリが設けられている。演算手段は10進演算に際
し、主メモリに格納されている10進データのうち
演算対象となる第１および第２の10進データを読
出して、これらのデータ間の演算を下位桁より２
桁単位で行う。この２桁演算において、演算すべ
き２桁データをｈ，ｉとすると、ｉは常に16進の
99より減算を行うことを条件とし、最初の演算に
おいてはキヤリー出力に〓１″を与え、このキヤ
リー出力とｈと（9916−ｉ）との加算を行い、２
度目の演算以降においては先行する２桁単位での
演算におけるキヤリー出力とｈと（9916−ｉ）と
の加算を行い、２桁データｊを算出する手段と、
〔｛ｊ＋6616）（ｈ（9916−ｉ））｝AND11016〕
÷1016×616＋ｊの演算を行う手段を備えること
により２桁の減算データを得る。 〔発明の実施例〕 以下本発明における事務用演算処理装置の一実
施例を第２図〜第５図を用いて説明する。第２図
は本実施例に係る事務用演算処理装置の構成を示
す。同図において１０は装置全体を制御すると共
に通常の命令処理を行うCPU、２０は主メモリ
である。主メモリ２０には例えば事務用演算処理
命令（以下BPH命令と称す）を含むプログラム、
各種の10進データなどが格納される。またこの実
施例で適用される10進データのデータ形成を第３
図に示す。なお、第３図の形式は２バイト（16ビ
ツト）データの場合である。同図において、最上
位桁のD1／Ｓは数値／符号共用データを示し、
残り桁のD2〜D4は数値データを示す。具体的に
は、D1／Ｓは016（〓0000″）〜816（〓1000″）であれ
ば、10進数値「０」〜「８」の正符号の数値デー
タを示す。同じくD1／Ｓは916（〓1001″）であれば
補数表現の負符号10進数値データを示す。第３図
に示す新規なデータ形式を補数表現データ形式と
呼ぶ。第３図の補数表現データ形式10進データの
データ表現能力を第１表に示す。また、比較のた
めに従来形式の10進データのデータ表現能力を第
２表に示す。
【表】
Claims (1)
- 【特許請求の範囲】 １ １桁が４ビツトで構成され、最上位桁が16進
数値「０」〜「８」で10進数値「０」〜「８」の
正符号数値データを示し16進数値「９」で補数表
現の負符号数値データを示す数値／符号共用デー
タ桁として用いられ、残り桁が数値データ桁とし
て用いられる補数表現データ形式10進データが各
種格納される主メモリと、この主メモリに格納さ
れている上記10進データのうち演算対象となる第
１および第２の上記10進データを読出してこれら
データ間の演算を下位桁より２桁単位で行う演算
手段を具備し、この演算手段は演算する２桁デー
タをｈ、ｉとすると、ｉは常に16進の99より減算
することを条件とし、最初の演算においてはキヤ
リー出力に〓１″を与え、このキヤリー出力とｈ
と（16進数値「99」−ｉ）との加算をし、２度目
の演算以降においては先行する２桁単位での演算
におけるキヤリー出力とｈと（16進数値「99」−
ｉ）との加算を行い２桁データｉを算出する手段
と、〔（（ｊ＋16進数値「66」）（ｈ（16進数値
「99」−ｉ）））AND（16進数値「110」）〕÷（16進数
値「10」）×（16進数値「６」）＋ｊの演算を行い２
桁の減算データを得る手段とを備えることを特徴
とする10進演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259963A JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259963A JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61138334A JPS61138334A (ja) | 1986-06-25 |
| JPH0434784B2 true JPH0434784B2 (ja) | 1992-06-09 |
Family
ID=17341355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259963A Granted JPS61138334A (ja) | 1984-12-11 | 1984-12-11 | １０進演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61138334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011118827A1 (ja) | 2010-03-25 | 2011-09-29 | 日本フッソ工業株式会社 | 塗料組成物、それを用いた被膜製造方法および被膜体 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022121055A (ja) | 2021-02-08 | 2022-08-19 | キオクシア株式会社 | 演算装置及び演算回路 |
-
1984
- 1984-12-11 JP JP59259963A patent/JPS61138334A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011118827A1 (ja) | 2010-03-25 | 2011-09-29 | 日本フッソ工業株式会社 | 塗料組成物、それを用いた被膜製造方法および被膜体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61138334A (ja) | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59149539A (ja) | 固定小数点−浮動小数点変換装置 | |
| JP2689414B2 (ja) | 浮動小数点表現変換器 | |
| JPS5937773A (ja) | ランレングス符号復号装置 | |
| JPH0434784B2 (ja) | ||
| EP0265948A2 (en) | Data processor capable of immediately calculating branch address in relative address branch | |
| JPH0216632A (ja) | 固定小数点数−浮動小数点数変換回路 | |
| JPS58181142A (ja) | ｍ進−ｎ進変換装置 | |
| JP2003101415A (ja) | データ変換装置、データ生成装置、データ変換プログラム及びデータ生成プログラム、並びにデータ変換方法及びデータ生成方法 | |
| JPH0381175B2 (ja) | ||
| JP2624738B2 (ja) | 丸め処理方式 | |
| JP2606580B2 (ja) | 数値データ演算方法 | |
| JP2820701B2 (ja) | ２進数への変換方法 | |
| JPH01159727A (ja) | データ処理装置 | |
| JPH045727A (ja) | 変換装置 | |
| JPS6126135A (ja) | 浮動小数点デ−タ変換回路 | |
| JP3182497B2 (ja) | 演算処理装置および命令変換装置 | |
| JPH01143967A (ja) | 対数変換装置および逆対数変換装置 | |
| JPS6252330B2 (ja) | ||
| JPS61224038A (ja) | デ−タ長の異なる数の減算方式 | |
| JPH0855011A (ja) | 異機種間データ変換方法 | |
| JPH0426494B2 (ja) | ||
| JPH0244816A (ja) | 絶対値回路 | |
| JPH03241421A (ja) | 乗算器 | |
| JPH0447848B2 (ja) | ||
| JPS60181834A (ja) | １０進演算処理装置 |