JPH045727A - 変換装置 - Google Patents
変換装置Info
- Publication number
- JPH045727A JPH045727A JP2107283A JP10728390A JPH045727A JP H045727 A JPH045727 A JP H045727A JP 2107283 A JP2107283 A JP 2107283A JP 10728390 A JP10728390 A JP 10728390A JP H045727 A JPH045727 A JP H045727A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- adder
- format
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 208000026912 juvenile idiopathic inflammatory myopathy Diseases 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、浮動小数点のデータ形式を固定小数点デー
タ形式に変換する装置に関するものである。
タ形式に変換する装置に関するものである。
第２図は従来の固定小数点形式へのデータ変換装置を示
すものであり、図において、１はＸバス入力データ、２
はＹバス入力データ、３はＡＵレジスタ、４はＢＵレジ
スタ、７は浮動小数点加算器、９はＺバス出力データ、
１０は汎用レジスタである。
すものであり、図において、１はＸバス入力データ、２
はＹバス入力データ、３はＡＵレジスタ、４はＢＵレジ
スタ、７は浮動小数点加算器、９はＺバス出力データ、
１０は汎用レジスタである。
次に動作について説明する。浮動小数点形式のＸバスデ
ータ１は、ＡＵレジスタ３にセットされる。一方、マイ
クロプログラムにより、汎用レジスタ１０に定数データ
を設定し、次にそのデータをＢＵレジスタ４にセットす
る。さらに、ＡＵレジスタ３とＢＵレジスタ４を入力と
して浮動小数点加算器７で浮動小数点加算演算を行い、
その結果、固定小数点形式のデータに変換されＺバス出
力データ９に出力される。一方、通常の浮動小数点加算
演算は、Ｘバスデータ１とＹバスデータ２が浮動小数点
加算器７の入力となる。
ータ１は、ＡＵレジスタ３にセットされる。一方、マイ
クロプログラムにより、汎用レジスタ１０に定数データ
を設定し、次にそのデータをＢＵレジスタ４にセットす
る。さらに、ＡＵレジスタ３とＢＵレジスタ４を入力と
して浮動小数点加算器７で浮動小数点加算演算を行い、
その結果、固定小数点形式のデータに変換されＺバス出
力データ９に出力される。一方、通常の浮動小数点加算
演算は、Ｘバスデータ１とＹバスデータ２が浮動小数点
加算器７の入力となる。
従来の固定小数点データ形式への変換装置は以上のよう
に構成されているので、まずマイクロプログラムにより
、汎用レジスタに定数データを生成することが必要で、
汎用レジスタに定数を設定する操作が余分であった。
に構成されているので、まずマイクロプログラムにより
、汎用レジスタに定数データを生成することが必要で、
汎用レジスタに定数を設定する操作が余分であった。
この発明は上記のような問題点を解消するためになされ
たもので、固定小数点データ形式への変換を高速に行う
ことが出来る変換装置を得ることを目的とする。
たもので、固定小数点データ形式への変換を高速に行う
ことが出来る変換装置を得ることを目的とする。
この発明においては、被加算用データ１を記憶する第ル
ジスタ（ＡＵレジスタ３）と、加算用データ２を記憶す
る第２レジスタ（ＢＵレジスタ４）と、これらレジスタ
の内容を加算する加算器（浮動小数点加算器７）とから
なる変換装置において、 浮動小数点形式を固定小数点形式へ変換する定数を予め
記憶する変換用定数保持手段（続出専用メモリ５）と、
この変換用定数保持手段の定数と上記第２レジスタの出
力とを択一的に選択して上記加算器に供給する選択回路
６とを備えた。
ジスタ（ＡＵレジスタ３）と、加算用データ２を記憶す
る第２レジスタ（ＢＵレジスタ４）と、これらレジスタ
の内容を加算する加算器（浮動小数点加算器７）とから
なる変換装置において、 浮動小数点形式を固定小数点形式へ変換する定数を予め
記憶する変換用定数保持手段（続出専用メモリ５）と、
この変換用定数保持手段の定数と上記第２レジスタの出
力とを択一的に選択して上記加算器に供給する選択回路
６とを備えた。
選択回路６に変換指令信号を与えることにより、変換用
定数保持手段から定数を選択し、第ルジスタからの浮動
小数点形式のデータ１を加算器７に入力する。加算器７
ではこの定数と浮動小数点形式のデータ１とを浮動小数
点加算演算を行い、固定小数点形式のデータを出力する
。又、選択回路６が第２レジスタを選択した場合は、両
レジスタから浮動小数点形式のデータ１．２が入力され
、加算器７からは通常の浮動小数点形式のデータ９が出
力される。
定数保持手段から定数を選択し、第ルジスタからの浮動
小数点形式のデータ１を加算器７に入力する。加算器７
ではこの定数と浮動小数点形式のデータ１とを浮動小数
点加算演算を行い、固定小数点形式のデータを出力する
。又、選択回路６が第２レジスタを選択した場合は、両
レジスタから浮動小数点形式のデータ１．２が入力され
、加算器７からは通常の浮動小数点形式のデータ９が出
力される。
以下、この発明の一実施例を図について説明する。第１
図において、１は浮動小数点データ形式Ｘバスデータ、
２は浮動小数点データ形式Ｙバスデータ、３は被加算用
のＸバスデータ１をセントするＡＵレジスタ、４は加算
用のＹバスデータ２をセットするＢＵレジスタ、５は固
定小数点形式データ変換用の定数データを予め記録した
読出専用メモリ （ＲＯＭ） 、６はＲＯＭ５とＢＵレ
ジスタ４０入カデータの選択回路、７は浮動小数点加算
器、８はデータ形式の変換指定信号、９は演算結果が出
力されるＺハスデータである。ＡＵレジスタ３が第ルジ
スタに、ＢＵレジスタ４が第２レジスタに続出専用メモ
リ５が変換用定数保持手段に相当する。
図において、１は浮動小数点データ形式Ｘバスデータ、
２は浮動小数点データ形式Ｙバスデータ、３は被加算用
のＸバスデータ１をセントするＡＵレジスタ、４は加算
用のＹバスデータ２をセットするＢＵレジスタ、５は固
定小数点形式データ変換用の定数データを予め記録した
読出専用メモリ （ＲＯＭ） 、６はＲＯＭ５とＢＵレ
ジスタ４０入カデータの選択回路、７は浮動小数点加算
器、８はデータ形式の変換指定信号、９は演算結果が出
力されるＺハスデータである。ＡＵレジスタ３が第ルジ
スタに、ＢＵレジスタ４が第２レジスタに続出専用メモ
リ５が変換用定数保持手段に相当する。
次に動作について説明する。変換したい浮動小数点デー
タ形式のＸハスデータｌをＡＵレジスタ３にセフ）する
。次に変換する場合、固定小数点データ形式指定信号８
により、選択回路６により、ＲＯＭ５内の定数データを
選択し、浮動小数点加算器７０入力とする。もう一方の
入力データＡＵレジスタ３とこの定数データが浮動小数
点加算器７に入力され、浮動小数点加算器７により浮動
小数点加算を行い、結果がＺバス出力データ９として固
定小数点形式に変換されて得られる。また、通常の浮動
小数点加算を行う場合、指定信号８によりＢＵレジスタ
４を選択すると、浮動小数点加算器７の入力として、Ａ
Ｕレジスタ３のデータとＢＵレジスタ４のデータが入力
され、加算される事になる。
タ形式のＸハスデータｌをＡＵレジスタ３にセフ）する
。次に変換する場合、固定小数点データ形式指定信号８
により、選択回路６により、ＲＯＭ５内の定数データを
選択し、浮動小数点加算器７０入力とする。もう一方の
入力データＡＵレジスタ３とこの定数データが浮動小数
点加算器７に入力され、浮動小数点加算器７により浮動
小数点加算を行い、結果がＺバス出力データ９として固
定小数点形式に変換されて得られる。また、通常の浮動
小数点加算を行う場合、指定信号８によりＢＵレジスタ
４を選択すると、浮動小数点加算器７の入力として、Ａ
Ｕレジスタ３のデータとＢＵレジスタ４のデータが入力
され、加算される事になる。
なお、上記実施例では、単精度の演算について説明した
が倍精度では、下位側をさらに３２ビツト拡張して構成
すれば良い。
が倍精度では、下位側をさらに３２ビツト拡張して構成
すれば良い。
以上説明してきたようにこの発明においては、浮動小数
点形式を固定小数点形式−・変換する定数を予め記憶す
る変換用定数保持手段と、この保持手段の定数と第２レ
ジスタの出力とを択一的に選択する選択回路とを備えて
、外部からの簡単な指定信号により固定小数点データ形
式への変換用定数データを内部で生成できるようにした
ので、データ形式の変換を高速に行う事ができる効果が
ある。
点形式を固定小数点形式−・変換する定数を予め記憶す
る変換用定数保持手段と、この保持手段の定数と第２レ
ジスタの出力とを択一的に選択する選択回路とを備えて
、外部からの簡単な指定信号により固定小数点データ形
式への変換用定数データを内部で生成できるようにした
ので、データ形式の変換を高速に行う事ができる効果が
ある。
第１図はこの発明の一実施例による固定小数点データ形
式への変換を行う変換装置を示す構成図、第２図は従来
の固定小数点データ形式への変換を行う変換装置を示す
構成図である。 １はＸバス入力データ、２はＹハス入力データ、３はＡ
Ｕレジスタ、４はＢＵレジスタ、５は読出専用メモリ、
６は選択回路、７は浮動小数点加算器、８は固定小数点
データ形式の変換指定信号、９はＺパス出力データ、１
０はレジスタ。 なお、図中同一符号は同一、又は相当部分を示す。 代理人 大君 増ａ（ばか２名） 第１図 ×バス入カテ°′−タ ＹノＶス入〃テ゛−タ ＡＵＬシスタ ロυ［ゾスダ 客先ｔ、扁Ｉ到メ七す ６を状回路 ７；Ｊｈ＋ｈＲ点ｕＵｔ番 ８ ； 固’ＵＪＥ点、Ｔ二９ｆｉｉ〜；［ＪＩＩＭ
ｊｇＶ９、ｚハ゛スありテ゛−タ
式への変換を行う変換装置を示す構成図、第２図は従来
の固定小数点データ形式への変換を行う変換装置を示す
構成図である。 １はＸバス入力データ、２はＹハス入力データ、３はＡ
Ｕレジスタ、４はＢＵレジスタ、５は読出専用メモリ、
６は選択回路、７は浮動小数点加算器、８は固定小数点
データ形式の変換指定信号、９はＺパス出力データ、１
０はレジスタ。 なお、図中同一符号は同一、又は相当部分を示す。 代理人 大君 増ａ（ばか２名） 第１図 ×バス入カテ°′−タ ＹノＶス入〃テ゛−タ ＡＵＬシスタ ロυ［ゾスダ 客先ｔ、扁Ｉ到メ七す ６を状回路 ７；Ｊｈ＋ｈＲ点ｕＵｔ番 ８ ； 固’ＵＪＥ点、Ｔ二９ｆｉｉ〜；［ＪＩＩＭ
ｊｇＶ９、ｚハ゛スありテ゛−タ
Claims (1)
- 【特許請求の範囲】 被加算用データを記憶する第１レジスタと、加算用デ
ータを記憶する第２レジスタと、これらレジスタの内容
を加算する加算器とからなる変換装置において、 浮動小数点形式を固定小数点形式へ変換する定数を予め
記憶する変換用定数保持手段と、前記第２レジスタの出
力とこの変換用定数保持手段の定数とを択一的に選択し
て上記加算器に供給する選択回路とを備えたことを特徴
とする変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107283A JPH045727A (ja) | 1990-04-23 | 1990-04-23 | 変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107283A JPH045727A (ja) | 1990-04-23 | 1990-04-23 | 変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045727A true JPH045727A (ja) | 1992-01-09 |
Family
ID=14455156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107283A Pending JPH045727A (ja) | 1990-04-23 | 1990-04-23 | 変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045727A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055648A (en) * | 1997-06-03 | 2000-04-25 | Justsystem Corp. | Method and apparatus for recovering the computing error, and a computer-readable recording medium for storing the program for executing the method |
-
1990
- 1990-04-23 JP JP2107283A patent/JPH045727A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055648A (en) * | 1997-06-03 | 2000-04-25 | Justsystem Corp. | Method and apparatus for recovering the computing error, and a computer-readable recording medium for storing the program for executing the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530372B1 (en) | Numerical expression converter and vector processor using the same | |
| GB2120426A (en) | Operation processing apparatus | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| US4935890A (en) | Format converting circuit for numeric data | |
| US3937941A (en) | Method and apparatus for packed BCD sign arithmetic employing a two's complement binary adder | |
| JPH045727A (ja) | 変換装置 | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| US6516332B1 (en) | Floating point number data processing means | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JPH0291724A (ja) | 演算装置 | |
| JP2005115410A (ja) | 演算装置 | |
| JP3188302B2 (ja) | 演算装置 | |
| JP2575856B2 (ja) | 演算回路 | |
| JPS6133538A (ja) | 演算装置 | |
| JP2890412B2 (ja) | 符号変換回路 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPS61138334A (ja) | １０進演算処理装置 | |
| JPS5944656B2 (ja) | デイジタル微分解析機の積分方式 | |
| JPS5985539A (ja) | 除算処理装置 | |
| JPH01258129A (ja) | 算術論理演算回路 | |
| JPH04328630A (ja) | 浮動小数点乗除算装置 | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| Pinkiewicz et al. | Design of a composite arithmetic unit for rational numbers | |
| JPH0210426A (ja) | 浮動小数点変換回路 |